KR100470185B1 - 반도체소자의층간절연막형성방법 - Google Patents

반도체소자의층간절연막형성방법 Download PDF

Info

Publication number
KR100470185B1
KR100470185B1 KR1019970079278A KR19970079278A KR100470185B1 KR 100470185 B1 KR100470185 B1 KR 100470185B1 KR 1019970079278 A KR1019970079278 A KR 1019970079278A KR 19970079278 A KR19970079278 A KR 19970079278A KR 100470185 B1 KR100470185 B1 KR 100470185B1
Authority
KR
South Korea
Prior art keywords
insulating film
forming
film
barrier insulating
semiconductor device
Prior art date
Application number
KR1019970079278A
Other languages
English (en)
Other versions
KR19990059081A (ko
Inventor
김우현
진성곤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970079278A priority Critical patent/KR100470185B1/ko
Publication of KR19990059081A publication Critical patent/KR19990059081A/ko
Application granted granted Critical
Publication of KR100470185B1 publication Critical patent/KR100470185B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Abstract

본 발명은 반도체 소자의 층간 절연막 형성 방법에 관한 것으로, 반도체 소자의 제조 공정에서 층간 절연막은 평탄화막으로 보론 포스포러스 실리카 글라스(boron phosphorous silica glass; BPSG)를 사용하며, 보론 포스포러스 실리카 글라스에 함유된 이온들이 하부층으로 확산되는 것을 방지하기 위해 보론 포스포러스 실리카 글라스막 형성 전후에 장벽 절연막(barrier insulation film)을 형성하는데, 이와 같이 다층 구조를 갖는 층간 절연막을 인-시튜(in-situ) 방식으로 형성하므로, 소자 제조 공정을 단순화 시켜 생산성을 향상시킬 수 있는 반도체 소자의 층간 절연막 형성 방법에 관한 것이다.

Description

반도체 소자의 층간 절연막 형성 방법
본 발명은 반도체 소자의 층간 절연막 형성 방법에 관한 것으로, 다층 구조의 층간 절연막을 인-시튜(in-situ) 방식으로 형성하여, 소자 제조 공정을 단순화 시켜 생산성을 향상시킬 수 있는 반도체 소자의 층간 절연막 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 제조 공정에서 층간 절연막은 평탄화막으로 보론 포스포러스 실리카 글라스(boron phosphorous silica glass; 이하 BPSG라 칭함)가 널리 사용되고 있다. BPSG막은 도프트 폴리실리콘(doped polysilicon)등을 사용하여 형성된 소자 또는 배선 위에 형성되며, 이로 인하여 BPSG에 함유된 보론(B)이나 포스포러스(P) 등의 이온들이 하부층으로 확산되어 전기적 특성을 변화시키게 된다. 이러한 문제를 해결하기 위해 BPSG막 형성 전후에 장벽 절연막(barrier insulation film)을 형성한다. BPSG막의 하부 장벽 절연막은 테트라 에틸렌 오르소 실리케이트(이하, TEOS라 칭함) 등과 같은 불순물이 함유되지 않은 언도프트 산화물로 주로 형성된다. TEOS막은 비록 얇은 박막으로 증착 하게 되더라도 매우 많은 시간이 필요하게 되며, 또한 증착 온도 역시 고온으로 하기 때문에 실제 많은 에너지가 필요하게 된다. 이와 같이 다층 구조의 층간 절연막은 익스-시튜(ex-situ) 방식으로 진행함에 따라 장비 투자는 물론 공정 시간이 증가하게 되어 생산성 저하를 초래하게 된다.
따라서, 본 발명은 반도체 소자의 층간 절연막 형성 방법에 관한 것으로, 다층 구조의 층간 절연막을 인-시튜(in-situ) 방식으로 형성하여, 소자 제조 공정을 단순화 시켜 생산성을 향상시킬 수 있는 반도체 소자의 층간 절연막 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 층간 절연막 형성 방법은 다수의 분사 장치가 구비된 챔버에 반도체 소자를 형성하기 위한 여러 요소가 형성된 웨이퍼를 위치시키고, 제 1 분사 장치에 의해 상기 웨이퍼 상에 장벽 절연막을 형성하는 단계; 제 2 및 3 분사 장치에 의해 상기 장벽 절연막 상에 보론 포스포러스 실리케이트 글라스(BPSG)막을 형성하는 단계; 및 제 4 분사 장치에 의해 상기 보론 포스포러스 실리케이트 글라스막 상에 캡층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
또한, 본 발명의 반도체 소자의 층간 절연막 형성 방법은 다수의 분사 장치가 구비된 챔버에 반도체 소자를 형성하기 위한 여러 요소가 형성된 웨이퍼를 위치시키고, 상기 다수의 분사 장치를 거치면서 상기 웨이퍼 상에 장벽 절연막을 형성하는 단계; 및 상기 장벽 절연막이 형성된 웨이퍼를 다시 상기 다수의 분사 장치를 거치면서 상기 장벽 절연막 상에 보론 포스포러스 실리케이트 글라스(BPSG)막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 다층 구조의 층간 절연막을 인-시튜로 형성하는 방법을 설명하기 위해 도시한 도면이고, 도 2(a) 내지 도 2(c)는 본 발명의 실시예에 따른 반도체 소자의 층간 절연막 형성 방법을 설명하기 위해 도시한 소자의 단면도이다.
도 1을 참조하면, 다수의 분사 장치(2A 내지 2D)가 구비되고, 이송 수단(3)에 의해 웨이퍼(10)를 제 1 분사 장치(2A)에서부터 제 4 분사 장치(2D)까지 순차적으로 이동시킬 수 있는 화학적 기상 증착(CVD) 챔버(1)가 구비된다. 이러한 화학적 기상 증착 챔버(1)는 기존의 BPSG막을 증착 하는 챔버를 이용할 수 있다.
화학적 기상 증착 챔버(1)에 반도체 소자를 형성하기 위한 여러 요소가 형성된 웨이퍼(10)를 이송 수단(3)에 위치시키고, 이송 수단(3)에 의해 웨이퍼(10)를 제 1 분사 장치(2A) 아래쪽으로 이동시킨다. 500 내지 700℃의 온도에서 제 1 분사 장치(2A)로 부터 절연물 소오스 가스 예를 들어, TEOS 등의 언도프트 산화 가스를 흘려, 도 2(a)에 도시된 바와 같이, 웨이퍼(10)에 장벽 절연막(11)을 증착 시킨다.
장벽 절연막(11)이 증착된 웨이퍼(10)를 이송 수단(3)에 의해 제 2 분사 장치(2B)로 이동시킨다. 장벽 절연막(11) 증착 온도인 500 내지 700℃의 온도 또는 이 증착 온도로부터 50 내지 200℃의 온도 범위로 감온 시킨 상태에서 제 2 분사 장치(2B)로부터 TMB, TMP, TEOS 가스 등을 흘려 BPSG막(12)을 증착 시킨다. 이러한 증착 공정은 제 3 분사 장치(2C)에서도 이루어진다. 제 2 및 3 분사 장치(2B 및 2C)를 거쳐 BPSG막(12)이 증착된 것이 도 2(b)에 도시된다.
BPSG막(12)이 증착된 웨이퍼(10)를 이송 수단(3)에 의해 제 4 분사 장치(2D)로 이동 시켜 BPSG막(12)상에 캡층(cap layer; 13)을 형성한 것이 도 2(c)에 도시된다.
상술한 본 발명의 실시예는 다수의 분사 장치(2A 내지 2D)중 제 1 분사 장치(2A)에서 장벽 절연막(11)을 형성하고, 제 2 및 3 분사 장치(2B 및 2C)에서 BPSG막(12)을 형성하고, 제 4 분사 장치(2D)에서 캡층(13)을 형성하는 공정을 인-시튜 방식으로 진행하는 것이 기술된다.
한편, 상기 실시예와는 달리 화학적 기상 증착 챔버(1)에 반도체 소자를 형성하기 위한 여러 요소가 형성된 웨이퍼(10)를 이송 수단(3)에 위치시키고, 제 1 내지 4 분사 장치(2A 내지 2D)를 거치면서, 도 2(a)에 도시된 바와 같이, 웨이퍼(10)상에 장벽 절연막(11)을 형성하고, 장벽 절연막(11)이 형성된 웨이퍼(10)를 다시 제 1 내지 4 분사 장치(2A 내지 2D)를 거치면서, 도 2(b)에 도시된 바와 같이, 장벽 절연막(11)상에 BPSG막(12)을 인-시튜 방식으로 형성할 수 있다. 이때 장벽 절연막(11) 증착시에는 제 1 내지 4 분사 장치(2A 내지 2D)로부터 장벽 절연물 예를 들어, TEOS 등의 언도프트 산화 가스가 분사되고, BPSG막(12) 증착시에는 제 1 내지 4 분사 장치(2A 내지 2D)로부터 TMB, TMP, TEOS 가스 등이 분사된다.
이러한 원리는 반도체 소자의 모든 다층 구조를 갖는 층간 절연막 즉, 폴리간 층간 절연막, 폴리-금속간 층간 절연막, 금속간 층간 절연막 등에 적용할 수 있다. 또한, 화학적 기상 증착 챔버(1)의 운용에 따라 다양한 방법으로 층간 절연막을 형성할 수 있으며, 층간 절연막을 이루는 각 막들의 증착 조건은 필요에 따라 적절하게 조절 가능하다.
상술한 바와 같이, 본 발명은 다수의 분사 장치가 구비된 화학적 기상 증착 챔버에서 다층 구조를 갖는 층간 절연막을 인-시튜 방식으로 형성하므로써, 소자 제조 공정을 단순화 시켜 생산성을 향상시킬 수 있고, 챔버의 운용에 따라 진행 방법을 다양하게 할 수 있어 공정 진행 마진이 넓어지며, 각 막들의 특성에 따라 다른 공정을 용이하게 진행할 수 있는 잇점이 있다.
도 1은 다층 구조의 층간 절연막을 인-시튜로 형성하는 방법을 설명하기 위해 도시한 도면.
도 2(a) 내지 도 2(c)는 본 발명의 실시예에 따른 반도체 소자의 층간 절연막 형성 방법을 설명하기 위해 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1: 챔버 2A 내지 2D: 분사 장치
3: 이송 수단 10: 반도체 웨이퍼
11: 장벽 절연막 12: BPSG막
13: 캡층

Claims (10)

  1. 다수의 분사 장치가 구비된 챔버에 반도체 소자를 형성하기 위한 여러 요소가 형성된 웨이퍼를 위치시키고, 테트라 에틸렌 오르소 실리케이트(TEOS) 가스가 분사되는 제 1 분사 장치에 의해 상기 웨이퍼 상에 장벽 절연막을 형성하는 단계;
    TMB, TMP 및 TEOS 가스가 분사되는 제 2 및 3 분사 장치에 의해 상기 장벽 절연막 상에 보론 포스포러스 실리케이트 글라스(BPSG)막을 형성하는 단계; 및
    제 4 분사 장치에 의해 상기 보론 포스포러스 실리케이트 글라스막 상에 캡층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  2. 제 1 항에 있어서,
    상기 장벽 절연막은 500 내지 700℃의 온도에서 형성되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  3. 제 1 항에 있어서,
    상기 보론 포스포러스 실리케이트 글라스막은 상기 장벽 절연막 증착 온도인 500 내지 700℃의 온도 보다 50 내지 200℃의 온도로 감온된 상태에서 형성되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  4. 제 1 항에 있어서,
    상기 장벽 절연막, 상기 보론 포스포러스 실리케이트 글라스막 및 상기 캡층은 상기 챔버에서 인-시튜 방식으로 형성되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  5. 제 1 항에 있어서,
    상기 장벽 절연막 및 상기 보론 포스포러스 실리케이트 글라스막은 동일한 온도에서 형성되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  6. 다수의 분사 장치가 구비된 챔버에 반도체 소자를 형성하기 위한 여러 요소가 형성된 웨이퍼를 위치시키고, 테트라 에틸렌 오르소 실리케이트(TEOS) 가스가 분사되는 상기 다수의 분사 장치를 거치면서 상기 웨이퍼 상에 장벽 절연막을 형성하는 단계; 및
    TMB, TMP,TEOS 가스가 분사되는 상기 다수의 분사 장치를 다시 상기 장벽 절연막이 형성된 웨이퍼가 거치면서 상기 장벽 절연막 상에 보론 포스포러스 실리케이트 글라스(BPSG)막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  7. 제 6 항에 있어서,
    상기 장벽 절연막은 500 내지 700℃의 온도에서 형성되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  8. 제 6 항에 있어서,
    상기 보론 포스포러스 실리케이트 글라스막은 상기 장벽 절연막 증착 온도인 500 내지 700℃의 온도 보다 50 내지 200℃의 온도로 감온된 상태에서 형성되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  9. 제 6 항에 있어서,
    상기 장벽 절연막 및 상기 보론 포스포러스 실리케이트 글라스막은 상기 챔버에서 인-시튜 방식으로 형성되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  10. 제 6 항에 있어서,
    상기 장벽 절연막 및 상기 보론 포스포러스 실리케이트 글라스막은 동일한 온도에서 형성되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
KR1019970079278A 1997-12-30 1997-12-30 반도체소자의층간절연막형성방법 KR100470185B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970079278A KR100470185B1 (ko) 1997-12-30 1997-12-30 반도체소자의층간절연막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970079278A KR100470185B1 (ko) 1997-12-30 1997-12-30 반도체소자의층간절연막형성방법

Publications (2)

Publication Number Publication Date
KR19990059081A KR19990059081A (ko) 1999-07-26
KR100470185B1 true KR100470185B1 (ko) 2005-05-17

Family

ID=37302508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970079278A KR100470185B1 (ko) 1997-12-30 1997-12-30 반도체소자의층간절연막형성방법

Country Status (1)

Country Link
KR (1) KR100470185B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970018204A (ko) * 1995-09-15 1997-04-30 김광호 반도체 제조 방법 및 그에 사용되는 장치
KR970072113A (ko) * 1996-04-16 1997-11-07 김주용 반도체 장치 및 그 제조방법
KR980012076A (ko) * 1996-07-19 1998-04-30 김광호 반도체장치의 평탄화 방법
KR19980030941A (ko) * 1996-10-30 1998-07-25 김영환 반도체 장치 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970018204A (ko) * 1995-09-15 1997-04-30 김광호 반도체 제조 방법 및 그에 사용되는 장치
KR0154830B1 (ko) * 1995-09-15 1998-12-01 김광호 반도체 제조 방법 및 그에 사용되는 장치
KR970072113A (ko) * 1996-04-16 1997-11-07 김주용 반도체 장치 및 그 제조방법
KR980012076A (ko) * 1996-07-19 1998-04-30 김광호 반도체장치의 평탄화 방법
KR19980030941A (ko) * 1996-10-30 1998-07-25 김영환 반도체 장치 제조 방법

Also Published As

Publication number Publication date
KR19990059081A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
KR100624903B1 (ko) 반도체 소자의 캐패시터 제조방법
CA2011627A1 (en) Method of manufacturing active matrix display device using insulation layer formed by the ale method
US5409743A (en) PECVD process for forming BPSG with low flow temperature
US20180247820A1 (en) Controlling the Reflow Behaviour of BPSG Films and Devices Made Thereof
US6080639A (en) Semiconductor device containing P-HDP interdielectric layer
KR100470185B1 (ko) 반도체소자의층간절연막형성방법
US5583078A (en) Method for fabricating a planar dielectric
US6316307B1 (en) Method of forming a capacitor for a semiconductor memory device
KR100399903B1 (ko) 반도체 소자 제조시의 층간 평탄화방법
KR0154830B1 (ko) 반도체 제조 방법 및 그에 사용되는 장치
KR19980030941A (ko) 반도체 장치 제조 방법
KR100256232B1 (ko) 반도체소자의층간절연막형성방법
KR100273224B1 (ko) 반도체소자의평탄화막형성방법
KR100265326B1 (ko) 스텝커버리지와 불순물 개선을 위한 산화막 증착방법
KR20090066936A (ko) 반도체 소자의 절연막 형성방법
KR0172786B1 (ko) 층간절연막 제조방법
KR100315010B1 (ko) 반도체소자의층간절연막형성방법
KR20000043050A (ko) 반도체 소자의 층간 절연막 형성 방법
KR100372658B1 (ko) 반도체소자의금속배선간평탄화절연막형성방법
KR20010045429A (ko) 반도체 소자의 층간절연막 형성 방법
KR100494142B1 (ko) 반도체장치의층간절연막형성방법
KR100417645B1 (ko) 반도체소자의층간절연막형성방법
KR20000027935A (ko) 반도체 소자의 층간 절연막 형성 방법
KR100351982B1 (ko) 반도체 장치의 절연막 제조방법
KR100399929B1 (ko) 반도체소자의층간절연막형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee