KR100315010B1 - 반도체소자의층간절연막형성방법 - Google Patents

반도체소자의층간절연막형성방법 Download PDF

Info

Publication number
KR100315010B1
KR100315010B1 KR1019940034049A KR19940034049A KR100315010B1 KR 100315010 B1 KR100315010 B1 KR 100315010B1 KR 1019940034049 A KR1019940034049 A KR 1019940034049A KR 19940034049 A KR19940034049 A KR 19940034049A KR 100315010 B1 KR100315010 B1 KR 100315010B1
Authority
KR
South Korea
Prior art keywords
film
apcvd
semiconductor device
bpsg
layer
Prior art date
Application number
KR1019940034049A
Other languages
English (en)
Other versions
KR960026350A (ko
Inventor
정창원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019940034049A priority Critical patent/KR100315010B1/ko
Publication of KR960026350A publication Critical patent/KR960026350A/ko
Application granted granted Critical
Publication of KR100315010B1 publication Critical patent/KR100315010B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
다층의 폴리실리콘층을 포함하는 반도체 소자의 층간 절연막 형성 방법.
2. 발명이 해결하려고 하는 기술적 과제
다층의 폴리실리콘층을 포함하는 반도체 소자 제조시, 층간 절연 및 평탄성을 유지하기 위해 LPCVD 방법을 이용하여 1차적으로 폴리실리콘층간 절연막을 증착한 후에, 평탄성이 뛰어난 BPSG막을 APCVD 방법을 이용하여 증착하던 종래의 방식 대신에 LPCVD 방법을 이용한 폴리실리콘층간 절연막 증착 없이 BPSG막 형성 공정시 보상해주는 방식을 채택하여 효과적으로 반도체 소자의 층간 절연막을 형성하고자 함.
3. 발명의 해결방법의 요지
폴리실리콘층위에 SiO2막을 APCVD법으로 증착하고, SiO2막 위에 BPSG막을 APCVD법을 이용하여 기존의 폴리실리콘층간 절연막의 두께를 보상해 줄 수 있는 두께로 증착하고, 열처리 공정으로 상기 BPSG막을 평탄화시킴.
4. 발명의 중요한 용도
고집적 반도체 소자 제조에 이용됨.

Description

반도체 소자의 층간절연막 형성 방법
본 발명은 반도체 소자 제조방법에 관한 것으로서, 특히 다층의 폴리실리콘층을 포함하는 반도체 소자의 층간절연막을 형성하는 방법에 관한 것이다.
종래에는 제 1도에 도시된 바와 같이, 4M DRAM의 경우에 제 1, 제 2 및 3 폴리실리콘층(1,2,3)을 LPCVD(저압화학기상증착법)방법을 이용하여 TEOS계 가스로서, 1차적인 폴리실리콘 층간절연막(4)(IPO:Inter Poly Oxide)를 증착한 후에 평탄성이 뛰어난 BPSG막(5)을 APCVD(상압화학기상증착법)을 이용하여 증착하므로써, 층간절연 및 평탄성을 유지해 왔다. 그러나, LPCVD방법을 이용한 IPO층 형성 공정이 장시간 걸릴 뿐 아니라, 그 형성 목적이 BPSG막 형성 목적과 크게 다르지 않으므로 효과적인 층간절연막 형성 공정이라 할 수 없었다.
따라서 본 발명의 목적은 LPCVD방법을 이용한 폴리실리콘 층간절연막 형성공정없이, APCVD방법에 의한 산화막 및 BPSG막 형성 공정 만으로 반도체 소자의 층간절연막을 형성하는 방법을 제공하는 것이다.
제 1도는 종래 기술의 층간절연막 형성 방법에 따라 층간절연막의 구조를 도시하는 도면.
제 2A도 내지 도 2B는 본 발명의 층간절연막 형성 방법에 따른 제조 공정도.
*도면의 주요 부분에 대한 부호의 설명
1:제 1폴리실리콘층 2:제 2폴리실리콘층
3:제 3폴리실리콘층 6:산화막
7:BPSG막
본 발명에 따른 반도체 소자의 층간절연막 형성 방법은 반도체기판 상에 폴리실리콘층을 덮도록 상압화학기상증착법(APCVD)에 의해 산화막을 증착하는 단계와, 산화막 위에 상압화학기상증착법(APCVD)에 의해, P/B(인/붕소)의 몰비가 0.8 내지 0.9이 되도록 BPSG(Borophosphorous Silicate Glass)막을 증착하는 단계 및 BPSG막을 열처리하여 평탄성을 강화시키는 단계를 포함하여 이루어진 것을 특징으로 한다.
이제, 본 발명의 한 실시예에 대하여 첨부도면을 참조하여 상세하게 설명되게 된다. 먼저, 4M DRAM의 경우에 제 2A도에 도시된 바와 같이, 제 1, 제 2 및 제 3폴리실리콘층(1,2,3)이 차례로 형성되어 있는 전체 구조 상부에, APCVD방법을 이용하여 SiO2막을 약 800Å 내지 1200Å 정도 증착하여 폴리실리콘층(3) 표면에 균일한 두께로 산화막(6)을 형성한다.
다음에 제 2A도에 도시된 바와 같이, APCVD 방법으로 SiH2,PH3,B2H2,O2등의 반응가스를 이용하여 400℃ 내지 450℃의 온도 범위에서, 기존의 IPO막(4)의 두께를 보상해 줄 수 있는 약 3000Å 내지 4000Å의 두꺼운 두께로 BPSG막(7)을 증착한다. 이때, 반응 가스의 유속(Folw)을 조절하여 단차가 심한 곳에서도 평탄성을 유지할 수 있도록 해주고, 결정결함을 방지하기 위해 P/B(인/붕소)의 몰비(Mole Ratio)를 기존의 1.5몰비에서 붕소의 농도를 늘려 평탄성을 우수하게 하기 위해 0.8 내지 0.9몰비로 증착한다. 다음에, BPSG막(7)의 평탄성을 강화하기 위해 약 900℃의 온도에서 열처리를 한다음 후속공정을 수행하면 된다. 후속 공정 수행 시, 예를 들어 제 4폴리실리콘층(도시 안됨)과 실리콘기판을 연결하기 위한 콘택홀을 형성하기 위해 식각 공정을 수행하는 경우에 기존의 IPO막(4)의 식각율이 BPSG막의 식각율보다 느리므로 식각 시간을 감소시켜 기판의 과식각 현상에 의한 접합 누설 전류의 발생가능성을 방지해야 한다.
전술한 바와 같이, LPCVD 방법에 의한 폴리실리콘층간 절연막 형성 공정없이 본 발명의 층간절연막 형성 공정을 이용하여 반도체 소자를 제조함으로써, 공정 시간을 단축시킬 수 있고, LPCVD장비 및 TEOS계 가스등의 제반 비용이 절감될 수 있다는 장점이 있다.

Claims (4)

  1. 반도체기판 상에 다층의 폴리실리콘층을 포함하는 반도체 소자의 층간절연막을 형성하는 방법에 있어서,
    상기 반도체기판 상에 상기 폴리실리콘층을 덮도록 상압화학기상증착법(APCVD)에 의해 산화막을 증착하는 단계와,
    상기 산화막 위에 상압화학기상증착법(APCVD)에 의해, P/B(인/붕소)의 몰비가 0.8 내지 0.9이 되도록 BPSG(Borophosphorous Silicate Glass)막을 증착하는 단계 및
    상기 BPSG막을 열처리하여 평탄성을 강화시키는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  2. 제 1항에 있어서,
    상기 산화막은 SiO2막으로 이루어진 것을 특징으로하는 반도체소자의 층간절연막 형성방법.
  3. 제 2항에 있어서,
    상기 산화막의 두께는 약 800Å 내지 1200Å이고, 상기 BPSG막의 두께는 약3000Å 내지 4000Å인 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  4. 제 1항에 있어서,
    상기 열처리 공정은 약 900℃의 온도에서 수행하는 것이 특징으로 하는 반도체 소자의 층간절연막 형성방법.
KR1019940034049A 1994-12-14 1994-12-14 반도체소자의층간절연막형성방법 KR100315010B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940034049A KR100315010B1 (ko) 1994-12-14 1994-12-14 반도체소자의층간절연막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940034049A KR100315010B1 (ko) 1994-12-14 1994-12-14 반도체소자의층간절연막형성방법

Publications (2)

Publication Number Publication Date
KR960026350A KR960026350A (ko) 1996-07-22
KR100315010B1 true KR100315010B1 (ko) 2003-08-02

Family

ID=37531527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940034049A KR100315010B1 (ko) 1994-12-14 1994-12-14 반도체소자의층간절연막형성방법

Country Status (1)

Country Link
KR (1) KR100315010B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930024114A (ko) * 1992-05-14 1993-12-22 박성규 반도체 금속배선의 절연막 및 보호막 증착방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930024114A (ko) * 1992-05-14 1993-12-22 박성규 반도체 금속배선의 절연막 및 보호막 증착방법

Also Published As

Publication number Publication date
KR960026350A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US5319247A (en) Semiconductor device having an interlayer insulating film of high crack resistance
JPH08203887A (ja) 半導体装置の製造方法
JPH08222559A (ja) 半導体装置の製造方法
KR100315010B1 (ko) 반도체소자의층간절연막형성방법
KR100228348B1 (ko) 반도체 장치 및 그 제조방법
KR970007968B1 (ko) 반도체 소자의 층간 절연막 형성방법
JPH03214627A (ja) 半導体装置の製造方法
KR100365762B1 (ko) 반도체소자의콘택스페이서형성방법
KR0172786B1 (ko) 층간절연막 제조방법
KR100372658B1 (ko) 반도체소자의금속배선간평탄화절연막형성방법
KR19990055216A (ko) 반도체 장치의 층간절연막 형성 방법
KR20000027935A (ko) 반도체 소자의 층간 절연막 형성 방법
KR100470185B1 (ko) 반도체소자의층간절연막형성방법
KR100399929B1 (ko) 반도체소자의층간절연막형성방법
KR100298428B1 (ko) 커패시터 유전체막 제조방법
KR100197766B1 (ko) 반도체장치의 제조방법
KR100256232B1 (ko) 반도체소자의층간절연막형성방법
KR20020002578A (ko) 반도체소자 및 그의 제조 방법
KR0179021B1 (ko) 이중 층간절연막 증착방법
KR19980030941A (ko) 반도체 장치 제조 방법
KR19980048800A (ko) 반도체 소자의 층간 절연막 형성 방법
JPH0669361A (ja) 半導体装置とその製造方法
KR20000027936A (ko) 반도체 소자의 트랜치형 소자분리막 형성 방법
JPH03152929A (ja) 半導体装置およびその製造方法
KR19980046012A (ko) 반도체 소자의 층간 절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee