JPH03152929A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、多層配線構造を有する半導体装置に関し、
特に、配線層間に改良された堆積方法によって形成され
た層間絶縁膜を有する半導体装置に関する。

［従来の技術］ 従来の半導体装置として、多層配線構造を有するＤＲＡ
Ｍ　（Ｄｙｎａｍｉｃ　　Ｒａｎｄｏｍ　　Ａｃｃｅｓ
ｓ　　Ｍｅｍｏｒｙ）デバイスについて説明する。

第３図は従来のＤＲＡＭを断面図である。第３図におい
て、シリコン半導体基板１表面上にはスタックド型のＤ
ＲＡＭ素子２が形成されている。

ＤＲＡＭ素子２上には第１の絶縁膜３が形成されている
。第１の絶縁膜３上には第１の配線層４が形成され、第
１の配線層４上には第２の絶縁膜５が形成されている。

そして、第２の絶縁膜５上には第２の配線層６が形成さ
れている。

第３図に示す従来の半導体装置の構成において、第１の
配線層４上に堆積される第２の絶縁膜５は、その上に形
成される第２の配線層６のバターニング性を良好とし、
かつ配線の信頼性レベルを向上するために、十分な平坦
性が必要とされる。

次に、第３図に示す半導体装置の製造工程を、第２の絶
縁膜５の形成方法の部分を主体にして概説する。

なお、第１の配線層４および第２の配線層６としては、
アルミニウムや高融点金属などの金属配線、高融点金属
ンリザイド配線、多結晶シリコン配線などが用いられる
か、ここでは、第１の配線層４および第２の配線層６は
共にアルミニウム配線である場合について説明する。

第４Ａ図を参照して、シリコン」′導体基板］の表面に
、素子分離用酸化膜３０１　トランスファゲート電極３
０２．不純物拡散層３０３　ワード線３０４．記憶ノー
１”３０５．キャパシタ絶縁膜３０６、セルプレート３
０７か構成されたＤＲＡＭ素子（スタックセル）２を形
成する。

次に、第４Ｂ図を参照して、ＤＡＲＭ素子２の形成され
たシリコン半導体基板１上の全面に第１の絶縁膜３を堆
積した後、写真製版技術やエツチング技術を用い、所望
の部分にコンタクト孔３０８を開孔する。次に、ビット
線として、第］の配線層４であるアルミニウム配線を形
成する。

次に、第４Ｃ図を参照して、第１の配線層４上にたとえ
ばシラン（Ｓ　ＩＨ４）と酸素（０２）　。

あるいは亜酸化窒素（Ｎ２０）ガスを用い、３００〜４
５０℃の膜堆積温度で熱やプラズマを用いた化学気相成
長法（ＣＶＤ法；　Ｃｈ　ｅ　ｍ　ｉ　ｃ　ａ　ＩＶａ
ｐｏｒ　　Ｄｅｐｏｓｉｔｉｏｎ）より、シリコン酸化
膜１］を堆積する。

次に、第４Ｄ図を参照して、シリコン酸化膜１１上にシ
ラノール［Ｓ　ｉ　　（ＯＨ）　ｓ　］等を主成分とす
る無機塗布絶縁膜］２を塗布し、その後、４００〜４５
０℃の温度でベークすることにより、表面の平坦化を行
なう。

次に、第４Ｅ図を参照して、第４Ｃ図に示すのと同様の
方法により、シリコン酸化膜１３を無機塗布絶縁膜１２
上に堆積する。こうして、シリコン酸化膜１］、無機塗
布絶縁膜１２およびシリコン酸化膜１３からなる第２の
絶縁膜５が形成される。

最後に、第４Ｆ図に示すように、第２の絶縁膜５」二に
第２の配線層６としてアルミニウム配線を形成する。

［発明が解決しようとする課題］ 従来の半導体装置における第２の絶縁膜５を上述の方法
により形成しようとした場合、次のような問題点があっ
た。

配線の微細化に伴ない、配線間隔も狭くなるわけである
が、この間隔がサブミクロン領域になると第５図に示す
ように、この部分に溜まる塗布絶縁膜１２の厚みｔ。が
大きくなり、その後のべ一り工程で塗布絶縁膜のクラッ
ク１４が発生してしまっ。これは、塗布絶縁膜１２が４
００〜４５０℃のベーク工程で急激な体積収縮を起こす
ことに起因し、たとえばシラノール［Ｓ　ｉ　（ＯＨ）
　４　］等を主成分とする無機塗布絶縁膜１２の場合、
厚みｔ。が０．５μｍ以上になるとクラック１４が発生
しやすくなる。

このように、塗（Ｈｉ絶縁膜］２にクラック１４が生ず
ると、その上にシリコン酸化膜１３を堆積しでも、その
形状が反映され、第２の配線層６のバターニングを阻害
したり、第６図に示すように、この部分のステップカバ
レッジ性が悪くなるために、第２の配線層６は断線した
りして、配線の信頼性レベルにも重大な影響を及ぼす。

このような塗布絶縁膜１２の欠点を解消する方法として
、有機シラン（たとえばＴＥ０１［ｔｅｔｒａｅｔｈｙ
ｌ　　ｏｒｔｈｏ　　５ｉｌｉｃａｔｅ、テトラエキシ
　シラン；　Ｓ　ｌ（ＯＣ２Ｎ５　）４］と酸素を用い
、３００〜４５０℃の膜堆積温度でプラズマＣＶＤ法に
よりシリコン酸化膜を堆積する方法や、同じく、ＴＥ０
１等の有機シランとオゾン（０３）を用い、３００〜４
５０℃の膜堆積温度で熱ＣＶＤ法によりシリコン酸化膜
を堆積する方法などにより、ＣＶＤ法で形成した絶縁膜
だけで平坦化を行なう試みもある。

これらはいずれも、有機シランを用いることにより、化
学気相反応時の基板表面での反応の割合を増し、従来の
シラン（Ｓ　ｉＨ４）と酸素あるいは亜酸化窒素を用い
て堆積したシリコン酸化膜に比べ、ステップカバレッジ
性に優れたシリコン酸化膜を堆積することができるとい
う特徴を持つ。

ただし、前者のＴＥ０１と０２とを用いるプラズマＣＶ
Ｄ法によるシリコン酸化膜２１は、第７図に示すように
、従来のシラン（ＳｉＨ４）を用いたシリコン酸化膜２
０に比べれば、ステップカバレッジ性は良好となるもの
の、プラズマＣＶＤ法を用いているため、プラズマ中で
の化学気相反応の割合が比較的多く、サブミクロンレベ
ルの配線間を埋め込んで平坦化できる程ではない。その
ため、配線間隔の狭い部分で空洞２２を生じてしまう。

また、後者のＴＥ０１とＯ４とを用いる熱ＣＶＤ法によ
るシリコン酸化膜２３は、基板表面での化学気相反応（
表面縮合化反応）が主であるため、非常に良好なステッ
プカバレッジを角−するが、第８図に示すように、膜厚
が厚くなると膜自身の収縮応力により、クラック２４か
発生しやすいという問題点があった。

この発明は上述のような問題点を解消するためになされ
たもので、第１の配線層上に形成される層間絶縁膜とし
て、クラック耐性に優れ、かつ平坦性の良好なシリコン
酸化膜を用いることにより、この上に形成される第２の
配線層の歩留りおよび信頼性レベルを向上させた半導体
装置を提供することを目的とする。

［課題を解決するための手段］ この発明にかかる半導体装置は、第１の配線層と第２の
配線層との間に形成する層間絶縁膜として、有機シラン
と酸素あるいは亜酸化窒素を主成分とするガスを用い、
プラズマを利用した化学気相成長法で形成するシリコン
酸化膜と、上記ガスにオゾンを添加し、プラズマを利用
した化学気相成長法で形成するシリコン酸化膜を交互に
繰返して堆積した積層構造の絶縁膜を用いるようにした
ものである。

［作用コ 有機シランと酸素あるいは亜酸化窒素を主成分とするガ
スを用い、プラズマを利用した化学気相成長法で形成す
るシリコン酸化膜はクラック耐性が大きい。また、有機
シランと酸素あるいは亜酸化窒素およびオゾンを主成分
とするガスを用い、プラズマを利用した化学気相成長法
で形成するシリコン酸化膜はステップカバレッジ性が大
きい。

しかも、この膜は基板表面での化学気相反応（表面縮合
化反応）により、膜形成が行なわれるので、サブミクロ
ンレベルの配線間隔の段差部に形成した場合、段差部分
の平坦化を進めることができる。

こうして、これらの膜を交互に繰返して形成し、積層構
造の膜とすることにより、両りの膜の長所を生かすこと
ができ、耐クラツク性に優れ、しかも平坦性の良好な層
間絶縁膜を得ることができる。

したがって、このようにして形成された層間絶縁股上に
第２の配線層を形成すれば、高歩留りで信頼性レベルの
極めて高い半導体装置が１４られる。

［発明の実施例］ 第１図はこの発明の一実施例の半導体装置の断面図であ
る。第１図において、シリコン士導体基板１表面上には
スタックド型のＤＲＡＭ素子２が形成される。ＤＲＡＭ
素子２上には第１の絶縁膜３が形成される。第１の絶縁
膜３上には第１の配線層４が形成される。第１の配線層
４上には第２の絶縁膜１００が形成される。第２の絶縁
膜１００上には第１の配線層６が形成される。

ここで、第２の絶縁膜１００は、第１層ないし第７層の
シリコン酸化膜からなる。このうち、第１層、第３層、
第５層および第７層のシリコン酸化膜は、ＴＥ０１と０
２系ガスとを用いたプラズマＣＶＤ法によるシリコン酸
化膜であり、第２層。

第４層および第６層のシリコン酸化膜はＴＥ０１と０２
と０３とを用いたプラズマＣＶＤ法によるシリコン酸化
膜である。次に、第１図に示す半導体装置の第２の絶縁
膜１００の堆積方法を説明する。なお、第１の配線層４
および第２の配線層６は共にアルミニウム配線である場
合について説明する。

第２Ａ図を参照して、シリコン半導体基板１表面に素子
分離用酸化膜３０１．　　トランスファゲト電極３０２
．不純物拡散層３０３．ワード線３０４、記憶ノード３
０５．キャパシタ絶縁膜３０６およびセルプレー１−３
０７から構成されたスタックド型ＤＲＡＭ素子２を形成
する。

０ 次に、第２Ｂ図を参照して、ＤＲＡＭ素子２の形成され
たシリコン半導体基板１上の全面に第１の絶縁膜３を堆
積した後、写真製版技術およびエツチング技術を用い、
所望の部分にコンタクト孔３０８を開孔する。次に、ビ
ット線として用いる第１の配線層４である７′ルミニウ
ム配線層を形成する。ここまでは、従来の半導体装置に
おける製造フローと同じである。

次に、第２Ｃ図を参照して、第１の配線層４上にＴＥ０
１と酸素を用い、３００〜４５０℃の膜堆積温度でプラ
ズマＣＶＤ法により第１層ｌ］のＴＥＯ８＋０２系プラ
ズマＣＶＤ法によるシリコン酸化膜１０１を堆積する。

この膜はクラック耐性に優れているが、ステップカバレ
ッジ性は十分ではないので、第９図に示すように、ＴＥ
Ｏ８＋０２系プラズマＣＶＤ法によるシリコン酸化膜の
厚い膜１０９を堆積すると、第１の配線段差部でオーバ
ハング形状１１０を生じてしまう。そのため、サブミク
ロンレベルの配線間隔の場合、膜厚ｔ、は２００〇八以
下にする１ 必要がある。

次に、第２Ｄ図を参照して、ＴＥ０１と酸素（０２）に
オゾン（０３）を添加し、３００〜４５０℃の膜堆積温
度でプラズマＣＶＤ法により第２層目のＴＥＯ８＋０２
＋０３系ガスを用いたプラズマＣＶＤ法によるシリコン
酸化膜１０２を堆積する。

この膜は上述のＴＥ０１とオゾンのみを用いた熱ＣＶＤ
法によるシリコン酸化膜に比べ、膜自身の収縮応力が小
さいので、クラック耐性は向上しているものの、第１０
図に示すように、ＴＥＯ３＋０２＋０３系ガスを用いた
プラズマＣＶＤ法によるシリコン酸化膜の厚い膜１１１
を堆積すると、やはりクラック１１２が発生しやすい。

そのため、サブミクロンレベルの配線間隔の場合、膜厚
ｔ２は平坦部で２０００Å以下とする必要がある。一方
、この膜は上述したように、ステップカバレッジ性が良
好であるため、配線段差部の平坦化を進めることができ
る。

次に、第２Ｅ図を参照して、第２Ｃ図と同様に、２ ＴＥ０１と酸素（０２）を用い、プラズマＣＶＤ法によ
り第３層１」のＴＥＯ８十〇。系ガスを用いたプラズマ
ＣＶＤ法によるシリコン酸化膜１０３を堆積する。上述
したのと同様の理由により、膜厚は２０００Å以下とす
る。

次に、第２Ｆ図を参照して、第２Ｄ図と同様に、ＴＥ０
１と酸素（０２）にオゾン（０３）を添加し、プラズマ
ＣＶＤ法により第４層口のＴＥＯ３＋０２＋０３系ガス
を用いたプラズマＣＶＤ法によるシリコン酸化膜１０４
を堆積する。なお、第２Ｄ図で説明したのと同様の理由
により、膜厚は平坦部で２０００Ａ以下とする。

以下、上述の方法を繰返し、第５層目のＴＥＯ８十０２
系ガスを用いたプラズマＣＶＤ法によるシリコン酸化膜
１０５．第６層目のＴＥＯ３＋０２＋０．系ガスを用い
たプラズマＣＶＤ法によるシリコン酸化膜１０６および
第７層１」のＴＥＯ３＋０２系ガスを用いたプラズマＣ
ＶＤ法によるシリコン酸化膜１０７を堆積することによ
り、第２の絶縁膜１００を形成する。最後に、第２の絶
縁３ 膜１００上に第２の配線層６としてアルミニウム配線層
を形成する。

なお、このような方法による第２の絶縁膜１００の堆積
は、たとえば第１１図に示す化学気相成長装置により容
易に行なうことができる。第１１図において、反応室チ
ャンバ２０１内には、ガス分散機能を有するヘッド２０
２と、絶縁膜を堆積する半導体基板２０３を載置するた
めの基板ホルダ２０４と、半導体基板２０３を所望の温
度に加熱するためのヒータ２０５とが設けられる。ヘッ
ド２０２には、ＴＥＯＳガス供給ライン２０６゜０２ガ
ス供給ライン２０７および０３ガス供給ライン２０８が
接続される。また、ヘッド２０２には、反応室チャンバ
２０１内にプラズマを発生させるための高周波電源２０
９から電力が与えられるようになっている。なお、第１
１図において、２１０は高周波電力オンオフスイッチ、
２］１は真空排気系、２１２は反応室内に発生したプラ
ズマを示している。

次に、第１１図に示す化学気相成長装置を用い４ て、膜堆積を行なう方法を説明する。

まず、半導体基板２０３を基板ホルダ２０４上に載置し
、ヒータ２０５により所望の温度たとえば３００〜４５
０°Ｃまて加熱する。次に、真空排気系２１１を用い、
反応室チャンバ２０１内を所望の真空度、たとえば１０
−’Ｔｏｒｒのオーダまで排気する。

ＴＥＯ８十〇、、系ガスを用いたプラズマＣＶＤ法によ
るシリコン酸化膜を堆積する場合には、ＴＥＯＳガス供
給ライン２０６のバルブと０２ガス供給ライン２０７の
バルブを開き、所定の流量のガスを流しながら、１０〜
１００Ｔｏ　ｒ　ｒ程度の圧カドで菌周波電カオンオフ
スイソチ２１０をオンにし、反応室内にプラズマ２１２
を発生させる。

これにより、膜を堆積させる。

これに続けて、ＴＥＯ８＋０２　＋Ｏ８系ガスを用いた
プラズマＣＶＤ法によるシリコン酸化膜を堆積する場合
には、ＴＥＯＳガスおよび０２ガスを流し、かつ高周波
電力も印加した状態のままで、０３ガス供給ライン２０
８のバルブを開き、１０］５ 〜１．００Ｔｏｒｒ程度の圧力下で所定の流量のガス（
たとえば１００００〜５００００ｐｐｍの０３を含むガ
ス）を流せばよい。

以下、上述の操作を繰返す。すなわち、ＴＥＯＳガスと
酸素ガスにオゾンを間欠的に加えることにより、同一の
反応室内で連続的にＴ　Ｅ　ＯＳ　＋０２系ガスを用い
たプラズマＣＶＤ法によるシリコン酸化膜とＴＥＯ３十
〇、、　＋０３系ガスを用いたプラズマＣＶＤ法による
シリコン酸化膜を交互に繰返して積層構造の絶縁膜を形
成することができる。

なお、上述の実施例では、第２の絶縁膜１００の最上層
および最上層か共にＴＥＯ８＋０２系ガスを用いたプラ
ズマＣＶＤ法によるシリコン酸化膜の場合を示したか、
最下層および最上層のいずれかあるいは両方がＴＥＯ３
＋０２十〇、系ガスを用いたプラズマＣＶＤ法によるシ
リコン酸化膜であっても、同様の効果を奏する。

また、上述の実施例では、ＴＥＯ８＋０２系ガスを用い
たプラズマＣＶＤ法によるシリコン酸化６ 膜と、ＴＥＯ８＋０□十０３系ガスを用いたプラズマＣ
ＶＤ法によるシリコン酸化膜とを交互に堆積する方法で
、第２の絶縁膜のすべてを形成する場合について説明し
たが、さらに、平坦性を向上させる目的で、本方法で堆
積した絶縁膜と塗布絶縁膜とを組合わせたり、あるいは
、本方法で絶縁膜を堆積した後に、反応性イオンエツチ
ングやスパッタリングエツチング等を用いたエッチバッ
ク法と組合わせるなとして、本方法で堆積した絶縁膜を
第２の絶縁膜の一部として用いても同様の効果を奏する
。

上述の実施例では、有機シランの例としてＴＥ０１を用
いた場合を示したが、他の何機シランたとえばＳ　ｉ　
（ＯＣＨ３）　４　　［テトラ・メトキシ・シランコ、
　　Ｓ　ｉ（ｔ　　Ｃ３Ｎ７０）　＜　　［テトう・イ
ソプロポキシ・シラン］、　　（ｊ　　Ｃ４Ｈ９０２）
２Ｓ　ｔ　　（０２ＣＣＨ３）２　　［ＤＡＤＢＳ　；
シタシャリブトキシ・アセトキシ・シラン］などを用い
ても、同様の効果を奏する。

上述の実施例では、有機シランと酸素あるいは７ 有機シランと酸素とオゾンのみを用いて膜堆積を行なう
場合について説明したか、これらのガスを主成分とし、
膜のクラック耐性をさらに向上させる］］的で、ＰＯ（
ＯＣＨａ　）ａ　　［リン酸トリメチルエステル］やＢ
　（ＱＣ２Ｈ５）３　　［ボロン・エチラートコなどの
ガスを添加してリンやボロン等の不純物をシリコン酸化
膜中にドーピングしても同様の効果を奏する。

また、上述の実施例てば、有機シランと反応させ、シリ
コン酸化膜を形成するための酸化性ガスとして酸素を用
いた場合を説明したが、プラズマ中で解離し、同様の働
きをする亜酸化窒素（Ｎ２０）を用いても、同様の効果
を奏する。

さらに、上述の実施例では、第１の配線層かアルミニウ
ム配線の場合について説明したか、第１の配線層は高融
点金属（Ｗ、　Ｍｏ、　Ｔ　ｉなと）等の金属配線、高
融点金属シリサイド（ＷＳ　ｉ　２゜ＭｏＳｉ２．Ｔｉ
Ｓｉ２など）の配線あるいは多結晶シリコン配線であっ
てもよく、同様の効果を奏する。なお、第２の配線層に
ついても全く同様８ である。

上述の実施例は、ＴＥＯ５＋０２十〇、系ガスを用いた
プラズマＣＶＤ法によるシリコン酸化膜を堆積する手段
として、ＴＥＯ８＋０２系ガスを用いたプラズマＣＶＤ
法によるシリコン酸化膜の成膜条件をほとんど変えずに
、オゾン（０３）を欠的に添加する方法について説明し
たか、ＴＥＯ８十０２＋０３系ガスを用いたプラズマＣ
ＶＤ法によるシリコン酸化膜の膜質やステ・ツブカッ１
し、。

ジ性をさらに向上させる目的で、その成膜条件を斐えて
もよい。たとえば、第１２図に示すように、ＴＥ０１と
酸素（０２）１．ニアミゾ：／（０３）を添加するのに
同期させて、電極間に印加する高周波電力を小さくし、
ＴＥＯ５＋０２　＋０３系ガスを用いたプラズマＣＶＤ
法によるシリコン酸化膜を堆積すれば、プラズマ１１ビ
Ｃ発！１する反応性ラジカルの量が減り、気相中ての反
応が抑制され、かつＴＥ０１とオゾン（Ｏ５）による基
板表面での表面縮合化反応による膜堆積（表面反応）の
割合が相対的に増すので、さらにステップカバレッジ性
の　９ 優れたＴＥＯ８十〇２＋Ｏ８系ガスを用いたプラズマＣ
ＶＤ法によるシリコン酸化膜を寄ることかできる。

上述の実施例では、半導体基板表面にＤ　ＲＡ　Ｍ素工
が形成された半導体装置について説明したが、他の多層
配線構造を有する半導体装置に適用しても、同様の効果
を奏する。たとえば、半導体基板表面にＳＲＡＭ（Ｓｔ
ａｔｉｃ　　ＲａｎｄｏｍＡｃｃｅｓｓ　　Ｍｅｍｏｒ
ｙ）素子を形成したものに本発明による層間絶縁膜を適
用した場合を示す。詳細な説明は省略し、その主構成を
述べるにとどめるが、第１３図において、１はシリコン
半導体基板、３１０はシリコン半導体基板１表面に形成
されたＳＲＡＭ素子［ダブルウェル・ＣＭＯ８（Ｃｏｍ
ｐｌｅｍｅｎｔａｒｙ　　　　ＭｅｔａｌＯｘｉｄｅ　
　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ）構造］、３１１はＰ型
ウェル領域、３１２はＮ型ウェル領域、３１３は素子分
離用酸化膜、３１４はゲト電極、３］５はＮ型不純物拡
散層、３１６はＰ型不純物拡散層、３１７は多結晶シリ
コン配線、０ ３１８はコンタクト孔、３はＳＲＡＭ素子３１０上に堆
積した第１の絶縁膜、４は第１の絶縁膜３上に形成され
た第１の配線層、１００は第１の配線層４上に堆積され
た第２の絶縁膜、１．０１，１０３．１０５および１０
７は第１層１上第３層目第５層目および第７層目のＴＥ
Ｏ８＋０２系ガスを用いたプラズマＣＶＤ法によるシリ
コン酸化膜、１０２．１０４および１０６はそれぞれ第
２層目第４層目および第６層１」のＴＥＯ８＋０２＋Ｏ
８系ガスを用いたプラズマＣＶＤ法によるシリコン酸化
膜、６は第２の絶縁膜１００上に形成された第２の配線
層を示している。

これと同様に、半導体基板１表面に形成される素子は、
ＤＲＡＭ素子やＳＲＡＭ素子以外の他の素子たとえばＥ
ＰＲＯＭ（Ｅｒａｓａｂｌｅ　　Ｐｒｏｇｒａｍａｂｌ
ｅ　　Ｒｅａｄ　　０ｎｌｙ　　Ｍｅｍｏ　ｒ　ｙ）素
子、　　Ｅ２ＰＲＯＭ　（Ｅ　Ｉ　ｅ　ｃ　ｔ　ｒｉｃ
ａｌ　　Ｅｒａｓａｂｌｅ　　Ｐｒｏｇｒａｍａｂｌｅ
　　ＲＯＭ）素子、マイクロコンピュータ回路素子、Ｃ
ＭＯ３論理回路素子、バイポーラトラ１ ンジスタ素子などであってもよい。

［発明の効果コ 以上のように、この発明によれば、ステップカバレッジ
性は十分ではないがクラック耐性か大きい有機シランと
酸素あるいは亜酸化窒素を主成分とするガスを用いたプ
ラズマＣＶＤ法によるシリコン酸化膜と、ステップカバ
レッジ性は非常に良好であるが、クラック耐性に乏しい
有機シランと酸素あるいは亜酸化窒素とオゾンを主成分
とするガスを用いたプラズマＣＶＤ法によるシリコン酸
化膜を交互に繰返して形成するようにしたので、クラッ
ク耐性にも優れ、かつ平坦性も良好なシリコン酸化膜を
得ることができる。

したがって、このようにして得られた層間絶縁膜上に第
２の配線層を形成しても、安定にパターニングするとと
ができ、かつ第２の配線層の信頼性レベルも向上するこ
とができる。その結果、高歩留りで信頼性レベルの優れ
た半導体装置が得られる。

【図面の簡単な説明】

２ 第１図はこの発明の一実施例の半導体装置を示す断面図
である。第２　Ａ図ないしｕｊ　２０図はこの発明の一
実施例の半導体装置における絶縁膜堆積方法を示す断面
図である。第３図は従来の半導体装置を示す断面図であ
る。第４Ａ図ないし第４Ｆ図は第３図に示す従来の半導
体装置における絶縁膜形成方法を示す断面図である。第
５図ないし第１０図は従来の絶縁膜形成方法における問
題点を説明するための図である。第１１図はこの発明の
絶縁膜堆積方法に適用される化学気相成長装置を示す図
である。第１２図はこの発明の他の実施例による絶縁膜
堆積ノＪ°法を示す図である。第１３図はこの発明の他
の実施例による半導体装置を示す断面図である。 図において、１はシリコン半導体基板、２はＤＲＡＭ素
子、３は第２の絶縁膜、４は第１の配線層、６は第２の
配線層、１００は第２の絶縁膜、１０１．１０３，１０
５，１０７はそれぞれ第１層、第３層、第５層および第
７層のＴＥＯ３＋０２系ガスを用いたプラズマＣＶＤ法
にょるンリコ１３ ン酸化膜、１０２，１０４，１０６はそれぞれ第２層、
第４層および第６層のＴＥＯ３＋Ｏ，、＋０３系ガスを
用いたプラズマＣＶＤ法によるシリコン酸化膜を示す。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 　半導体基板上に絶縁膜を介して設けられた第１の配線
   層と、この配線層上に層間絶縁膜を介して設けられた第
   ２の配線層とを有する半導体装置において、 前記層間絶縁膜は、有機シランと酸素あるいは亜酸化窒
   素を主成分とするガスを用い、プラズマを利用した化学
   気相成長法で形成するシリコン酸化膜と、前記ガスにオ
   ゾンを添加し、プラズマを利用した化学気相成長法で形
   成するシリコン酸化膜とを交互に繰返して堆積した積層
   構造の絶縁膜を含む、半導体装置。