JPH05198690A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05198690A JPH05198690A JP2751692A JP2751692A JPH05198690A JP H05198690 A JPH05198690 A JP H05198690A JP 2751692 A JP2751692 A JP 2751692A JP 2751692 A JP2751692 A JP 2751692A JP H05198690 A JPH05198690 A JP H05198690A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- sio
- plasma cvd
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 層間絶縁膜からの水分をブロッキングし、半
導体素子のホットキャリア劣化を与えることのない半導
体装置の製造方法を提供する。 【構成】 ゲート電極２としてポリシリコンを０．３μ
ｍ，ゲート酸化膜３としてドライ酸化法により０．０１
〜０．０２μｍ，配線金属６としてＡｌＳｉＣｕを０．
５μｍの厚さにそれぞれ形成する。また、第１の層間絶
縁膜７および第３の層間絶縁膜９としてＥＣＲプラズマ
ＣＶＤ法によるＳｉＯ2 膜を用い、それぞれ０．３μｍ
および０．２μｍの厚さに形成し、また、第２の層間絶
縁膜８としてオゾンによるＴＥＯＳの分解反応を利用す
る常圧ＣＶＤ法で形成されるオゾンＴＥＯＳ−ＳｉＯ2
膜を用いた。ここでＥＣＲプラズマＣＶＤ法とは、２０
０℃以下の低温で高品質の絶縁膜を形成する方法であ
る。
導体素子のホットキャリア劣化を与えることのない半導
体装置の製造方法を提供する。 【構成】 ゲート電極２としてポリシリコンを０．３μ
ｍ，ゲート酸化膜３としてドライ酸化法により０．０１
〜０．０２μｍ，配線金属６としてＡｌＳｉＣｕを０．
５μｍの厚さにそれぞれ形成する。また、第１の層間絶
縁膜７および第３の層間絶縁膜９としてＥＣＲプラズマ
ＣＶＤ法によるＳｉＯ2 膜を用い、それぞれ０．３μｍ
および０．２μｍの厚さに形成し、また、第２の層間絶
縁膜８としてオゾンによるＴＥＯＳの分解反応を利用す
る常圧ＣＶＤ法で形成されるオゾンＴＥＯＳ−ＳｉＯ2
膜を用いた。ここでＥＣＲプラズマＣＶＤ法とは、２０
０℃以下の低温で高品質の絶縁膜を形成する方法であ
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、特に半導体素子上に多層配線を形成する際に
用いられる層間絶縁膜の形成方法に関するものである。
に係わり、特に半導体素子上に多層配線を形成する際に
用いられる層間絶縁膜の形成方法に関するものである。
【０００２】
【従来の技術】半導体集積回路の製造において、高集積
化に伴い、多層配線技術は必須のこととなっている。多
層配線技術の中でも、層間膜の平坦化技術において、多
くの絶縁膜の形成法が開発されている。主に使用されて
いる形成法は、平坦性を容易に得られるゾルを塗布する
方法である。また、最近では、ＴＥＯＳ（テトラエトキ
シシラン）を原料とする化学反応を用いたＴＥＯＳ−Ｃ
ＶＤ法を用いるようになつてきた。
化に伴い、多層配線技術は必須のこととなっている。多
層配線技術の中でも、層間膜の平坦化技術において、多
くの絶縁膜の形成法が開発されている。主に使用されて
いる形成法は、平坦性を容易に得られるゾルを塗布する
方法である。また、最近では、ＴＥＯＳ（テトラエトキ
シシラン）を原料とする化学反応を用いたＴＥＯＳ−Ｃ
ＶＤ法を用いるようになつてきた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
製造方法により形成された層間絶縁膜は、膜質がポーラ
スであり、膜中に反応生成物として多量の水分を含んで
いることが知られている。一方、ＭＯＳＦＥＴの微細化
により、ドレイン電界が増加し、ホットキャリア問題が
素子信頼性上、重要な課題となってきている。
製造方法により形成された層間絶縁膜は、膜質がポーラ
スであり、膜中に反応生成物として多量の水分を含んで
いることが知られている。一方、ＭＯＳＦＥＴの微細化
により、ドレイン電界が増加し、ホットキャリア問題が
素子信頼性上、重要な課題となってきている。
【０００４】この問題は、高電界中で高エネルギー状態
（ホット）になったキャリアがゲ−ト酸化膜中に注入さ
れ、酸化膜内に捕獲されたり、ゲ−ト酸化膜と基板との
間に界面準位を発生させ、素子特性を劣化させるという
と言うものである。この際、ゲ−ト酸化膜中にＯＨ基や
Ｈ基が多量に存在すると、ホットキャリア注入による素
子劣化が大きくなることが知られている。
（ホット）になったキャリアがゲ−ト酸化膜中に注入さ
れ、酸化膜内に捕獲されたり、ゲ−ト酸化膜と基板との
間に界面準位を発生させ、素子特性を劣化させるという
と言うものである。この際、ゲ−ト酸化膜中にＯＨ基や
Ｈ基が多量に存在すると、ホットキャリア注入による素
子劣化が大きくなることが知られている。
【０００５】また、塗布方法およびＴＥＯＳ−ＣＶＤ法
により形成された絶縁膜は、膜中に多量の水分を含んで
おり、この水分がゲ−ト酸化膜中にまで拡散すると、ゲ
−ト酸化膜中にＯＨ基やＨ基を形成するため、ホットキ
ャリアによる素子劣化を加速する可能性がある。
により形成された絶縁膜は、膜中に多量の水分を含んで
おり、この水分がゲ−ト酸化膜中にまで拡散すると、ゲ
−ト酸化膜中にＯＨ基やＨ基を形成するため、ホットキ
ャリアによる素子劣化を加速する可能性がある。
【０００６】したがってこれらの形成方法による絶縁膜
を単層膜として使用することは素子信頼性上、問題があ
った。また、従来、配線上に直接これらの絶縁膜を形成
しない方法としてグロー放電型のプラズマＣＶＤ法の絶
縁膜を敷く方法も考えられている。ただし、そのような
膜を設ける理由は、素子劣化防止のためではなく、膜の
形成温度や膜中の不純物に起因した配線の劣化防止を目
的とした保護膜のためである。
を単層膜として使用することは素子信頼性上、問題があ
った。また、従来、配線上に直接これらの絶縁膜を形成
しない方法としてグロー放電型のプラズマＣＶＤ法の絶
縁膜を敷く方法も考えられている。ただし、そのような
膜を設ける理由は、素子劣化防止のためではなく、膜の
形成温度や膜中の不純物に起因した配線の劣化防止を目
的とした保護膜のためである。
【０００７】このような従来法であるプラズマＣＶＤ法
による絶縁膜間に塗布方法による絶縁膜をサンドイッチ
して形成した絶縁膜（上層にプラズマＣＶＤ−ＳｉＯ2
膜：膜厚０．２μｍ／中層にＳＯＧ膜：膜厚０．２μｍ
／下層にプラズマＣＶＤ−ＳｉＯ2 膜：膜厚０．３μ
ｍ）を、半導体素子上に形成したときのホットキャリア
耐性寿命を図７に示す。図７は、素子の信頼性寿命の単
位チャネル幅当たりの基板電流依存性を示すものであ
る。基板電流は、発生したホットキャリアの数に比例
し、素子に加わる電源電圧が大きいほど、大きな基板電
流が流れる。図７に示すようにホットキャリアによる信
頼性寿命と基板電流との間にはｌｏｇ−ｌｏｇプロット
上で線形関係があるため、信頼性寿命の予測には、基板
電流を用いるのが通常である。図７から、電源電圧３．
３Ｖの時の寿命は、約５年と予測される。実用的には、
寿命を１０年とする必要であり、このような層間膜の構
成による素子では、信頼性を保証できないことがわか
る。
による絶縁膜間に塗布方法による絶縁膜をサンドイッチ
して形成した絶縁膜（上層にプラズマＣＶＤ−ＳｉＯ2
膜：膜厚０．２μｍ／中層にＳＯＧ膜：膜厚０．２μｍ
／下層にプラズマＣＶＤ−ＳｉＯ2 膜：膜厚０．３μ
ｍ）を、半導体素子上に形成したときのホットキャリア
耐性寿命を図７に示す。図７は、素子の信頼性寿命の単
位チャネル幅当たりの基板電流依存性を示すものであ
る。基板電流は、発生したホットキャリアの数に比例
し、素子に加わる電源電圧が大きいほど、大きな基板電
流が流れる。図７に示すようにホットキャリアによる信
頼性寿命と基板電流との間にはｌｏｇ−ｌｏｇプロット
上で線形関係があるため、信頼性寿命の予測には、基板
電流を用いるのが通常である。図７から、電源電圧３．
３Ｖの時の寿命は、約５年と予測される。実用的には、
寿命を１０年とする必要であり、このような層間膜の構
成による素子では、信頼性を保証できないことがわか
る。
【０００８】したがって本発明は、前述した従来の課題
を解決するためになされたものであり、その目的は、層
間絶縁膜からの水分をブロッキングし、半導体素子のホ
ットキャリア劣化を与えることのない半導体装置の製造
方法を提供することにある。
を解決するためになされたものであり、その目的は、層
間絶縁膜からの水分をブロッキングし、半導体素子のホ
ットキャリア劣化を与えることのない半導体装置の製造
方法を提供することにある。
【０００９】
【課題を解決するための手段】このような目的を達成す
るために本発明は、半導体装置の層間絶縁膜を形成する
形成工程において、電子サイクロトロン共鳴法を用いた
ＥＣＲプラズマＣＶＤ法により第１の絶縁膜を形成し、
引き続き第１の絶縁膜上に化学気相反応法もしくはゾル
塗布法により第２の絶縁膜を形成するようにしたもので
ある。本発明の他の発明は、第１の絶縁膜および第２の
絶縁膜を形成した後に第１の絶縁膜と同じ形成方法で第
３の絶縁膜を形成するようにしたものである。
るために本発明は、半導体装置の層間絶縁膜を形成する
形成工程において、電子サイクロトロン共鳴法を用いた
ＥＣＲプラズマＣＶＤ法により第１の絶縁膜を形成し、
引き続き第１の絶縁膜上に化学気相反応法もしくはゾル
塗布法により第２の絶縁膜を形成するようにしたもので
ある。本発明の他の発明は、第１の絶縁膜および第２の
絶縁膜を形成した後に第１の絶縁膜と同じ形成方法で第
３の絶縁膜を形成するようにしたものである。
【００１０】
【作用】本発明においては、ＥＣＲプラズマＣＶＤ法に
よる第１の絶縁膜が水分のブロッキング膜として機能
し、水分による半導体素子のホットキャリアの劣化が回
避される。
よる第１の絶縁膜が水分のブロッキング膜として機能
し、水分による半導体素子のホットキャリアの劣化が回
避される。
【００１１】
【実施例】以下、図面を用いて本発明に実施例を詳細に
説明する。図１は本発明による半導体装置の製造方法を
ＭＯＳＦＥＴに適用した一実施例を説明するＭＯＳＦＥ
Ｔの要部断面図である。同図において、１は素子分離領
域、２はゲ−ト電極、３はゲ−ト酸化膜、４はシリコン
基板、５は絶縁膜、６は配線金属、７は第１の層間絶縁
膜、８は第２の層間絶縁膜、９は第３の層間絶縁膜であ
る。
説明する。図１は本発明による半導体装置の製造方法を
ＭＯＳＦＥＴに適用した一実施例を説明するＭＯＳＦＥ
Ｔの要部断面図である。同図において、１は素子分離領
域、２はゲ−ト電極、３はゲ−ト酸化膜、４はシリコン
基板、５は絶縁膜、６は配線金属、７は第１の層間絶縁
膜、８は第２の層間絶縁膜、９は第３の層間絶縁膜であ
る。
【００１２】本実施例では、ゲ−ト電極２としてポリシ
リコンを０．３μｍ，ゲ−ト酸化膜３としてドライ酸化
法により０．０１〜０．０２μｍ，配線金属６としてＡ
ｌＳｉＣｕを０．５μｍの厚さにそれぞれ形成した。ま
た、第１の層間絶縁膜７および第３の層間絶縁膜９とし
てＥＣＲプラズマＣＶＤ法によるＳｉＯ2 膜を用い、そ
れぞれ０．３μｍおよび０．２μｍの厚さに形成し、ま
た、第２の層間絶縁膜８としてオゾンによるＴＥＯＳの
分解反応を利用する常圧ＣＶＤ法で形成されるオゾンＴ
ＥＯＳ−ＳｉＯ2 膜を用いた。ここでＥＣＲプラズマＣ
ＶＤ法とは、２００℃以下の低温で高品質の絶縁膜を形
成する方法である。
リコンを０．３μｍ，ゲ−ト酸化膜３としてドライ酸化
法により０．０１〜０．０２μｍ，配線金属６としてＡ
ｌＳｉＣｕを０．５μｍの厚さにそれぞれ形成した。ま
た、第１の層間絶縁膜７および第３の層間絶縁膜９とし
てＥＣＲプラズマＣＶＤ法によるＳｉＯ2 膜を用い、そ
れぞれ０．３μｍおよび０．２μｍの厚さに形成し、ま
た、第２の層間絶縁膜８としてオゾンによるＴＥＯＳの
分解反応を利用する常圧ＣＶＤ法で形成されるオゾンＴ
ＥＯＳ−ＳｉＯ2 膜を用いた。ここでＥＣＲプラズマＣ
ＶＤ法とは、２００℃以下の低温で高品質の絶縁膜を形
成する方法である。
【００１３】本実施例での形成条件は、ＳｉＨ4 とＯ2
との混合ガスを用い、ガス圧１．０ｍＴｏｒｒ，マイク
ロ波パワー６００Ｗである。本実施例では、ＥＣＲプラ
ズマＣＶＤ装置において、ＲＦパワーを印加していない
が、ＲＦパワーを印加し、膜質の改善をさらに行った条
件を用いて良いことはいうまでもない。特に段差側壁の
改善のためには不可欠である。オゾンＴＥＯＳ−ＳｉＯ
2 膜の形成条件は、６５℃に保ったＴＥＯＳ中を通過さ
せる窒素ガスの流量を３リットル／ｍｉｎ，オゾン流量
を３８ミリリットル／ｍｉｎ，基板温度を４００℃とし
た。
との混合ガスを用い、ガス圧１．０ｍＴｏｒｒ，マイク
ロ波パワー６００Ｗである。本実施例では、ＥＣＲプラ
ズマＣＶＤ装置において、ＲＦパワーを印加していない
が、ＲＦパワーを印加し、膜質の改善をさらに行った条
件を用いて良いことはいうまでもない。特に段差側壁の
改善のためには不可欠である。オゾンＴＥＯＳ−ＳｉＯ
2 膜の形成条件は、６５℃に保ったＴＥＯＳ中を通過さ
せる窒素ガスの流量を３リットル／ｍｉｎ，オゾン流量
を３８ミリリットル／ｍｉｎ，基板温度を４００℃とし
た。
【００１４】図２は、オゾンＴＥＯＳ−ＳｉＯ2 膜およ
びＥＣＲプラズマＣＶＤ法によるＳｉＯ2 膜のＴＤＳ
（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔ
ｒｏｓｃｏｐｙ）法による水分量の分析結果を示したも
のである。同図に示すようにオゾンＴＥＯＳ−ＳｉＯ2
膜Ｔは、ＥＣＲ−ＳｉＯ2 膜Ｅより水分量が多いことが
わかる。
びＥＣＲプラズマＣＶＤ法によるＳｉＯ2 膜のＴＤＳ
（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔ
ｒｏｓｃｏｐｙ）法による水分量の分析結果を示したも
のである。同図に示すようにオゾンＴＥＯＳ−ＳｉＯ2
膜Ｔは、ＥＣＲ−ＳｉＯ2 膜Ｅより水分量が多いことが
わかる。
【００１５】一方、図３はオゾンＴＥＯＳ−ＳｉＯ2 膜
上にＥＣＲプラズマＣＶＤ−ＳｉＯ2 膜の有無をパラメ
ータとした時の水分量の分析結果を示したものである。
図３に示すようにＥＣＲ−ＳｉＯ2 膜がある場合、すな
わち（ＥＣＲ−ＳｉＯ2 ／ＴＥＯＳ−ＳｉＯ2 ）膜ＥＴ
は４４０℃から水がでている。また、ＥＣＲ−ＳｉＯ2
膜がない場合、すなわちオゾンＴＥＯＳ−ＳｉＯ2 膜Ｔ
は、７０℃から水がでている。すなわちＥＣＲプラズマ
ＣＶＤ法によるＳｉＯ2 膜が水分に対してブロッキング
効果があることが理解できる。
上にＥＣＲプラズマＣＶＤ−ＳｉＯ2 膜の有無をパラメ
ータとした時の水分量の分析結果を示したものである。
図３に示すようにＥＣＲ−ＳｉＯ2 膜がある場合、すな
わち（ＥＣＲ−ＳｉＯ2 ／ＴＥＯＳ−ＳｉＯ2 ）膜ＥＴ
は４４０℃から水がでている。また、ＥＣＲ−ＳｉＯ2
膜がない場合、すなわちオゾンＴＥＯＳ−ＳｉＯ2 膜Ｔ
は、７０℃から水がでている。すなわちＥＣＲプラズマ
ＣＶＤ法によるＳｉＯ2 膜が水分に対してブロッキング
効果があることが理解できる。
【００１６】図４は、本発明を適用したときの半導体素
子の信頼性寿命特性を示したものであり、オゾンＴＥＯ
Ｓ−ＳｉＯ2 膜の膜厚依存性とオゾンＴＥＯＳ−ＳｉＯ
2 膜の上下にＥＣＲプラズマＣＶＤ法によりＳｉＯ2 膜
を形成した場合を示したものである。同図においては、
特性Ａは半導体素子の上層／下層に対してそれぞれＥＣ
Ｒ−ＳｉＯ2 膜：膜厚０．１μｍ／オゾンＴＥＯＳ−Ｓ
ｉＯ2 膜：膜厚０．１μｍ，特性Ｂは同様にＥＣＲ−Ｓ
ｉＯ2 膜：膜厚０．１μｍ／オゾンＴＥＯＳ−ＳｉＯ2
膜：膜厚０．５μｍ，特性Ｃは同様にＥＣＲ−ＳｉＯ2
膜：膜厚０．１μｍ／オゾンＴＥＯＳ−ＳｉＯ2 膜：膜
厚０．３μｍ，特性Ｄは上層にＥＣＲ−ＳｉＯ2 膜：膜
厚０．１μｍ／中層にオゾンＴＥＯＳ−ＳｉＯ2 膜：膜
厚１．０μｍ，／下層にＥＣＲ−ＳｉＯ2 膜：膜厚０．
３μｍを形成した場合をそれぞれ示している。
子の信頼性寿命特性を示したものであり、オゾンＴＥＯ
Ｓ−ＳｉＯ2 膜の膜厚依存性とオゾンＴＥＯＳ−ＳｉＯ
2 膜の上下にＥＣＲプラズマＣＶＤ法によりＳｉＯ2 膜
を形成した場合を示したものである。同図においては、
特性Ａは半導体素子の上層／下層に対してそれぞれＥＣ
Ｒ−ＳｉＯ2 膜：膜厚０．１μｍ／オゾンＴＥＯＳ−Ｓ
ｉＯ2 膜：膜厚０．１μｍ，特性Ｂは同様にＥＣＲ−Ｓ
ｉＯ2 膜：膜厚０．１μｍ／オゾンＴＥＯＳ−ＳｉＯ2
膜：膜厚０．５μｍ，特性Ｃは同様にＥＣＲ−ＳｉＯ2
膜：膜厚０．１μｍ／オゾンＴＥＯＳ−ＳｉＯ2 膜：膜
厚０．３μｍ，特性Ｄは上層にＥＣＲ−ＳｉＯ2 膜：膜
厚０．１μｍ／中層にオゾンＴＥＯＳ−ＳｉＯ2 膜：膜
厚１．０μｍ，／下層にＥＣＲ−ＳｉＯ2 膜：膜厚０．
３μｍを形成した場合をそれぞれ示している。
【００１７】図４から明かなようにオゾンＴＥＯＳ−Ｓ
ｉＯ2 膜の膜厚が厚くなるにしたがって半導体素子の寿
命が減少していることがわかる。特に膜厚が１．０μｍ
のとき（特性Ａ）には、電源電圧３．３Ｖのとき、寿命
が約６２日であり、実用に供せないことがわかる。しか
し、この膜厚１．０μｍのオゾンＴＥＯＳ−ＳｉＯ2膜
の下にＥＣＲプラズマＣＶＤ法によるＳｉＯ2 膜を敷く
ことにより（特性Ｄ）、寿命が約５０年と飛躍的に改善
されていることがわかる。なお、特性Ｂは約３４７日，
特性Ｃは約２年である。この寿命が改善される理由は、
ＥＣＲプラズマＣＶＤ法のＳｉＯ2 膜がオゾンＴＥＯＳ
−ＳｉＯ2 膜からの水の浸入に対して半導体素子への浸
透をブロッキングしているためである。
ｉＯ2 膜の膜厚が厚くなるにしたがって半導体素子の寿
命が減少していることがわかる。特に膜厚が１．０μｍ
のとき（特性Ａ）には、電源電圧３．３Ｖのとき、寿命
が約６２日であり、実用に供せないことがわかる。しか
し、この膜厚１．０μｍのオゾンＴＥＯＳ−ＳｉＯ2膜
の下にＥＣＲプラズマＣＶＤ法によるＳｉＯ2 膜を敷く
ことにより（特性Ｄ）、寿命が約５０年と飛躍的に改善
されていることがわかる。なお、特性Ｂは約３４７日，
特性Ｃは約２年である。この寿命が改善される理由は、
ＥＣＲプラズマＣＶＤ法のＳｉＯ2 膜がオゾンＴＥＯＳ
−ＳｉＯ2 膜からの水の浸入に対して半導体素子への浸
透をブロッキングしているためである。
【００１８】このような方法によると、多層配線に必要
な層間膜構成を提供できるとともに半導体素子の信頼性
を保証することができる。
な層間膜構成を提供できるとともに半導体素子の信頼性
を保証することができる。
【００１９】なお、前述した実施例では、ＥＣＲプラズ
マＣＶＤ法によるＳｉＯ2 膜としたが、窒化膜やオキシ
ナイトライド膜などでも良いことは言うまでもないこと
であり、水をブロッキングし得る絶縁膜であれば特に限
定されるものではない。
マＣＶＤ法によるＳｉＯ2 膜としたが、窒化膜やオキシ
ナイトライド膜などでも良いことは言うまでもないこと
であり、水をブロッキングし得る絶縁膜であれば特に限
定されるものではない。
【００２０】図５は、本発明による半導体装置の製造方
法の他の実施例を説明するＭＯＳＦＥＴの構成を示す要
部断面図であり、前述の図１と同一部分には同一符号を
付してある。同図において、図１と異なる点は、半導体
素子上に第１の層間絶縁膜７としてＥＣＲプラズマＣＶ
Ｄ法のＳｉＯ2 膜を０．３μｍの厚さに形成した後に第
２の層間絶縁膜１０として塗布法によりＳＯＧ（Ｓｐｉ
ｎ Ｏｎ Ｇｌａｓｓ）膜を０．３μｍの厚さに形成
し、次に第３の層間絶縁膜９としてＥＣＲプラズマＣＶ
Ｄ法のＳｉＯ2 膜を０．２μｍの厚さに形成した。
法の他の実施例を説明するＭＯＳＦＥＴの構成を示す要
部断面図であり、前述の図１と同一部分には同一符号を
付してある。同図において、図１と異なる点は、半導体
素子上に第１の層間絶縁膜７としてＥＣＲプラズマＣＶ
Ｄ法のＳｉＯ2 膜を０．３μｍの厚さに形成した後に第
２の層間絶縁膜１０として塗布法によりＳＯＧ（Ｓｐｉ
ｎ Ｏｎ Ｇｌａｓｓ）膜を０．３μｍの厚さに形成
し、次に第３の層間絶縁膜９としてＥＣＲプラズマＣＶ
Ｄ法のＳｉＯ2 膜を０．２μｍの厚さに形成した。
【００２１】図６は、このようにして層間絶縁膜を形成
したときの半導体素子の劣化を示したものである。図６
より、電源電圧３．３Ｖの半導体素子の寿命は約１０年
であり、全く問題ないことがわかる。
したときの半導体素子の劣化を示したものである。図６
より、電源電圧３．３Ｖの半導体素子の寿命は約１０年
であり、全く問題ないことがわかる。
【００２２】このような方法によると、ＥＣＲプラズマ
ＣＶＤ法による絶縁膜は、水分に対してブロッキング効
果があり、信頼性を保証した層間絶縁膜を形成すること
ができる。
ＣＶＤ法による絶縁膜は、水分に対してブロッキング効
果があり、信頼性を保証した層間絶縁膜を形成すること
ができる。
【００２３】
【発明の効果】以上、説明したように本発明は、ＥＣＲ
プラズマＣＶＤ法による絶縁膜を塗布方法またはＴＥＯ
Ｓ−ＣＶＤ法で形成される絶縁膜の少なくとも下層に形
成し、絶縁膜からの水分をブロッキングすることによ
り、半導体素子のホットキャリアの劣化を与えることな
く、層間絶縁膜を提供することができるという極めて優
れた効果が得られる。
プラズマＣＶＤ法による絶縁膜を塗布方法またはＴＥＯ
Ｓ−ＣＶＤ法で形成される絶縁膜の少なくとも下層に形
成し、絶縁膜からの水分をブロッキングすることによ
り、半導体素子のホットキャリアの劣化を与えることな
く、層間絶縁膜を提供することができるという極めて優
れた効果が得られる。
【図１】本発明による半導体装置の製造方法の一実施例
を説明するためのＭＯＳＦＥＴの構成を示す要部断面図
である。
を説明するためのＭＯＳＦＥＴの構成を示す要部断面図
である。
【図２】オゾンＴＥＯＳ−ＳｉＯ2 膜およびＥＣＲプラ
ズマＣＶＤ法によるＳｉＯ2 膜のＴＤＳ法による水分量
の分析結果を示す図である。
ズマＣＶＤ法によるＳｉＯ2 膜のＴＤＳ法による水分量
の分析結果を示す図である。
【図３】ＥＣＲプラズマＣＶＤ法によるＳｉＯ2 膜の水
分に対するブロッキング効果を示す図である。
分に対するブロッキング効果を示す図である。
【図４】本発明による半導体装置の製造方法を適用した
半導体装置の信頼性寿命特性を示す図である。
半導体装置の信頼性寿命特性を示す図である。
【図５】本発明による半導体装置の製造方法の他の実施
例を説明するためのＭＯＳＦＥＴの構成を示す要部断面
図である。
例を説明するためのＭＯＳＦＥＴの構成を示す要部断面
図である。
【図６】本発明による半導体装置の製造方法を適用した
半導体装置の信頼性寿命特性を示す図である。
半導体装置の信頼性寿命特性を示す図である。
【図７】従来の半導体装置の製造方法により形成された
半導体装置の信頼性寿命特性を示す図である。
半導体装置の信頼性寿命特性を示す図である。
１ 素子分離領域 ２ ゲート電極 ３ ゲート酸化膜 ４ シリコン基板 ５ 絶縁膜 ６ 配線金属 ７ 第１の層間膜 ８ 第２の層間膜 ９ 第３の層間膜 １０ 層間絶縁膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土屋 敏章 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内
Claims (2)
- 【請求項１】 半導体装置の層間絶縁膜を形成する半導
体装置の製造方法において、前記層間絶縁膜は、電子サ
イクロトロン共鳴法を用いたＥＣＲプラズマＣＶＤ法に
より第１の絶縁膜を形成し、引き続き前記第１の絶縁膜
上に化学気相反応法もしくはゾル塗布法により第２の絶
縁膜を形成することを特徴とする半導体装置の製造方
法。 - 【請求項２】 半導体装置の層間絶縁膜を形成する半導
体装置の製造方法において、前記層間絶縁膜は、電子サ
イクロトロン共鳴法を用いたＥＣＲプラズマＣＶＤ法に
より第１の絶縁膜を形成し、引き続き前記第１の絶縁膜
上に化学気相反応法もしくはゾル塗布法により第２の絶
縁膜を形成した後、前記第２の絶縁膜上に電子サイクロ
トロン共鳴法を用いたＥＣＲプラズマＣＶＤ法により第
３の絶縁膜を形成することを特徴とする半導体装置の製
造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2751692A JPH05198690A (ja) | 1992-01-20 | 1992-01-20 | 半導体装置の製造方法 |
| US08/005,670 US5376590A (en) | 1992-01-20 | 1993-01-19 | Semiconductor device and method of fabricating the same |
| US08/296,025 US5512513A (en) | 1992-01-20 | 1994-08-25 | Method of fabricating semiconductor device with water protective film |
| US08/594,947 US5811872A (en) | 1992-01-20 | 1996-01-31 | Semiconductor device and method of farbricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2751692A JPH05198690A (ja) | 1992-01-20 | 1992-01-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05198690A true JPH05198690A (ja) | 1993-08-06 |
Family
ID=12223295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2751692A Pending JPH05198690A (ja) | 1992-01-20 | 1992-01-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05198690A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001093979A (ja) * | 1999-09-27 | 2001-04-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2002329720A (ja) * | 2001-04-27 | 2002-11-15 | Samco International Inc | デバイス用保護膜及びその作製方法 |
| KR100416696B1 (ko) * | 1996-10-01 | 2004-03-26 | 주식회사 하이닉스반도체 | 반도체소자의평탄화방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62277750A (ja) * | 1986-05-27 | 1987-12-02 | Nec Corp | 多層配線の形成方法 |
| JPS6337693A (ja) * | 1986-08-01 | 1988-02-18 | 日本電気株式会社 | 多層配線基板の製造方法 |
| JPH03152929A (ja) * | 1989-11-09 | 1991-06-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1992
- 1992-01-20 JP JP2751692A patent/JPH05198690A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62277750A (ja) * | 1986-05-27 | 1987-12-02 | Nec Corp | 多層配線の形成方法 |
| JPS6337693A (ja) * | 1986-08-01 | 1988-02-18 | 日本電気株式会社 | 多層配線基板の製造方法 |
| JPH03152929A (ja) * | 1989-11-09 | 1991-06-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100416696B1 (ko) * | 1996-10-01 | 2004-03-26 | 주식회사 하이닉스반도체 | 반도체소자의평탄화방법 |
| JP2001093979A (ja) * | 1999-09-27 | 2001-04-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2002329720A (ja) * | 2001-04-27 | 2002-11-15 | Samco International Inc | デバイス用保護膜及びその作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383951B1 (en) | Low dielectric constant material for integrated circuit fabrication | |
| JPH06163723A (ja) | 半導体装置およびその製造方法 | |
| JP3967567B2 (ja) | 半導体装置およびその製造方法 | |
| TWI459466B (zh) | 半導體裝置之製造方法 | |
| US5936300A (en) | Semiconductor device with film covering | |
| JPH0752772B2 (ja) | 半導体装置の製法 | |
| US6593650B2 (en) | Plasma induced depletion of fluorine from surfaces of fluorinated low-k dielectric materials | |
| EP0909461B1 (en) | Method for simplifying the manufacture of an interlayer dielectric stack | |
| US6888183B1 (en) | Manufacture method for semiconductor device with small variation in MOS threshold voltage | |
| US6274417B1 (en) | Method of forming a semiconductor device | |
| US7371629B2 (en) | N/PMOS saturation current, HCE, and Vt stability by contact etch stop film modifications | |
| US6472751B1 (en) | H2 diffusion barrier formation by nitrogen incorporation in oxide layer | |
| JPH06163521A (ja) | 半導体装置の製造方法 | |
| JPH05198690A (ja) | 半導体装置の製造方法 | |
| JP2937886B2 (ja) | 半導体素子の層間絶縁膜形成方法 | |
| JP2001077192A (ja) | 半導体装置およびその製造方法 | |
| JP2779996B2 (ja) | 半導体装置の製造方法 | |
| US6713406B1 (en) | Method for depositing dielectric materials onto semiconductor substrates by HDP (high density plasma) CVD (chemical vapor deposition) processes without damage to FET active devices | |
| JPH09293717A (ja) | 半導体装置およびその作製方法 | |
| JPH09213942A (ja) | 半導体装置およびその製造方法 | |
| KR100313785B1 (ko) | 반도체소자의 층간절연막 형성방법 | |
| JPH06163522A (ja) | 半導体装置の層間絶縁膜 | |
| JP2817680B2 (ja) | 半導体装置の製造方法 | |
| JP2002368211A (ja) | 半導体装置 | |
| JPH06163724A (ja) | 半導体装置の製造方法 |