JPH06163522A - 半導体装置の層間絶縁膜 - Google Patents

半導体装置の層間絶縁膜

Info

Publication number
JPH06163522A
JPH06163522A JP32991392A JP32991392A JPH06163522A JP H06163522 A JPH06163522 A JP H06163522A JP 32991392 A JP32991392 A JP 32991392A JP 32991392 A JP32991392 A JP 32991392A JP H06163522 A JPH06163522 A JP H06163522A
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
insulating film
semiconductor device
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32991392A
Other languages
English (en)
Other versions
JP3113957B2 (ja
Inventor
Tsuneo Takahashi
庸夫 高橋
Katsuyuki Machida
克之 町田
Kazuo Imai
和雄 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP04329913A priority Critical patent/JP3113957B2/ja
Priority to US08/005,670 priority patent/US5376590A/en
Publication of JPH06163522A publication Critical patent/JPH06163522A/ja
Priority to US08/296,025 priority patent/US5512513A/en
Priority to US08/594,947 priority patent/US5811872A/en
Application granted granted Critical
Publication of JP3113957B2 publication Critical patent/JP3113957B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 ホットキャリアによる素子劣化を与えるおそ
れのない層間絶縁膜を提供する。 【構成】 半導体デバイスの上層側に、ホウ素とか燐の
酸化物を含むシリコン酸化膜などによる層間絶縁膜13
を形成し、かつこの層間絶縁膜13上に、ECRプラズ
マCVD法によるシリコン酸化膜とか、プラズマCVD
法,熱分解CVD法によるシリコン窒化膜などのような
水分の透過を阻止する能力の高い水分透過防止膜14を
形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の層間絶縁
膜に関し、さらに詳しくは、半導体デバイス上に多層配
線を形成する場合に適用される層間絶縁膜において、こ
の層間絶縁膜からの水分による素子劣化を低減させるた
めの膜構造の改良に係るものである。
【0002】
【従来の技術】半導体集積回路の製造においては、素子
構成の高集積化に伴って多層配線技術が必須のこととな
っており、この多層配線技術の中でも、特に、層間絶縁
膜の平坦化形成技術に関して数多くの手段が開発されて
いる。
【0003】そして、従来から主に利用されているこの
種の層間絶縁膜の形成手段には、所要の平坦性を比較的
容易に得られるSOG(有機シランを含む溶液)を塗布
し、かつアニールを施してなだらかなSiO2 膜を形成
する方法があり、また、最近では、化学反応を利用する
TEOS(テトラエトキシシラン)−CVD法(化学気
相反応法)なども併用されるようになってきた。
【0004】ここで、この種の手段によって形成される
層間絶縁膜を適用した従来のMOSトランジスタを含む
半導体集積回路装置の模式的に表わした断面構造を図3
に示す。
【0005】すなわち、この図3の構成において、従来
装置は、ゲート酸化膜1上にゲート電極2が設けられて
おり、その上に第1層の層間絶縁膜3としてのホウ素
(B)とか燐(P)の酸化物を含むCVD・SiO2
を形成すると共に、この第1層の層間絶縁膜3での開口
部を通して基板主面上の活性領域,ならびにゲート電極
2に接続する第1層の金属配線層4を形成させる。ま
た、これらの上にTEOS−CVD膜とかSOG膜など
からなる第2層の層間絶縁膜5を形成させることによっ
て、下地側のゲート電極2や第1層の金属配線層4で形
成される段差が緩和され、ここでは、比較的なだらかな
断面形状が得られる。さらに、引き続き第2層の層間絶
縁膜5での開口部を通して所望配線パターンによる第2
層の金属配線層6を形成するものである。
【0006】
【発明が解決しようとする課題】しかしながら、このよ
うにして形成される従来の層間絶縁膜の場合には、第2
層の層間絶縁膜5としてのTEOS−CVD膜やSOG
膜などの膜形成温度が低いこともあって、形成される膜
中に反応生成物としての多量の水分を含むことが知られ
ている。
【0007】一方、この種のMOSトランジスタにおい
ては、その微細化によってドレイン電界が増加し、これ
に伴ってホットキャリアの問題を生じており、特に、水
分からのOH,またはHによるホットキャリア耐性の劣
化が、素子の信頼性上,極めて重要な課題となる。
【0008】すなわち、前記したSOGによる塗布法,
TEOS−CVD法によって形成されるそれぞれの層間
絶縁膜では、膜中に多量の水分を含むことから、この水
分が下層のゲート酸化膜1中にまで拡散すると、このゲ
ート酸化膜1中にOH基やH基が形成されて、ホットキ
ャリアによる素子劣化を加速する可能性があり、このた
めに、これらの各形成法によって得られる層間絶縁膜を
使用することは、素子の信頼性上問題がある。
【0009】本発明は、このような従来の問題点を解消
するためになされたもので、その目的とするところは、
TEOS−CVD法によって形成される層間絶縁膜にあ
っても、ホットキャリアによる素子劣化を与える惧れの
ないようにした,この種の半導体装置の層間絶縁膜を提
供することである。
【0010】
【課題を解決するための手段】前記目的を達成するため
に、本発明に係る層間絶縁膜は、半導体デバイスの上層
側に、この半導体デバイスを保護するためのホウ素とか
燐の酸化物を含むシリコン酸化膜などによる層間絶縁膜
を形成すると共に、この層間絶縁膜上に、ECRプラズ
マCVD法によるシリコン酸化膜とか、プラズマCVD
法,熱分解CVD法によるシリコン窒化膜などのような
水分の透過を阻止する能力の高い水分透過防止膜を形成
したものである。
【0011】
【作用】従って、本発明においては、半導体デバイスの
上層側に、ホウ素とか燐の酸化物を含むシリコン酸化膜
などによる層間絶縁膜を形成し、かつこの層間絶縁膜上
に、ECRプラズマCVD法によるシリコン酸化膜と
か、プラズマCVD法,熱分解CVD法によるシリコン
窒化膜などのような水分の透過を阻止する能力の高い水
分透過防止膜を形成したので、その後の金属配線間での
層間絶縁膜として、水分を多く含む塗布法による絶縁膜
とか、熱化学反応を中心にした化学気相成長法による絶
縁膜を形成させても、各絶縁膜中の水分が下層側の半導
体デバイス領域に到達するようなおそれがなく、このた
めに水分による素子のホットキャリア劣化を容易に回避
し得る。
【0012】
【実施例】以下、本発明に係る半導体装置の層間絶縁膜
の実施例につき、図1および図2を参照して詳細に説明
する。
【0013】図1は、本発明の第1実施例による層間絶
縁膜を適用したMOSトランジスタを含む半導体集積回
路装置の模式的に示す断面図である。
【0014】この図1に示す構成において、第1実施例
装置は、ゲート酸化膜11上に燐ドープポリシリコン膜
などからなるゲート電極12が設けられており、これら
の上にホウ素(B)とか燐(P)の酸化物を含むCVD
・シリコン酸化膜などによる第1層の層間絶縁膜13が
形成され、かつこれを800℃〜1000℃程度の温度
でアニール処理する。
【0015】そして、この第1層の層間絶縁膜13のも
つ重要な役割の一つは、下層側でのゲート電極2の形成
によって生じた段差を緩和することにあり、特に、Bと
かPの酸化物を含むシリコン酸化膜においては、このよ
うに800℃〜1000℃程度の温度によるアニール処
理によって流動性を生じ、膜表面がなだらかになる。ま
た、今一つの重要な役割は、膜中でのこれらのBとかP
の酸化物が、MOSトランジスタの特性にとって悪影響
を及ぼすNaなどの可動イオンを捕捉し、これを不活性
化する効果を有効に利用することである。
【0016】すなわち、第1層の層間絶縁膜13とし
て、このようなBとかPの酸化物を含むシリコン酸化膜
を用いることにより、上層側からのNaなどの可動イオ
ンの侵入を防止すると共に、800℃〜1000℃程度
の温度によるアニール処理に際し、下層側でのMOSデ
バイス領域に、デバイス形成プロセスで侵入したNaな
どの可動イオンをも吸収して、当該可動イオンなどによ
る汚染からデバイスを防護するという利点がある。
【0017】引き続き、第1層の層間絶縁膜13上にあ
って、電子サイクロトロン共鳴法を用いたECRプラズ
マCVD法によるシリコン酸化膜とか、プラズマCVD
法,熱分解CVD法によるシリコン窒化膜などのような
水分の透過を阻止する能力の高い水分透過防止膜14を
形成することにより、その後、水分透過防止膜14の上
層側に順次に形成される第1層の配線金属15,SOG
膜とかTEOS−CVD膜などによる第2層の層間絶縁
膜16,および第2層の配線金属17に関して、特に、
第2層の層間絶縁膜16の形成に際し、膜中の水分が下
層のデバイスに侵入するのを効果的に阻止し得るのであ
る。
【0018】ここで、この種のMOSトランジスタでの
ホットキャリアによる経時劣化を防止するための簡単な
構成としては、このトランジスタ部の直上に、例えば、
シリコン窒化膜などのような水分の透過を阻止する能力
の高い膜を形成した後に、その上層に第1層の層間絶縁
膜13としてのBとかPの酸化物を含むCVD・シリコ
ン酸化膜などを形成し、かつこれを800℃〜1000
℃程度の温度でアニール処理すればよいものと考えられ
るのであるが、このようにトランジスタ部の直上にシリ
コン窒化膜などの水分透過防止膜を形成するのみでは、
下層側でのデバイス形成プロセスで侵入したNaなどの
可動イオンの拡散が抑制されて、この可動イオンなどに
よる汚染からデバイスを防護するという観点からは好ま
しくはない。
【0019】従って、本実施例でのように、一旦,Bと
かPの酸化物を含むCVD・シリコン酸化膜などによる
第1層の層間絶縁膜13を形成した後、シリコン酸化膜
とかシリコン窒化膜などのような水分の透過を阻止する
能力の高い水分透過防止膜14を形成するのが効果的で
ある。
【0020】次に、図2は、本発明の第2実施例による
層間絶縁膜を適用したMOSトランジスタを含む半導体
集積回路装置の模式的に示す断面図である。
【0021】先にも述べたように、第1実施例において
は、第1層の層間絶縁膜13として、BとかPの酸化物
を含むCVD・シリコン酸化膜などを形成した後、シリ
コン酸化膜とかシリコン窒化膜などのような水分の透過
を阻止する能力の高い水分透過防止膜14を形成してい
るが、必ずしも、この構成にのみ限定されるものではな
く、単に水分透過防止膜14の下層側にあって、Bとか
Pの酸化物を含むCVD・シリコン酸化膜などによる第
1層の層間絶縁膜13が形成されておればよく、例え
ば、図2に示されているように、ここでの第1層の層間
絶縁膜13aの形成後、この第1層の層間絶縁膜13a
上に水分透過防止膜14を形成し、さらに、この水分透
過防止膜14上に再度,第1層の層間絶縁膜13bを形
成することも効果的である。この場合での、前記800
℃〜1000℃程度の温度によるアニール処理は、上層
側,下層側での各第1層の層間絶縁膜13a,13bの
形成毎にそれぞれ行なってもよいが、下層側での第1層
の層間絶縁膜13bの形成後にのみ行なうだけでも足り
る。
【0022】従って、この第2実施例の構成では、水分
透過防止膜14を挟んだ一方の下層側での第1層の層間
絶縁膜13aが、デバイス形成プロセスで侵入したNa
などの可動イオンを捕捉する役割りを果たし、他方の上
層側での第1層の層間絶縁膜13bが、第1層の金属配
線15を形成するためのなだらかに平滑化された構造を
得る役割りを果たすと共に、上部側から侵入するNaな
どの可動イオンを捕捉する役割りを合わせて果たすこと
になる。
【0023】また、この第2実施例の構成において、水
分透過防止膜14として、水分透過の阻止能力が極めて
高いシリコン窒化膜を用いる場合には、その上層側での
第1層の層間絶縁膜13bとしてのBとかPの酸化物を
含むCVD・シリコン酸化膜の形成後のアニール処理に
ついて、水蒸気を含む雰囲気で行なうようにすることに
より、比較的低い750℃〜900℃程度のアニール温
度によるのみで高い流動性が得られて、なだらかに平滑
化された膜構造を容易に形成できるもので、このように
比較的低い温度によるアニール処理では、微細化された
デバイスの形成工程として、ドーピングされる不純物の
他への拡散を可及的に抑制できるために有利である。そ
して、この場合,水蒸気雰囲気でのアニール処理を中間
部での水分透過防止膜14としてのシリコン窒化膜の介
在なしに行なうと、水分が下層側のデバイス領域にまで
拡散されて、基板とかゲートポリシリコンの酸化を引き
起してデバイスに悪影響を与えるものであり、従って、
この第2実施例でのように、中間部に水分透過防止膜1
4としてのシリコン窒化膜を介在させることで、実質的
に比較的低い温度でのアニール処理を可能にするとき
は、下層側のデバイス領域に与える影響が少なく、併せ
て、表面平滑化形状を得られるという利点がある。な
お、ここでの水分透過防止膜14としてのシリコン窒化
膜の膜厚については、おおよそ100オングストローム
程度であれば十分であるが、膜形成法にもよるが50オ
ングストローム程度では、水分の透過を十分には阻止で
きないという可能性がある。
【0024】
【発明の効果】以上、各実施例によって詳述したよう
に、この発明によれば、半導体デバイスの上層側に、ホ
ウ素とか燐の酸化物を含むシリコン酸化膜などによる層
間絶縁膜を形成すると共に、この層間絶縁膜上にあっ
て、ECRプラズマCVD法によるシリコン酸化膜と
か、プラズマCVD法,熱分解CVD法によるシリコン
窒化膜などのような水分の透過を阻止する能力の高い水
分透過防止膜を形成したので、その後の金属配線間での
層間絶縁膜として、水分含有量の多い塗布法,熱化学反
応を中心にした化学気相成長法による絶縁膜を形成させ
ても、これらの絶縁膜中での水分が下層側の半導体デバ
イス領域内に到達して拡散されるようなおそれがなく、
結果的に、この水分による素子のホットキャリア劣化を
容易に回避し得るという優れた特長がある。
【図面の簡単な説明】
【図1】本発明の第1実施例による層間絶縁膜を適用し
たMOSトランジスタを含む半導体集積回路装置の模式
的に示す断面図である。
【図2】本発明の第2実施例による層間絶縁膜を適用し
たMOSトランジスタを含む半導体集積回路装置の模式
的に示す断面図である。
【図3】従来の層間絶縁膜を適用したMOSトランジス
タを含む半導体集積回路装置の模式的に示す断面図であ
る。
【符号の説明】
11 ゲート酸化膜 12 ゲート電極 13,13a,13b 第1層の層間絶縁膜 14 水分透過防止膜 15 第1層の金属配線 16 第2層の層間絶縁膜 17 第2層の金属配線

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体デバイスの上層側に、この半導体
    デバイスを保護するためのホウ素とか燐の酸化物を含む
    シリコン酸化膜などによる層間絶縁膜を形成すると共
    に、この層間絶縁膜上に、ECRプラズマCVD法によ
    るシリコン酸化膜とか、プラズマCVD法,熱分解CV
    D法によるシリコン窒化膜などのような水分の透過を阻
    止する能力の高い水分透過防止膜を形成したことを特徴
    とする半導体装置の層間絶縁膜。
  2. 【請求項2】 半導体デバイスの上層側に、この半導体
    デバイスを保護するためのホウ素とか燐の酸化物を含む
    シリコン酸化膜などによる層間絶縁膜を形成し、この層
    間絶縁膜上に、ECRプラズマCVD法によるシリコン
    酸化膜とか、プラズマCVD法,熱分解CVD法による
    シリコン窒化膜などのような水分の透過を阻止する能力
    の高い水分透過防止膜を形成し、さらに、この水分透過
    防止膜上に、ホウ素とか燐の酸化物を含むシリコン酸化
    膜などによる層間絶縁膜を形成したことを特徴とする半
    導体装置の層間絶縁膜。
JP04329913A 1992-01-20 1992-11-17 半導体装置 Expired - Fee Related JP3113957B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP04329913A JP3113957B2 (ja) 1992-11-17 1992-11-17 半導体装置
US08/005,670 US5376590A (en) 1992-01-20 1993-01-19 Semiconductor device and method of fabricating the same
US08/296,025 US5512513A (en) 1992-01-20 1994-08-25 Method of fabricating semiconductor device with water protective film
US08/594,947 US5811872A (en) 1992-01-20 1996-01-31 Semiconductor device and method of farbricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04329913A JP3113957B2 (ja) 1992-11-17 1992-11-17 半導体装置

Publications (2)

Publication Number Publication Date
JPH06163522A true JPH06163522A (ja) 1994-06-10
JP3113957B2 JP3113957B2 (ja) 2000-12-04

Family

ID=18226667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04329913A Expired - Fee Related JP3113957B2 (ja) 1992-01-20 1992-11-17 半導体装置

Country Status (1)

Country Link
JP (1) JP3113957B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072237A (en) * 1996-03-15 2000-06-06 Taiwan Semiconductor Manufacturing Company Borderless contact structure
US6071784A (en) * 1997-08-29 2000-06-06 Advanced Micro Devices, Inc. Annealing of silicon oxynitride and silicon nitride films to eliminate high temperature charge loss
US6548426B1 (en) 1999-09-01 2003-04-15 Canon Sales Co., Ltd. Method for improving a quality of dielectric layer and semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072237A (en) * 1996-03-15 2000-06-06 Taiwan Semiconductor Manufacturing Company Borderless contact structure
US6071784A (en) * 1997-08-29 2000-06-06 Advanced Micro Devices, Inc. Annealing of silicon oxynitride and silicon nitride films to eliminate high temperature charge loss
US6548426B1 (en) 1999-09-01 2003-04-15 Canon Sales Co., Ltd. Method for improving a quality of dielectric layer and semiconductor device

Also Published As

Publication number Publication date
JP3113957B2 (ja) 2000-12-04

Similar Documents

Publication Publication Date Title
JP3716404B2 (ja) 集積回路製造のための低誘電率材料
US6284644B1 (en) IMD scheme by post-plasma treatment of FSG and TEOS oxide capping layer
EP2360723B1 (en) Semiconductor device with copper wirings and corresponding fabrication method
JP3323055B2 (ja) 半導体装置およびその製造方法
KR100194912B1 (ko) 반도체 장치의 제조방법
EP0599317A1 (en) Palanarized interlayer insulating film formed of stacked BPSG film and ozone-teos NSG film in semiconductor device, and method for forming the same
GB2313232A (en) A non volatile semiconductor memory device and method of manufacturing the same
JP2004253790A (ja) 半導体装置及びその製造方法
JPS61214555A (ja) 半導体装置
JP3435186B2 (ja) 半導体装置
JP3125781B2 (ja) 半導体装置の製法
US6472751B1 (en) H2 diffusion barrier formation by nitrogen incorporation in oxide layer
US7300862B2 (en) Method for manufacturing semiconductor device
JP3113957B2 (ja) 半導体装置
JPH07335753A (ja) 半導体装置及びその製造方法
JPH06163521A (ja) 半導体装置の製造方法
JPH09252131A (ja) 半導体装置の製法
JP2779996B2 (ja) 半導体装置の製造方法
KR100207521B1 (ko) 반도체장치의 배선형성방법
KR100220936B1 (ko) 반도체 소자의 금속배선 형성방법
JPH05343534A (ja) 半導体装置および半導体装置の層間膜形成方法
JPH09293717A (ja) 半導体装置およびその作製方法
KR960011816B1 (ko) 반도체소자의 캐패시터 및 그의 제조방법
JPH05198690A (ja) 半導体装置の製造方法
JP3252801B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20070929

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20080929

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080929

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20090929

LAPS Cancellation because of no payment of annual fees