JPH06163521A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06163521A JPH06163521A JP32991292A JP32991292A JPH06163521A JP H06163521 A JPH06163521 A JP H06163521A JP 32991292 A JP32991292 A JP 32991292A JP 32991292 A JP32991292 A JP 32991292A JP H06163521 A JPH06163521 A JP H06163521A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- interlayer insulating
- semiconductor device
- plasma cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 層間絶縁膜からの水分をブロッキングして、
半導体素子に対してホットキャリア劣化を与えるおそれ
のない半導体装置の製造方法を提供する。 【構成】 層間絶縁膜７として、点欠陥を内在し、かつ
シリコンと水素との結合基を含む下層側の絶縁膜８を形
成すると共に、下層側の絶縁膜８上にあって、塗布法，
化学気相反応法などによって上層側の絶縁膜９を形成す
るか、あるいは、絶縁膜９を中間層側として、この中間
層側の絶縁膜９から水分を脱離させながら上層側の絶縁
膜１０を形成する。
半導体素子に対してホットキャリア劣化を与えるおそれ
のない半導体装置の製造方法を提供する。 【構成】 層間絶縁膜７として、点欠陥を内在し、かつ
シリコンと水素との結合基を含む下層側の絶縁膜８を形
成すると共に、下層側の絶縁膜８上にあって、塗布法，
化学気相反応法などによって上層側の絶縁膜９を形成す
るか、あるいは、絶縁膜９を中間層側として、この中間
層側の絶縁膜９から水分を脱離させながら上層側の絶縁
膜１０を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、さらに詳しくは、半導体素子上に多層配線を形
成する場合に適用される層間絶縁膜の形成において、こ
の層間絶縁膜からの水分による素子劣化の程度を低減さ
せるための形成方法の改良に係るものである。
に関し、さらに詳しくは、半導体素子上に多層配線を形
成する場合に適用される層間絶縁膜の形成において、こ
の層間絶縁膜からの水分による素子劣化の程度を低減さ
せるための形成方法の改良に係るものである。
【０００２】
【従来の技術】半導体集積回路の製造においては、高集
積化に伴って多層配線技術が必須のこととなっており、
この多層配線技術の中でも、特に、層間絶縁膜の平坦化
形成技術に関して数多くの手段が開発されている。
積化に伴って多層配線技術が必須のこととなっており、
この多層配線技術の中でも、特に、層間絶縁膜の平坦化
形成技術に関して数多くの手段が開発されている。
【０００３】そして、従来から主に利用されているこの
種の層間絶縁膜の形成手段には、所要の平坦性を比較的
容易に得られるＳＯＧ（有機シランを含む溶液）を塗布
する方法があり、また、最近では、ＴＥＯＳ（テトラエ
トキシシラン）を原料とする化学反応を利用した，いわ
ゆるＴＥＯＳ−ＣＶＤ法（化学気相反応法）が用いられ
るようになっている。
種の層間絶縁膜の形成手段には、所要の平坦性を比較的
容易に得られるＳＯＧ（有機シランを含む溶液）を塗布
する方法があり、また、最近では、ＴＥＯＳ（テトラエ
トキシシラン）を原料とする化学反応を利用した，いわ
ゆるＴＥＯＳ−ＣＶＤ法（化学気相反応法）が用いられ
るようになっている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来手
段としてのこれらの各方法によって形成される層間絶縁
膜については、一般に、その膜質自体がポーラスであ
り、かつ膜中にあって、反応生成物としての多量の水分
を含むことが知られている。
段としてのこれらの各方法によって形成される層間絶縁
膜については、一般に、その膜質自体がポーラスであ
り、かつ膜中にあって、反応生成物としての多量の水分
を含むことが知られている。
【０００５】一方、ＭＯＳＦＥＴにおいては、その微細
化によってドレイン電界が増加し、これに伴って生ずる
ホットキャリアの問題が素子の信頼性上，極めて重要な
課題となってきている。このＭＯＳＦＥＴにおける問題
は、高電界中で高エネルギー状態（いわゆる，ホット状
態）になったキャリアがゲート酸化膜中に注入されて、
この酸化膜内に捕獲されたり、ゲート酸化膜と基板との
間に界面準位を発生させて素子特性を劣化させるという
もので、この際、ゲート酸化膜中にＯＨ基やＨ基が多量
に存在すると、ホットキャリア注入に伴う素子劣化の程
度が大きくなることが知られている。
化によってドレイン電界が増加し、これに伴って生ずる
ホットキャリアの問題が素子の信頼性上，極めて重要な
課題となってきている。このＭＯＳＦＥＴにおける問題
は、高電界中で高エネルギー状態（いわゆる，ホット状
態）になったキャリアがゲート酸化膜中に注入されて、
この酸化膜内に捕獲されたり、ゲート酸化膜と基板との
間に界面準位を発生させて素子特性を劣化させるという
もので、この際、ゲート酸化膜中にＯＨ基やＨ基が多量
に存在すると、ホットキャリア注入に伴う素子劣化の程
度が大きくなることが知られている。
【０００６】前記したＳＯＧによる塗布方法，ＴＥＯＳ
−ＣＶＤ法によって形成されるそれぞれの絶縁膜では、
膜中に多量の水分を含むことから、この水分がゲート酸
化膜中にまで拡散すると、このゲート酸化膜中にＯＨ基
やＨ基が形成されて、ホットキャリアによる素子劣化を
加速する可能性があるもので、このために、これらの各
形成法によって得られる絶縁膜を単層膜として使用する
ことは、素子の信頼性上問題がある。
−ＣＶＤ法によって形成されるそれぞれの絶縁膜では、
膜中に多量の水分を含むことから、この水分がゲート酸
化膜中にまで拡散すると、このゲート酸化膜中にＯＨ基
やＨ基が形成されて、ホットキャリアによる素子劣化を
加速する可能性があるもので、このために、これらの各
形成法によって得られる絶縁膜を単層膜として使用する
ことは、素子の信頼性上問題がある。
【０００７】また別に、従来、配線上に直接的にこれら
の絶縁膜を形成しない方法として、グロー放電型のプラ
ズマＣＶＤ法によって形成される絶縁膜を敷く手段も考
えられている。ただし、ここでの絶縁膜を設ける理由
は、素子劣化防止のためではなく、膜の形成温度とか、
膜中の不純物に起因した配線の劣化防止を目的とする保
護膜のためである。
の絶縁膜を形成しない方法として、グロー放電型のプラ
ズマＣＶＤ法によって形成される絶縁膜を敷く手段も考
えられている。ただし、ここでの絶縁膜を設ける理由
は、素子劣化防止のためではなく、膜の形成温度とか、
膜中の不純物に起因した配線の劣化防止を目的とする保
護膜のためである。
【０００８】ここで、このような従来法であるプラズマ
ＣＶＤ法による絶縁膜によって、前記塗布方法による絶
縁膜をサンドイッチして素子上に形成したときの素子の
ホットキャリア耐性寿命を図８に示す。この図８は、素
子における信頼性寿命の単位チャネル幅当たりの基板電
流依存性を示しており、この場合、素子の基板電流は、
発生したホットキャリアの数に比例し、素子に加えられ
る電源電圧が大きいほど、大きな基板電流が流れること
から、この種の素子でのホットキャリアによる信頼性寿
命と基板電流の間には、ｌｏｇ−ｌｏｇプロット上で線
形関係があり、信頼性寿命の予測には、基板電流を用い
るのが通常である。
ＣＶＤ法による絶縁膜によって、前記塗布方法による絶
縁膜をサンドイッチして素子上に形成したときの素子の
ホットキャリア耐性寿命を図８に示す。この図８は、素
子における信頼性寿命の単位チャネル幅当たりの基板電
流依存性を示しており、この場合、素子の基板電流は、
発生したホットキャリアの数に比例し、素子に加えられ
る電源電圧が大きいほど、大きな基板電流が流れること
から、この種の素子でのホットキャリアによる信頼性寿
命と基板電流の間には、ｌｏｇ−ｌｏｇプロット上で線
形関係があり、信頼性寿命の予測には、基板電流を用い
るのが通常である。
【０００９】そして、この図８からも明らかなように、
素子における電源電圧が、例えば、３．３Ｖのときのホ
ットキャリア耐性寿命は、約５ヵ月程度と予測できるの
であるが、素子として実質的に望まれる当該寿命は、お
およそ１０年を目処にする必要があるために、このよう
な層間絶縁膜の構成による素子では、その信頼性を保証
できないものであった。
素子における電源電圧が、例えば、３．３Ｖのときのホ
ットキャリア耐性寿命は、約５ヵ月程度と予測できるの
であるが、素子として実質的に望まれる当該寿命は、お
およそ１０年を目処にする必要があるために、このよう
な層間絶縁膜の構成による素子では、その信頼性を保証
できないものであった。
【００１０】本発明は、このような従来の問題点を解消
するためになされたもので、その目的とするところは、
層間絶縁膜からの水分をブロッキングできて、半導体素
子に対してホットキャリア劣化を与えるおそれのないよ
うにした，この種の半導体装置の製造方法，こゝでは、
多層配線構造を有する半導体素子での層間絶縁膜の形成
方法を提供することである。
するためになされたもので、その目的とするところは、
層間絶縁膜からの水分をブロッキングできて、半導体素
子に対してホットキャリア劣化を与えるおそれのないよ
うにした，この種の半導体装置の製造方法，こゝでは、
多層配線構造を有する半導体素子での層間絶縁膜の形成
方法を提供することである。
【００１１】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、半導体装置における層間絶縁膜の形成工
程を含む製造方法において、層間絶縁膜として、点欠陥
を内在し、かつシリコンと水素との結合基を含む下層側
の絶縁膜を形成すると共に、この下層側の絶縁膜上に塗
布法，化学気相反応法などによって上層側の絶縁膜を形
成するようにしたものである。
に、本発明は、半導体装置における層間絶縁膜の形成工
程を含む製造方法において、層間絶縁膜として、点欠陥
を内在し、かつシリコンと水素との結合基を含む下層側
の絶縁膜を形成すると共に、この下層側の絶縁膜上に塗
布法，化学気相反応法などによって上層側の絶縁膜を形
成するようにしたものである。
【００１２】また、本発明は、半導体装置における層間
絶縁膜の形成工程を含む製造方法において、層間絶縁膜
として、点欠陥を内在し、かつシリコンと水素との結合
基を含む下層側の絶縁膜を形成し、また、この下層側の
絶縁膜上に塗布法，化学気相反応法などによって中間層
側の絶縁膜を形成し、さらに、この中間層側の絶縁膜か
ら水分を脱離させながら上層側の絶縁膜を形成するよう
にしたものである。
絶縁膜の形成工程を含む製造方法において、層間絶縁膜
として、点欠陥を内在し、かつシリコンと水素との結合
基を含む下層側の絶縁膜を形成し、また、この下層側の
絶縁膜上に塗布法，化学気相反応法などによって中間層
側の絶縁膜を形成し、さらに、この中間層側の絶縁膜か
ら水分を脱離させながら上層側の絶縁膜を形成するよう
にしたものである。
【００１３】
【作用】従って、本発明においては、層間絶縁膜として
の下層側の絶縁膜での点欠陥を水分のブロッキングとし
て利用することにより、水分による素子のホットキャリ
ア劣化を回避し得る。
の下層側の絶縁膜での点欠陥を水分のブロッキングとし
て利用することにより、水分による素子のホットキャリ
ア劣化を回避し得る。
【００１４】
【実施例】以下、本発明に係る半導体装置の製造方法の
実施例につき、図１ないし図７を参照して詳細に説明す
る。
実施例につき、図１ないし図７を参照して詳細に説明す
る。
【００１５】図１は、本発明の一実施例をＭＯＳＦＥＴ
に適用した場合での装置構成の概要を模式的に示す断面
図である。
に適用した場合での装置構成の概要を模式的に示す断面
図である。
【００１６】この図１の装置構成において、符号１は素
子分離領域、２はゲート電極、３はゲート酸化膜、４は
シリコン基板であり、また、５はこれらを覆う第１の層
間絶縁膜、６は第１の層間絶縁膜５の開口部を通して活
性領域に接続されたそれぞれの各配線金属を示し、さら
に、７はその上に形成される第２の層間絶縁膜であっ
て、点欠陥を内在すると共に、かつシリコンと水素との
結合基を含む最下層（下層側）の絶縁膜８と、中間層
（中間層側）の絶縁膜９と、最上層（上層側）の絶縁膜
１０との各層からなっている。
子分離領域、２はゲート電極、３はゲート酸化膜、４は
シリコン基板であり、また、５はこれらを覆う第１の層
間絶縁膜、６は第１の層間絶縁膜５の開口部を通して活
性領域に接続されたそれぞれの各配線金属を示し、さら
に、７はその上に形成される第２の層間絶縁膜であっ
て、点欠陥を内在すると共に、かつシリコンと水素との
結合基を含む最下層（下層側）の絶縁膜８と、中間層
（中間層側）の絶縁膜９と、最上層（上層側）の絶縁膜
１０との各層からなっている。
【００１７】具体的には、本実施例の場合、ゲート電極
２として、ポリシリコンを３０００オングストローム程
度の厚さに、ゲート酸化膜３として、ドライ酸化法によ
って１００〜２００オングストローム程度の厚さに、第
１の層間絶縁膜５として、ＢＰＳＧを５０００オングス
トローム程度の厚さに、配線金属層６として、ＡｌＳｉ
Ｃｕを５０００オングストローム程度の厚さにそれぞれ
形成した。また、第２の層間絶縁膜７における最下層の
絶縁膜８として、電子サイクロトロン共鳴法を用いたＥ
ＣＲプラズマＣＶＤ法によるＳｉＯ2 膜を３０００オン
グストローム程度の厚さに形成し、中間層の絶縁膜９と
して、オゾンによるＴＥＯＳの分解反応を利用した常圧
ＣＶＤ法でのオゾンＴＥＯＳ−ＳｉＯ2 膜の形成後、塗
布法によって形成したＳＯＧ膜を用い、最上層の絶縁膜
１０として、プラズマＣＶＤ法によるＳｉＯ2 膜を２０
００オングストローム程度の厚さに形成した。
２として、ポリシリコンを３０００オングストローム程
度の厚さに、ゲート酸化膜３として、ドライ酸化法によ
って１００〜２００オングストローム程度の厚さに、第
１の層間絶縁膜５として、ＢＰＳＧを５０００オングス
トローム程度の厚さに、配線金属層６として、ＡｌＳｉ
Ｃｕを５０００オングストローム程度の厚さにそれぞれ
形成した。また、第２の層間絶縁膜７における最下層の
絶縁膜８として、電子サイクロトロン共鳴法を用いたＥ
ＣＲプラズマＣＶＤ法によるＳｉＯ2 膜を３０００オン
グストローム程度の厚さに形成し、中間層の絶縁膜９と
して、オゾンによるＴＥＯＳの分解反応を利用した常圧
ＣＶＤ法でのオゾンＴＥＯＳ−ＳｉＯ2 膜の形成後、塗
布法によって形成したＳＯＧ膜を用い、最上層の絶縁膜
１０として、プラズマＣＶＤ法によるＳｉＯ2 膜を２０
００オングストローム程度の厚さに形成した。
【００１８】ここで、前記ＥＣＲプラズマＣＶＤ法と
は、温度が２００℃程度以下の低温によって高品質の絶
縁膜を形成する方法である。本実施例での形成条件とし
ては、ＳｉＨ4 とＯ2 との混合ガスを用い、ガス圧が
１．０ｍＴｏｒｒ，マイクロ波パワーが６００Ｗであっ
てよい。なお、本実施例では、ＥＣＲプラズマＣＶＤ装
置において、ｒｆパワーを印加していないが、これを印
加することで膜質の改善をさらに行なう条件を付加して
もよいことは勿論であり、この条件付加は、特に、側壁
段差の改善のために不可欠である。また、オゾンＴＥＯ
Ｓ−ＳｉＯ2 膜の形成条件については、６５℃程度に維
持したＴＥＯＳ中を通過させる窒素ガスの流量を３リッ
トル／ｍｉｎ程度，オゾン流量を３８ミリリットル／ｍ
ｉｎ程度，基板温度を４００℃程度とした。さらに、塗
布法によるＳＯＧ膜の形成については、オゾンＴＥＯＳ
−ＳｉＯ2膜の形成後、４００℃程度の温度でキュアを
行なった。そして、このようにして得るオゾンＴＥＯＳ
−ＳｉＯ2 膜とＳＯＧ膜とは、水分に対する吸湿性が高
く、かつ水分の含有量が多い。
は、温度が２００℃程度以下の低温によって高品質の絶
縁膜を形成する方法である。本実施例での形成条件とし
ては、ＳｉＨ4 とＯ2 との混合ガスを用い、ガス圧が
１．０ｍＴｏｒｒ，マイクロ波パワーが６００Ｗであっ
てよい。なお、本実施例では、ＥＣＲプラズマＣＶＤ装
置において、ｒｆパワーを印加していないが、これを印
加することで膜質の改善をさらに行なう条件を付加して
もよいことは勿論であり、この条件付加は、特に、側壁
段差の改善のために不可欠である。また、オゾンＴＥＯ
Ｓ−ＳｉＯ2 膜の形成条件については、６５℃程度に維
持したＴＥＯＳ中を通過させる窒素ガスの流量を３リッ
トル／ｍｉｎ程度，オゾン流量を３８ミリリットル／ｍ
ｉｎ程度，基板温度を４００℃程度とした。さらに、塗
布法によるＳＯＧ膜の形成については、オゾンＴＥＯＳ
−ＳｉＯ2膜の形成後、４００℃程度の温度でキュアを
行なった。そして、このようにして得るオゾンＴＥＯＳ
−ＳｉＯ2 膜とＳＯＧ膜とは、水分に対する吸湿性が高
く、かつ水分の含有量が多い。
【００１９】次に、前記ＥＣＲプラズマＣＶＤ法におけ
る点欠陥と水分の阻止能について述べる。
る点欠陥と水分の阻止能について述べる。
【００２０】図２は、ＥＣＲプラズマＣＶＤ法，この場
合、電子サイクロトロン共鳴法を用いたＥＣＲプラズマ
ＣＶＤ法による最下層の絶縁膜８，ここでは、ＳｉＯ2
膜の点欠陥量を示しており、横軸は、ＳｉＨ4 とＯ2 と
の流量比で、縦軸は、ＥＳＲ測定によって求めたスピン
電子密度，つまり、点欠陥密度である。この図２から明
らかなように、ここでのＥＣＲプラズマＣＶＤ法による
点欠陥は、流量比が０．５以上の場合、１０18ｃｍ-3以
上であることがわかり、また、ＳｉＨ4 の流量を少なく
して、Ｏ2 との流量比を小さくしたときに、そのスピン
電子密度は、測定限界値以下であった。すなわち、これ
を換言すると、流量比を小さくすると点欠陥が少なくな
ることがわかる。
合、電子サイクロトロン共鳴法を用いたＥＣＲプラズマ
ＣＶＤ法による最下層の絶縁膜８，ここでは、ＳｉＯ2
膜の点欠陥量を示しており、横軸は、ＳｉＨ4 とＯ2 と
の流量比で、縦軸は、ＥＳＲ測定によって求めたスピン
電子密度，つまり、点欠陥密度である。この図２から明
らかなように、ここでのＥＣＲプラズマＣＶＤ法による
点欠陥は、流量比が０．５以上の場合、１０18ｃｍ-3以
上であることがわかり、また、ＳｉＨ4 の流量を少なく
して、Ｏ2 との流量比を小さくしたときに、そのスピン
電子密度は、測定限界値以下であった。すなわち、これ
を換言すると、流量比を小さくすると点欠陥が少なくな
ることがわかる。
【００２１】また、図３は、前記ＳＯＧ膜上に対し、Ｅ
ＣＲプラズマＣＶＤ法によってそれぞれに膜厚の異なる
ＳｉＯ2 膜を形成したときのＴＤＳ法(Thermal Desorpt
ionSpectroscopy) による水素と水分量との分析結果を
示しており、このＥＣＲプラズマＣＶＤ法において、Ｓ
ｉＨ4 とＯ2 とのガス流量比は０．５である。この図３
から明らかなように、それぞれの膜厚において、水素の
放出ピークが終了してから、水分の放出が始まっている
ことがわかる。
ＣＲプラズマＣＶＤ法によってそれぞれに膜厚の異なる
ＳｉＯ2 膜を形成したときのＴＤＳ法(Thermal Desorpt
ionSpectroscopy) による水素と水分量との分析結果を
示しており、このＥＣＲプラズマＣＶＤ法において、Ｓ
ｉＨ4 とＯ2 とのガス流量比は０．５である。この図３
から明らかなように、それぞれの膜厚において、水素の
放出ピークが終了してから、水分の放出が始まっている
ことがわかる。
【００２２】また、図４は、ＳＯＧ膜上にＥＣＲプラズ
マＣＶＤ法によるＳｉＯ2 膜を形成し、かつＳｉＨ4 と
Ｏ2 との流量比を変化させたときのＴＤＳ法による水分
量の分析結果を示す。この図４から明らかなように、流
量比を増加させることで、水分の阻止能が向上するのが
わかる。
マＣＶＤ法によるＳｉＯ2 膜を形成し、かつＳｉＨ4 と
Ｏ2 との流量比を変化させたときのＴＤＳ法による水分
量の分析結果を示す。この図４から明らかなように、流
量比を増加させることで、水分の阻止能が向上するのが
わかる。
【００２３】さらに、図５は、ＳｉＨ4 とＯ2 との流量
比を変化させたときのＥＣＲプラズマＣＶＤ法によるＳ
ｉＯ2 膜での赤外吸収特性のＳｉ−Ｈピークを示す。こ
の図５から明らかなように、流量比の増加に伴ってＳｉ
−Ｈの結合量が増加することがわかる。
比を変化させたときのＥＣＲプラズマＣＶＤ法によるＳ
ｉＯ2 膜での赤外吸収特性のＳｉ−Ｈピークを示す。こ
の図５から明らかなように、流量比の増加に伴ってＳｉ
−Ｈの結合量が増加することがわかる。
【００２４】ここで、図２に示されているように、流量
比を変えても絶縁膜中での点欠陥の量に変化のないこと
から、この膜中におけるシリコンと水素との結合基が点
欠陥に関与している可能性がある。すなわち、ＥＣＲプ
ラズマＣＶＤ法による絶縁膜が水分に対してブロッキン
グ効果のある理由としては、単なる点欠陥だけでなく、
Ｓｉ−Ｈの水素が、その後の熱処理により脱離して点欠
陥を形成し、水分をブロックしているものと考えられ
る。本発明では、ＥＣＲプラズマＣＶＤ法において、Ｓ
ｉＨ4 の流量を増加することによって、水分の阻止能を
向上させることを１つの特徴としているが、Ｓｉ2Ｈ6
のガスを用いてＳｉ−Ｈの結合を増加させたり、あるい
は、窒化膜，オキシナイトライド膜を用いても可能であ
ることは勿論である。
比を変えても絶縁膜中での点欠陥の量に変化のないこと
から、この膜中におけるシリコンと水素との結合基が点
欠陥に関与している可能性がある。すなわち、ＥＣＲプ
ラズマＣＶＤ法による絶縁膜が水分に対してブロッキン
グ効果のある理由としては、単なる点欠陥だけでなく、
Ｓｉ−Ｈの水素が、その後の熱処理により脱離して点欠
陥を形成し、水分をブロックしているものと考えられ
る。本発明では、ＥＣＲプラズマＣＶＤ法において、Ｓ
ｉＨ4 の流量を増加することによって、水分の阻止能を
向上させることを１つの特徴としているが、Ｓｉ2Ｈ6
のガスを用いてＳｉ−Ｈの結合を増加させたり、あるい
は、窒化膜，オキシナイトライド膜を用いても可能であ
ることは勿論である。
【００２５】次に、前記図１の装置構成における第２の
層間絶縁膜７としての最上層の絶縁膜１０を形成する場
合について述べる。
層間絶縁膜７としての最上層の絶縁膜１０を形成する場
合について述べる。
【００２６】先に述べたように、本実施例では、この最
上層の絶縁膜１０として、プラズマＣＶＤ法によるＳｉ
Ｏ2 膜を２０００オングストローム程度の厚さに形成し
ているが、その理由としては、この種のプラズマＣＶＤ
法によって絶縁膜を形成する場合、ここでの絶縁膜の形
成に利用するプラズマＣＶＤ装置のウエハホルダーによ
ってウエハが加熱されるために、膜形成時における前処
理とか、膜形成中にあって、中間層の絶縁膜９から水分
を容易に脱離させることができると共に、併せて、この
中間層の絶縁膜９を最上層の絶縁膜１０によって被覆で
き、全体としての水分の少ない第２の層間絶縁膜７を実
現し得るからである。
上層の絶縁膜１０として、プラズマＣＶＤ法によるＳｉ
Ｏ2 膜を２０００オングストローム程度の厚さに形成し
ているが、その理由としては、この種のプラズマＣＶＤ
法によって絶縁膜を形成する場合、ここでの絶縁膜の形
成に利用するプラズマＣＶＤ装置のウエハホルダーによ
ってウエハが加熱されるために、膜形成時における前処
理とか、膜形成中にあって、中間層の絶縁膜９から水分
を容易に脱離させることができると共に、併せて、この
中間層の絶縁膜９を最上層の絶縁膜１０によって被覆で
き、全体としての水分の少ない第２の層間絶縁膜７を実
現し得るからである。
【００２７】ここで、図６は、前記ＳＯＧ膜上にあっ
て、プラズマＣＶＤ法によるＳｉＯ2膜を形成した場合
でのＴＤＳ法による水分の脱離の状態を調べた結果を示
す。この図６から明らかなように、プラズマＣＶＤ法で
は、実質的に４００℃程度で基板を加熱しており、これ
によって４００℃程度までの温度におけるＳＯＧ膜中で
の水分がなくなっていることから、この場合での脱離の
ピークが現れないものと考えられる。すなわち、これは
上記した各点の成立を証明していることにほかならない
ものといえる。なお、本実施例の場合は、最上層の絶縁
膜１０の形成にプラズマＣＶＤ法を用いたが、膜形成に
際して基板を加熱し得る機構を有する膜形成装置であれ
ば、同様な作用が得られることは勿論である。
て、プラズマＣＶＤ法によるＳｉＯ2膜を形成した場合
でのＴＤＳ法による水分の脱離の状態を調べた結果を示
す。この図６から明らかなように、プラズマＣＶＤ法で
は、実質的に４００℃程度で基板を加熱しており、これ
によって４００℃程度までの温度におけるＳＯＧ膜中で
の水分がなくなっていることから、この場合での脱離の
ピークが現れないものと考えられる。すなわち、これは
上記した各点の成立を証明していることにほかならない
ものといえる。なお、本実施例の場合は、最上層の絶縁
膜１０の形成にプラズマＣＶＤ法を用いたが、膜形成に
際して基板を加熱し得る機構を有する膜形成装置であれ
ば、同様な作用が得られることは勿論である。
【００２８】さらに、図７は、本実施例を適用した場合
での素子の信頼性寿命特性を示し、中間層の絶縁膜９と
して、オゾンＴＥＯＳ−ＳｉＯ2 膜上にＳＯＧ膜を形成
した場合であって、この図７から、電源電圧が３．３Ｖ
のとき、その寿命が改善されていることがわかる。そし
て、このように素子における信頼性寿命が改善される理
由は、最下層の点欠陥を内在してシリコンと水素との結
合基を含む絶縁膜８が水分をブロッキングすると同時
に、中間層の絶縁膜９としてのオゾンＴＥＯＳ−ＳｉＯ
2 膜とＳＯＧ膜からの水分を最上層の絶縁膜１０の形成
に際して脱離させ、この膜中での水分量を低減させたた
めであり、この結果、多層配線に必要とされる効果的な
層間絶縁膜を提供できて、半導体素子の信頼性を保証し
得るのである。
での素子の信頼性寿命特性を示し、中間層の絶縁膜９と
して、オゾンＴＥＯＳ−ＳｉＯ2 膜上にＳＯＧ膜を形成
した場合であって、この図７から、電源電圧が３．３Ｖ
のとき、その寿命が改善されていることがわかる。そし
て、このように素子における信頼性寿命が改善される理
由は、最下層の点欠陥を内在してシリコンと水素との結
合基を含む絶縁膜８が水分をブロッキングすると同時
に、中間層の絶縁膜９としてのオゾンＴＥＯＳ−ＳｉＯ
2 膜とＳＯＧ膜からの水分を最上層の絶縁膜１０の形成
に際して脱離させ、この膜中での水分量を低減させたた
めであり、この結果、多層配線に必要とされる効果的な
層間絶縁膜を提供できて、半導体素子の信頼性を保証し
得るのである。
【００２９】
【発明の効果】以上、実施例によって詳述したように、
この発明方法によれば、層間絶縁膜として、点欠陥を内
在し、かつシリコンと水素との結合基を含む下層側の絶
縁膜を形成すると共に、下層側の絶縁膜上に塗布法，化
学気相反応法などによって上層側の絶縁膜を形成したか
ら、下層側の絶縁膜が水分のブロッキング膜として機能
し、水分による素子のホットキャリア劣化を容易かつ効
果的に回避し得るという優れた特長がある。
この発明方法によれば、層間絶縁膜として、点欠陥を内
在し、かつシリコンと水素との結合基を含む下層側の絶
縁膜を形成すると共に、下層側の絶縁膜上に塗布法，化
学気相反応法などによって上層側の絶縁膜を形成したか
ら、下層側の絶縁膜が水分のブロッキング膜として機能
し、水分による素子のホットキャリア劣化を容易かつ効
果的に回避し得るという優れた特長がある。
【図１】本発明の一実施例をＭＯＳＦＥＴに適用した場
合での装置構成の概要を模式的に示す断面図である。
合での装置構成の概要を模式的に示す断面図である。
【図２】同上実施例におけるＥＣＲプラズマＣＶＤ法に
よる絶縁膜の点欠陥量を示す説明図である。
よる絶縁膜の点欠陥量を示す説明図である。
【図３】同上実施例におけるＳＯＧ膜上にＥＣＲプラズ
マＣＶＤ法によって膜厚の異なるＳｉＯ2 膜を形成した
ときのＴＤＳ法による水素と水分量との分析結果を示す
説明図である。
マＣＶＤ法によって膜厚の異なるＳｉＯ2 膜を形成した
ときのＴＤＳ法による水素と水分量との分析結果を示す
説明図である。
【図４】同上実施例におけるＳＯＧ膜上にＥＣＲプラズ
マＣＶＤ法による絶縁膜を形成し、かつＳｉＨ4 とＯ2
との流量比を変化させたときのＴＤＳ法による水分量の
分析結果を示す説明図である。
マＣＶＤ法による絶縁膜を形成し、かつＳｉＨ4 とＯ2
との流量比を変化させたときのＴＤＳ法による水分量の
分析結果を示す説明図である。
【図５】同上実施例におけるＳｉＨ4 とＯ2 との流量比
を変化させたときのＥＣＲプラズマＣＶＤ法による絶縁
膜での赤外吸収特性のＳｉ−Ｈピークを示す説明図であ
る。
を変化させたときのＥＣＲプラズマＣＶＤ法による絶縁
膜での赤外吸収特性のＳｉ−Ｈピークを示す説明図であ
る。
【図６】同上実施例におけるＳＯＧ膜上にプラズマＣＶ
Ｄ法によるＳｉＯ2 膜を形成した場合でのＴＤＳ法によ
る水分の脱離の状態を示す説明図である。
Ｄ法によるＳｉＯ2 膜を形成した場合でのＴＤＳ法によ
る水分の脱離の状態を示す説明図である。
【図７】同上実施例を適用した場合での素子の信頼性寿
命特性を示す説明図である。
命特性を示す説明図である。
【図８】従来の層間絶縁膜としてのプラズマＣＶＤ法に
よる絶縁膜により、塗布方法による絶縁膜をサンドイッ
チして素子上に形成したときの素子のホットキャリア耐
性寿命を示す説明図である。
よる絶縁膜により、塗布方法による絶縁膜をサンドイッ
チして素子上に形成したときの素子のホットキャリア耐
性寿命を示す説明図である。
１ 素子分離領域 ２ ゲート電極 ３ ゲート酸化膜 ４ シリコン基板 ５ 第１の層間絶縁膜 ６ 配線金属 ７ 第２の層間絶縁膜 ８ 第２の層間絶縁膜の最下層の絶縁膜 ９ 第２の層間絶縁膜の中間層の絶縁膜 １０ 第２の層間絶縁膜の最上層の絶縁膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 下山 展弘 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内
Claims (4)
- 【請求項１】 半導体装置における層間絶縁膜の形成工
程を含む製造方法であって、前記層間絶縁膜として、点
欠陥を内在し、かつシリコンと水素との結合基を含む下
層側の絶縁膜を形成すると共に、この下層側の絶縁膜上
に塗布法，化学気相反応法などによって上層側の絶縁膜
を形成することを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１に記載の半導体装置の製造方法
において、層間絶縁膜での下層側の絶縁膜を、電子サイ
クロトロン共鳴法によるＥＣＲプラズマＣＶＤ法を用い
て形成することを特徴とする半導体装置の製造方法。 - 【請求項３】 半導体装置における層間絶縁膜の形成工
程を含む製造方法であって、前記層間絶縁膜として、点
欠陥を内在し、かつシリコンと水素との結合基を含む下
層側の絶縁膜を形成し、また、この下層側の絶縁膜上に
塗布法，化学気相反応法などによって中間層側の絶縁膜
を形成し、さらに、この中間層側の絶縁膜から水分を脱
離させながら上層側の絶縁膜を形成することを特徴とす
る半導体装置の製造方法。 - 【請求項４】 請求項３に記載の半導体装置の製造方法
において、層間絶縁膜での下層側の絶縁膜を、電子サイ
クロトロン共鳴法によるＥＣＲプラズマＣＶＤ法を用い
て形成し、上層側の絶縁膜を、プラズマＣＶＤ法を用い
て形成することを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32991292A JPH06163521A (ja) | 1992-11-17 | 1992-11-17 | 半導体装置の製造方法 |
| US08/005,670 US5376590A (en) | 1992-01-20 | 1993-01-19 | Semiconductor device and method of fabricating the same |
| US08/296,025 US5512513A (en) | 1992-01-20 | 1994-08-25 | Method of fabricating semiconductor device with water protective film |
| US08/594,947 US5811872A (en) | 1992-01-20 | 1996-01-31 | Semiconductor device and method of farbricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32991292A JPH06163521A (ja) | 1992-11-17 | 1992-11-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163521A true JPH06163521A (ja) | 1994-06-10 |
Family
ID=18226655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32991292A Pending JPH06163521A (ja) | 1992-01-20 | 1992-11-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163521A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09121024A (ja) * | 1995-10-25 | 1997-05-06 | Nec Corp | 半導体装置とその製造方法 |
| US6171945B1 (en) | 1998-10-22 | 2001-01-09 | Applied Materials, Inc. | CVD nanoporous silica low dielectric constant films |
| US6246105B1 (en) * | 1997-11-05 | 2001-06-12 | Seiko Epson Corporation | Semiconductor device and manufacturing process thereof |
| US6287990B1 (en) | 1998-02-11 | 2001-09-11 | Applied Materials, Inc. | CVD plasma assisted low dielectric constant films |
| US6303523B2 (en) | 1998-02-11 | 2001-10-16 | Applied Materials, Inc. | Plasma processes for depositing low dielectric constant films |
| US6399489B1 (en) | 1999-11-01 | 2002-06-04 | Applied Materials, Inc. | Barrier layer deposition using HDP-CVD |
| US6784119B2 (en) | 1998-02-11 | 2004-08-31 | Applied Materials Inc. | Method of decreasing the K value in SIOC layer deposited by chemical vapor deposition |
| US6926926B2 (en) | 2001-09-10 | 2005-08-09 | Applied Materials, Inc. | Silicon carbide deposited by high density plasma chemical-vapor deposition with bias |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6213032A (ja) * | 1985-07-10 | 1987-01-21 | Nec Corp | 半導体装置の製造方法 |
| JPS62277750A (ja) * | 1986-05-27 | 1987-12-02 | Nec Corp | 多層配線の形成方法 |
| JPS63181434A (ja) * | 1987-01-23 | 1988-07-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH03261144A (ja) * | 1990-03-09 | 1991-11-21 | Fuji Electric Co Ltd | 集積回路装置用表面保護膜の被覆方法 |
| JPH0533138A (ja) * | 1991-07-30 | 1993-02-09 | Fuji Electric Co Ltd | 酸化膜の製造方法 |
-
1992
- 1992-11-17 JP JP32991292A patent/JPH06163521A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6213032A (ja) * | 1985-07-10 | 1987-01-21 | Nec Corp | 半導体装置の製造方法 |
| JPS62277750A (ja) * | 1986-05-27 | 1987-12-02 | Nec Corp | 多層配線の形成方法 |
| JPS63181434A (ja) * | 1987-01-23 | 1988-07-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH03261144A (ja) * | 1990-03-09 | 1991-11-21 | Fuji Electric Co Ltd | 集積回路装置用表面保護膜の被覆方法 |
| JPH0533138A (ja) * | 1991-07-30 | 1993-02-09 | Fuji Electric Co Ltd | 酸化膜の製造方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09121024A (ja) * | 1995-10-25 | 1997-05-06 | Nec Corp | 半導体装置とその製造方法 |
| US6246105B1 (en) * | 1997-11-05 | 2001-06-12 | Seiko Epson Corporation | Semiconductor device and manufacturing process thereof |
| US6287990B1 (en) | 1998-02-11 | 2001-09-11 | Applied Materials, Inc. | CVD plasma assisted low dielectric constant films |
| US6303523B2 (en) | 1998-02-11 | 2001-10-16 | Applied Materials, Inc. | Plasma processes for depositing low dielectric constant films |
| US6348725B2 (en) | 1998-02-11 | 2002-02-19 | Applied Materials, Inc. | Plasma processes for depositing low dielectric constant films |
| US6541282B1 (en) | 1998-02-11 | 2003-04-01 | Applied Materials, Inc. | Plasma processes for depositing low dielectric constant films |
| US6562690B1 (en) | 1998-02-11 | 2003-05-13 | Applied Materials, Inc. | Plasma processes for depositing low dielectric constant films |
| US6784119B2 (en) | 1998-02-11 | 2004-08-31 | Applied Materials Inc. | Method of decreasing the K value in SIOC layer deposited by chemical vapor deposition |
| US6171945B1 (en) | 1998-10-22 | 2001-01-09 | Applied Materials, Inc. | CVD nanoporous silica low dielectric constant films |
| US6399489B1 (en) | 1999-11-01 | 2002-06-04 | Applied Materials, Inc. | Barrier layer deposition using HDP-CVD |
| US6713390B2 (en) | 1999-11-01 | 2004-03-30 | Applied Materials Inc. | Barrier layer deposition using HDP-CVD |
| US6926926B2 (en) | 2001-09-10 | 2005-08-09 | Applied Materials, Inc. | Silicon carbide deposited by high density plasma chemical-vapor deposition with bias |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5376590A (en) | Semiconductor device and method of fabricating the same | |
| JP3027941B2 (ja) | 誘電体容量素子を用いた記憶装置及び製造方法 | |
| US8084343B2 (en) | Semiconductor device | |
| JP3015717B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2004253790A (ja) | 半導体装置及びその製造方法 | |
| JPH06163521A (ja) | 半導体装置の製造方法 | |
| US6475925B1 (en) | Reduced water adsorption for interlayer dielectric | |
| KR20060072680A (ko) | 반도체 장치의 커패시터 및 그 제조방법 | |
| US6274417B1 (en) | Method of forming a semiconductor device | |
| US7300862B2 (en) | Method for manufacturing semiconductor device | |
| JPH06302704A (ja) | 半導体装置 | |
| JP2779996B2 (ja) | 半導体装置の製造方法 | |
| JP2001077192A (ja) | 半導体装置およびその製造方法 | |
| JPH05198690A (ja) | 半導体装置の製造方法 | |
| JPH06163724A (ja) | 半導体装置の製造方法 | |
| JPWO2004086484A1 (ja) | 半導体装置及びその製造方法 | |
| JPH06163522A (ja) | 半導体装置の層間絶縁膜 | |
| JP2001144180A (ja) | 多層配線構造及びその製造方法 | |
| JPH08148569A (ja) | 半導体装置 | |
| JPH09293717A (ja) | 半導体装置およびその作製方法 | |
| JPH09213693A (ja) | 絶縁膜の形成方法 | |
| JPH09129625A (ja) | 半導体素子の層間絶縁膜形成方法 | |
| KR100532741B1 (ko) | 반도체 소자의 식각 정지막 제조 방법 | |
| JPH02290018A (ja) | 半導体装置の製造方法 | |
| JPH08148562A (ja) | 半導体装置及びその製造方法 |