JPH09213693A - 絶縁膜の形成方法 - Google Patents
絶縁膜の形成方法Info
- Publication number
- JPH09213693A JPH09213693A JP2120696A JP2120696A JPH09213693A JP H09213693 A JPH09213693 A JP H09213693A JP 2120696 A JP2120696 A JP 2120696A JP 2120696 A JP2120696 A JP 2120696A JP H09213693 A JPH09213693 A JP H09213693A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- coating type
- type insulating
- atmosphere
- oxygen concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 半導体デバイスのデザインルールを微細化し
て高集積化を進めてもデバイスの動作速度が低下しない
ように、より低誘電率の絶縁膜を形成することが可能な
絶縁膜の形成方法を提供する。 【解決手段】 Ｓｉ−Ｈ結合を含む無機系の塗布型絶縁
膜を形成する際に、酸素濃度を低下させた雰囲気中で上
記塗布型絶縁膜を焼成する。なお、塗布型絶縁膜を焼成
する際に酸素濃度を低下させるには、例えば、焼成炉内
の雰囲気を減圧したり、或いは、焼成炉内の雰囲気を不
活性ガスで置換すればよい。
て高集積化を進めてもデバイスの動作速度が低下しない
ように、より低誘電率の絶縁膜を形成することが可能な
絶縁膜の形成方法を提供する。 【解決手段】 Ｓｉ−Ｈ結合を含む無機系の塗布型絶縁
膜を形成する際に、酸素濃度を低下させた雰囲気中で上
記塗布型絶縁膜を焼成する。なお、塗布型絶縁膜を焼成
する際に酸素濃度を低下させるには、例えば、焼成炉内
の雰囲気を減圧したり、或いは、焼成炉内の雰囲気を不
活性ガスで置換すればよい。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁膜の形成方法
に関し、特に、半導体デバイス等に使用される絶縁膜の
平坦化を図りながら誘電率を低下させることを可能とし
た新規な絶縁膜の形成方法に関する。
に関し、特に、半導体デバイス等に使用される絶縁膜の
平坦化を図りながら誘電率を低下させることを可能とし
た新規な絶縁膜の形成方法に関する。
【０００２】
【従来の技術】半導体デバイスは、高集積化に伴ってデ
ザインルールの微細化がますます進んでおり、現在、ハ
ーフミクロンの世代からサブハーフミクロンの世代に入
ってきている。しかし、デザインルールを微細化する
と、配線間の容量増加により、デバイスの動作速度が低
下してしまう。そのため、デザインルールの微細化が進
むに従って、配線間の容量を低減することが重要な課題
となってきている。
ザインルールの微細化がますます進んでおり、現在、ハ
ーフミクロンの世代からサブハーフミクロンの世代に入
ってきている。しかし、デザインルールを微細化する
と、配線間の容量増加により、デバイスの動作速度が低
下してしまう。そのため、デザインルールの微細化が進
むに従って、配線間の容量を低減することが重要な課題
となってきている。
【０００３】そして、配線間の容量を低減するには、配
線間に配される絶縁膜の誘電率を低くすることが有効で
ある。そこで、近年、デザインルールの微細化が進んだ
半導体デバイスでは、配線間に配される絶縁膜として、
シリコン酸化膜にフッ素原子を添加したＳｉＯＦ膜が使
用されるようになってきている。従来、広く使用されて
いる絶縁膜であるＳｉＯx 膜の比誘電率εが３．９程度
であるのに対して、このＳｉＯＦ膜の比誘電率εは３．
５程度である。したがって、配線間に配される絶縁膜と
して、ＳｉＯＦ膜を使用することにより、配線間の容量
を低減して、半導体デバイスの動作速度を向上すること
が可能となっている。
線間に配される絶縁膜の誘電率を低くすることが有効で
ある。そこで、近年、デザインルールの微細化が進んだ
半導体デバイスでは、配線間に配される絶縁膜として、
シリコン酸化膜にフッ素原子を添加したＳｉＯＦ膜が使
用されるようになってきている。従来、広く使用されて
いる絶縁膜であるＳｉＯx 膜の比誘電率εが３．９程度
であるのに対して、このＳｉＯＦ膜の比誘電率εは３．
５程度である。したがって、配線間に配される絶縁膜と
して、ＳｉＯＦ膜を使用することにより、配線間の容量
を低減して、半導体デバイスの動作速度を向上すること
が可能となっている。
【０００４】
【発明が解決しようとする課題】上述したように、Ｓｉ
ＯＦ膜は、従来から使用されているＳｉＯx からなる絶
縁膜に比べて誘電率が比較的に低くなっている。しか
し、ＳｉＯＦ膜であっても比誘電率εは３．５程度であ
り、よりデザインルールの微細化が進んだ世代の半導体
デバイス等においては、十分に低誘電率の絶縁膜とはな
りえない。更に、ＳｉＯＦ膜は、膜ストレス、リーク電
流、吸湿性等において、ＳｉＯx 膜よりも劣り、例えば
単独で層間絶縁膜として用いるには、長期信頼性が不十
分である。したがって、よりデザインルールの微細化が
進んだ世代の半導体デバイス等に用いる絶縁膜として、
より低誘電率で信頼性の高い絶縁膜が望まれている。
ＯＦ膜は、従来から使用されているＳｉＯx からなる絶
縁膜に比べて誘電率が比較的に低くなっている。しか
し、ＳｉＯＦ膜であっても比誘電率εは３．５程度であ
り、よりデザインルールの微細化が進んだ世代の半導体
デバイス等においては、十分に低誘電率の絶縁膜とはな
りえない。更に、ＳｉＯＦ膜は、膜ストレス、リーク電
流、吸湿性等において、ＳｉＯx 膜よりも劣り、例えば
単独で層間絶縁膜として用いるには、長期信頼性が不十
分である。したがって、よりデザインルールの微細化が
進んだ世代の半導体デバイス等に用いる絶縁膜として、
より低誘電率で信頼性の高い絶縁膜が望まれている。
【０００５】また、このような絶縁膜には、単に誘電率
が低いだけではなく、表面を精度良く平坦化することが
可能であることも望まれている。
が低いだけではなく、表面を精度良く平坦化することが
可能であることも望まれている。
【０００６】本発明は、このような課題を解決するため
に提案されたものであり、デザインルールを微細化して
高集積化を進めてもデバイスの動作速度が低下しないよ
うに、より低誘電率の絶縁膜を平坦に形成することが可
能な絶縁膜の形成方法を提供することを目的としてい
る。
に提案されたものであり、デザインルールを微細化して
高集積化を進めてもデバイスの動作速度が低下しないよ
うに、より低誘電率の絶縁膜を平坦に形成することが可
能な絶縁膜の形成方法を提供することを目的としてい
る。
【０００７】
【課題を解決するための手段】上述の目的を達成するた
めに完成された本発明に係る絶縁膜の形成方法は、Ｓｉ
−Ｈ結合を含む無機系の塗布型絶縁膜を形成する際に、
酸素濃度を低下させた雰囲気中で上記塗布型絶縁膜を焼
成することを特徴とするものである。ここで、塗布型絶
縁膜を焼成する際の酸素濃度は、およそ１００ｐｐｍ以
下とし、より好ましくは３ｐｐｍ以下とする。
めに完成された本発明に係る絶縁膜の形成方法は、Ｓｉ
−Ｈ結合を含む無機系の塗布型絶縁膜を形成する際に、
酸素濃度を低下させた雰囲気中で上記塗布型絶縁膜を焼
成することを特徴とするものである。ここで、塗布型絶
縁膜を焼成する際の酸素濃度は、およそ１００ｐｐｍ以
下とし、より好ましくは３ｐｐｍ以下とする。
【０００８】なお、上記絶縁膜の形成方法において、塗
布型絶縁膜を焼成する際に酸素濃度を低下させるには、
例えば、焼成炉内の雰囲気を減圧したり、或いは、焼成
炉内の雰囲気を不活性ガスで置換すればよい。
布型絶縁膜を焼成する際に酸素濃度を低下させるには、
例えば、焼成炉内の雰囲気を減圧したり、或いは、焼成
炉内の雰囲気を不活性ガスで置換すればよい。
【０００９】上記絶縁膜の形成方法では、酸素濃度を低
下させた雰囲気中で塗布型絶縁膜を焼成するので、形成
された絶縁膜に含まれる酸素の量は低く抑えられる。そ
して、Ｓｉ−Ｈ結合を含む無機系の塗布型絶縁膜は、酸
素含有量が少ない方が誘電率の値は小さくなる。したが
って、上記絶縁膜の形成方法によれば、誘電率の小さな
絶縁膜を形成することができる。
下させた雰囲気中で塗布型絶縁膜を焼成するので、形成
された絶縁膜に含まれる酸素の量は低く抑えられる。そ
して、Ｓｉ−Ｈ結合を含む無機系の塗布型絶縁膜は、酸
素含有量が少ない方が誘電率の値は小さくなる。したが
って、上記絶縁膜の形成方法によれば、誘電率の小さな
絶縁膜を形成することができる。
【００１０】
【発明の実施の形態】以下、本発明を適用した具体的な
実施の形態として、半導体デバイスの１層目のＡｌ配線
を覆う層間絶縁膜の形成に本発明を適用した例につい
て、図面を参照しながら詳細に説明する。なお、本発明
は以下の例に限定されるものではなく、本発明の要旨を
逸脱しない範囲で条件等を任意に変更することが可能で
あることは言うまでもない。特に、以下の説明では半導
体デバイスの一例を挙げるが、本発明は絶縁膜の形成方
法に関するものであり、半導体デバイスの構造等は任意
に変更可能である。
実施の形態として、半導体デバイスの１層目のＡｌ配線
を覆う層間絶縁膜の形成に本発明を適用した例につい
て、図面を参照しながら詳細に説明する。なお、本発明
は以下の例に限定されるものではなく、本発明の要旨を
逸脱しない範囲で条件等を任意に変更することが可能で
あることは言うまでもない。特に、以下の説明では半導
体デバイスの一例を挙げるが、本発明は絶縁膜の形成方
法に関するものであり、半導体デバイスの構造等は任意
に変更可能である。
【００１１】本発明を適用して半導体デバイスを作製す
る際は、例えば、先ず、図１に示すように、予めトラン
ジスタ等の素子（図示せず）が形成されたシリコン基板
１上に層間絶縁膜２を形成し、更に、この層間絶縁膜２
上に、線幅ｔ１が０．５μｍ、配線間スペースｔ２が
０．５μｍのＡｌからなる第１層目の配線３を形成す
る。
る際は、例えば、先ず、図１に示すように、予めトラン
ジスタ等の素子（図示せず）が形成されたシリコン基板
１上に層間絶縁膜２を形成し、更に、この層間絶縁膜２
上に、線幅ｔ１が０．５μｍ、配線間スペースｔ２が
０．５μｍのＡｌからなる第１層目の配線３を形成す
る。
【００１２】次に、図２に示すように、配線３をコンフ
ォーマルに覆うように、ＳｉＯx からなる絶縁膜４を形
成する。ここで、絶縁膜４は、ステップカバレージが良
好となるように、プラズマを用いた化学的気相成長法、
すなわちプラズマＣＶＤ法により、ＴＥＯＳ、すなわち
テトラエトキシシラン（Ｓｉ（ＯＣ2 Ｈ5 ）4 ）を原料
ガスとして、膜厚が３００ｎｍとなるように形成する。
ォーマルに覆うように、ＳｉＯx からなる絶縁膜４を形
成する。ここで、絶縁膜４は、ステップカバレージが良
好となるように、プラズマを用いた化学的気相成長法、
すなわちプラズマＣＶＤ法により、ＴＥＯＳ、すなわち
テトラエトキシシラン（Ｓｉ（ＯＣ2 Ｈ5 ）4 ）を原料
ガスとして、膜厚が３００ｎｍとなるように形成する。
【００１３】次に、図３に示すように、ＳｉＯx からな
る絶縁膜４上に、本発明を適用した絶縁膜の形成方法に
より、更に塗布型絶縁膜５を形成する。ここで、塗布型
絶縁膜５は、表面を精度良く平坦化することが可能な、
スピンコート法によって形成されるＳＯＧ（Spin On Gl
ass ）膜である。
る絶縁膜４上に、本発明を適用した絶縁膜の形成方法に
より、更に塗布型絶縁膜５を形成する。ここで、塗布型
絶縁膜５は、表面を精度良く平坦化することが可能な、
スピンコート法によって形成されるＳＯＧ（Spin On Gl
ass ）膜である。
【００１４】この塗布型絶縁膜５を形成する際は、先
ず、シリコン基板１上に絶縁膜材料をスピンコートす
る。本実施の形態では、初めにプリスピンとして、シリ
コン基板１を５００ｒｐｍで１．５秒間回転させ、その
後、メインスピンとして、シリコン基板１を２０００ｒ
ｐｍで１５秒間回転させて、絶縁膜材料をスピンコート
した。ここで、絶縁膜材料には、Ｓｉ−Ｈ結合を含む無
機系の材料である東レダウコーニング社製の「ＦＯｘ」
のうち、ＳｉＯ2 換算濃度が１５％のＦＯｘ１５を使用
した。このＦＯｘは、主成分であるＳｉ化合物の化学名
をハイドロゲンシルセスキオキサンと称するものであ
る。なお、この絶縁膜材料は、Ｓｉ−Ｈ結合を含む無機
系の材料であればよく、例えば、東京応化社製の「Ｔ−
１０」等も使用可能である。
ず、シリコン基板１上に絶縁膜材料をスピンコートす
る。本実施の形態では、初めにプリスピンとして、シリ
コン基板１を５００ｒｐｍで１．５秒間回転させ、その
後、メインスピンとして、シリコン基板１を２０００ｒ
ｐｍで１５秒間回転させて、絶縁膜材料をスピンコート
した。ここで、絶縁膜材料には、Ｓｉ−Ｈ結合を含む無
機系の材料である東レダウコーニング社製の「ＦＯｘ」
のうち、ＳｉＯ2 換算濃度が１５％のＦＯｘ１５を使用
した。このＦＯｘは、主成分であるＳｉ化合物の化学名
をハイドロゲンシルセスキオキサンと称するものであ
る。なお、この絶縁膜材料は、Ｓｉ−Ｈ結合を含む無機
系の材料であればよく、例えば、東京応化社製の「Ｔ−
１０」等も使用可能である。
【００１５】次に、絶縁膜材料がスピンコートされたシ
リコン基板１をホットプレート上に配して、プリベーキ
ングを行う。本実施の形態では、このプリベーキングと
して、先ず、１５０℃にて１分間ベーキングし、次に、
２００℃にて１分間ベーキングし、更に、３００℃にて
１分間ベーキングした。
リコン基板１をホットプレート上に配して、プリベーキ
ングを行う。本実施の形態では、このプリベーキングと
して、先ず、１５０℃にて１分間ベーキングし、次に、
２００℃にて１分間ベーキングし、更に、３００℃にて
１分間ベーキングした。
【００１６】次に、絶縁膜材料に架橋反応を起こさせる
ために、プリベーキングが完了したシリコン基板１を焼
成炉内に導入し、焼成炉内の雰囲気中の酸素濃度を低下
させた上で、この絶縁膜材料を焼成する。本実施の形態
では、焼成炉内の雰囲気を５×１０-3Ｔｏｒｒに減圧す
ることによって雰囲気中の酸素濃度を３ｐｐｍ以下にし
た上で、４００℃にて６０分間の焼成を行った。なお、
ここでは、減圧することによって焼成炉内の酸素濃度を
低下させたが、焼成炉中にＮ2 ガスやＨｅガス等の不活
性ガスを大量に流し、不活性ガスで焼成炉内の雰囲気を
置換することにより、焼成炉内の酸素濃度を下げるよう
にしてもよい。
ために、プリベーキングが完了したシリコン基板１を焼
成炉内に導入し、焼成炉内の雰囲気中の酸素濃度を低下
させた上で、この絶縁膜材料を焼成する。本実施の形態
では、焼成炉内の雰囲気を５×１０-3Ｔｏｒｒに減圧す
ることによって雰囲気中の酸素濃度を３ｐｐｍ以下にし
た上で、４００℃にて６０分間の焼成を行った。なお、
ここでは、減圧することによって焼成炉内の酸素濃度を
低下させたが、焼成炉中にＮ2 ガスやＨｅガス等の不活
性ガスを大量に流し、不活性ガスで焼成炉内の雰囲気を
置換することにより、焼成炉内の酸素濃度を下げるよう
にしてもよい。
【００１７】以上の工程により、Ｓｉ−Ｈ結合を含む無
機系の塗布型絶縁膜５が形成される。そして、本実施の
形態では、この塗布型絶縁膜５の比誘電率εは約２．７
となった。この値は、０．２５μｍルールの世代や、更
にその次の世代である０．１８μｍルールの世代の半導
体デバイスにおいても、配線間の容量を十分に低減する
ことができる程の非常に低い値である。すなわち、本発
明を適用して塗布型絶縁膜を形成することにより、配線
間の容量を低減することが可能であり、その結果、半導
体デバイスの動作速度を大幅に向上することができる。
機系の塗布型絶縁膜５が形成される。そして、本実施の
形態では、この塗布型絶縁膜５の比誘電率εは約２．７
となった。この値は、０．２５μｍルールの世代や、更
にその次の世代である０．１８μｍルールの世代の半導
体デバイスにおいても、配線間の容量を十分に低減する
ことができる程の非常に低い値である。すなわち、本発
明を適用して塗布型絶縁膜を形成することにより、配線
間の容量を低減することが可能であり、その結果、半導
体デバイスの動作速度を大幅に向上することができる。
【００１８】また、Ｓｉ−Ｈ結合を含む無機系の塗布型
絶縁膜５は、膜ストレス、リーク電流、吸湿性等が優れ
ているので、この塗布型絶縁膜５を用いることにより、
十分な長期信頼性が得られる。しかも、このようにスピ
ンコート法によって形成される塗布型絶縁膜５は、上述
したように、その表面が精度良く平坦化される。
絶縁膜５は、膜ストレス、リーク電流、吸湿性等が優れ
ているので、この塗布型絶縁膜５を用いることにより、
十分な長期信頼性が得られる。しかも、このようにスピ
ンコート法によって形成される塗布型絶縁膜５は、上述
したように、その表面が精度良く平坦化される。
【００１９】そして、以上のように塗布型絶縁膜５が形
成された後、図４に示すように、塗布型絶縁膜５上に、
ＳｉＯx からなる絶縁膜６を形成する。ここで、この絶
縁膜６は、プラズマＣＶＤ法により、ＴＥＯＳを原料ガ
スとして、膜厚が４００ｎｍとなるように形成する。
成された後、図４に示すように、塗布型絶縁膜５上に、
ＳｉＯx からなる絶縁膜６を形成する。ここで、この絶
縁膜６は、プラズマＣＶＤ法により、ＴＥＯＳを原料ガ
スとして、膜厚が４００ｎｍとなるように形成する。
【００２０】以上の工程により、絶縁膜４、塗布型絶縁
膜５及び絶縁膜６の形成が完了し、これにより、配線を
覆うと共に、その表面が平坦化された層間絶縁膜７が形
成されたこととなる。そして、これらの工程の後、配線
３と、層間絶縁膜７上に後工程で形成される配線との接
続を行うための開口部を層間絶縁膜７に形成する工程
や、層間絶縁膜７上に更に配線を形成する工程等を経
て、半導体デバイスが完成することとなる。
膜５及び絶縁膜６の形成が完了し、これにより、配線を
覆うと共に、その表面が平坦化された層間絶縁膜７が形
成されたこととなる。そして、これらの工程の後、配線
３と、層間絶縁膜７上に後工程で形成される配線との接
続を行うための開口部を層間絶縁膜７に形成する工程
や、層間絶縁膜７上に更に配線を形成する工程等を経
て、半導体デバイスが完成することとなる。
【００２１】なお、この半導体デバイスの例では、塗布
型絶縁膜５の上下にＳｉＯx からなる絶縁膜４，６を形
成したが、これらの絶縁膜４，６を形成する際に原料ガ
スにフッ素を添加して、これらの絶縁膜４，６をＳｉＯ
Ｆ膜としてもよい。このように、塗布型絶縁膜７の上下
に形成される絶縁膜４，６をＳｉＯＦ膜としたときに
は、これらの絶縁膜４，６の誘電率がＳｉＯx 膜よりも
低く抑えられるので、配線間の容量が更に低下し、半導
体デバイスの動作速度を更に向上することができる。
型絶縁膜５の上下にＳｉＯx からなる絶縁膜４，６を形
成したが、これらの絶縁膜４，６を形成する際に原料ガ
スにフッ素を添加して、これらの絶縁膜４，６をＳｉＯ
Ｆ膜としてもよい。このように、塗布型絶縁膜７の上下
に形成される絶縁膜４，６をＳｉＯＦ膜としたときに
は、これらの絶縁膜４，６の誘電率がＳｉＯx 膜よりも
低く抑えられるので、配線間の容量が更に低下し、半導
体デバイスの動作速度を更に向上することができる。
【００２２】また、この半導体デバイスの例では、塗布
型絶縁膜５の上下に絶縁膜４，６を形成して層間絶縁膜
７を３層構造としたが、この層間絶縁膜７は、上層の絶
縁膜６の形成を略して、絶縁膜４上に塗布型絶縁膜５を
形成した２層構造の層間絶縁膜としてもよいし、或い
は、下層の絶縁膜４の形成を略して、塗布型絶縁膜５上
に絶縁膜６を形成した２層構造の層間絶縁膜としてもよ
い。
型絶縁膜５の上下に絶縁膜４，６を形成して層間絶縁膜
７を３層構造としたが、この層間絶縁膜７は、上層の絶
縁膜６の形成を略して、絶縁膜４上に塗布型絶縁膜５を
形成した２層構造の層間絶縁膜としてもよいし、或い
は、下層の絶縁膜４の形成を略して、塗布型絶縁膜５上
に絶縁膜６を形成した２層構造の層間絶縁膜としてもよ
い。
【００２３】つぎに、焼成時の酸素濃度を変えて複数の
塗布型絶縁膜を形成し、それらの膜質を調べた結果につ
いて説明する。なお、以下に挙げる塗布型絶縁膜の成膜
条件は、焼成時の酸素濃度を変化させた以外は、上述の
塗布型絶縁膜の成膜条件と同じとした。そして、形成さ
れた塗布型絶縁膜の膜質は、フーリエ変換赤外分光（Ｆ
Ｔ−ＩＲ）スペクトルを測定することによって調べた。
結果を図５に示す。
塗布型絶縁膜を形成し、それらの膜質を調べた結果につ
いて説明する。なお、以下に挙げる塗布型絶縁膜の成膜
条件は、焼成時の酸素濃度を変化させた以外は、上述の
塗布型絶縁膜の成膜条件と同じとした。そして、形成さ
れた塗布型絶縁膜の膜質は、フーリエ変換赤外分光（Ｆ
Ｔ−ＩＲ）スペクトルを測定することによって調べた。
結果を図５に示す。
【００２４】この図５において、スペクトルＡは、比較
例として、プリベークだけを行い、焼成を行わずに形成
した塗布型絶縁膜のＦＴ−ＩＲスペクトルを示してい
る。また、スペクトルＢは、第１の塗布型絶縁膜とし
て、焼成炉内の雰囲気を５×１０-3Ｔｏｒｒに減圧した
上で焼成した塗布型絶縁膜のＦＴ−ＩＲスペクトルを示
している。また、スペクトルＣは、第２の塗布型絶縁膜
として、焼成炉内にＮ2 ガスを２０００ｓｃｃｍの流量
で導入して、焼成炉内の雰囲気をＮ2 ガスによって置換
した上で焼成した塗布型絶縁膜のＦＴ−ＩＲスペクトル
を示している。また、スペクトルＤは、第３の塗布型絶
縁膜として、焼成炉内にＮ2 ガスを４００ｓｃｃｍの流
量で導入して、焼成炉内の雰囲気をＮ2 ガスによって置
換した上で焼成した塗布型絶縁膜のＦＴ−ＩＲスペクト
ルを示している。また、スペクトルＥは、第４の塗布型
絶縁膜として、焼成炉内の雰囲気が大気のままの状態で
焼成した塗布型絶縁膜のＦＴ−ＩＲスペクトルを示して
いる。
例として、プリベークだけを行い、焼成を行わずに形成
した塗布型絶縁膜のＦＴ−ＩＲスペクトルを示してい
る。また、スペクトルＢは、第１の塗布型絶縁膜とし
て、焼成炉内の雰囲気を５×１０-3Ｔｏｒｒに減圧した
上で焼成した塗布型絶縁膜のＦＴ−ＩＲスペクトルを示
している。また、スペクトルＣは、第２の塗布型絶縁膜
として、焼成炉内にＮ2 ガスを２０００ｓｃｃｍの流量
で導入して、焼成炉内の雰囲気をＮ2 ガスによって置換
した上で焼成した塗布型絶縁膜のＦＴ−ＩＲスペクトル
を示している。また、スペクトルＤは、第３の塗布型絶
縁膜として、焼成炉内にＮ2 ガスを４００ｓｃｃｍの流
量で導入して、焼成炉内の雰囲気をＮ2 ガスによって置
換した上で焼成した塗布型絶縁膜のＦＴ−ＩＲスペクト
ルを示している。また、スペクトルＥは、第４の塗布型
絶縁膜として、焼成炉内の雰囲気が大気のままの状態で
焼成した塗布型絶縁膜のＦＴ−ＩＲスペクトルを示して
いる。
【００２５】ここで、第１の塗布型絶縁膜を焼成する際
には、焼成炉内の雰囲気が十分に減圧されているので、
焼成炉内の酸素濃度は３ｐｐｍ以下となっている。ま
た、第２の塗布型絶縁膜を焼成する際も、焼成炉内の雰
囲気がＮ2 ガスによって置換されているので、焼成炉内
の酸素濃度は低くなっている。ただし、この程度のＮ2
ガスの流量では、焼成炉内の雰囲気がＮ2 ガスによって
完全に置換される訳ではなく、焼成炉内の酸素濃度は、
第１の塗布型絶縁膜の焼成時に比べるとやや高くなって
いる。また、第３の塗布型絶縁膜を焼成する際も、焼成
炉内にＮ2 ガスを導入しているが、このときは、Ｎ2 ガ
スの流量が少ないために、焼成炉内の酸素濃度はあまり
低くなっていない。
には、焼成炉内の雰囲気が十分に減圧されているので、
焼成炉内の酸素濃度は３ｐｐｍ以下となっている。ま
た、第２の塗布型絶縁膜を焼成する際も、焼成炉内の雰
囲気がＮ2 ガスによって置換されているので、焼成炉内
の酸素濃度は低くなっている。ただし、この程度のＮ2
ガスの流量では、焼成炉内の雰囲気がＮ2 ガスによって
完全に置換される訳ではなく、焼成炉内の酸素濃度は、
第１の塗布型絶縁膜の焼成時に比べるとやや高くなって
いる。また、第３の塗布型絶縁膜を焼成する際も、焼成
炉内にＮ2 ガスを導入しているが、このときは、Ｎ2 ガ
スの流量が少ないために、焼成炉内の酸素濃度はあまり
低くなっていない。
【００２６】そして、この図５に示すように、ＦＴ−Ｉ
ＲスペクトルにおけるＳｉ−Ｈのピークは、焼成時の酸
素濃度に依存して変化しており、焼成を行っていない塗
布型絶縁膜の波数２２５０ｃｍ-1におけるＳｉ−Ｈピー
クの高さを１００とすると、第１の塗布型絶縁膜でのＳ
ｉ−Ｈピークの高さは９７、第２の塗布型絶縁膜でのＳ
ｉ−Ｈピークの高さは５４、第３の塗布型絶縁膜でのＳ
ｉ−Ｈピークの高さは２７、第４の塗布型絶縁膜でのＳ
ｉ−Ｈピークの高さは２９となっている。
ＲスペクトルにおけるＳｉ−Ｈのピークは、焼成時の酸
素濃度に依存して変化しており、焼成を行っていない塗
布型絶縁膜の波数２２５０ｃｍ-1におけるＳｉ−Ｈピー
クの高さを１００とすると、第１の塗布型絶縁膜でのＳ
ｉ−Ｈピークの高さは９７、第２の塗布型絶縁膜でのＳ
ｉ−Ｈピークの高さは５４、第３の塗布型絶縁膜でのＳ
ｉ−Ｈピークの高さは２７、第４の塗布型絶縁膜でのＳ
ｉ−Ｈピークの高さは２９となっている。
【００２７】この結果から、酸素濃度をより低くして焼
成した塗布型絶縁膜の方が、Ｓｉ−Ｈピークが大きく、
Ｓｉ−Ｈ結合を多く持っていることが分かる。そして、
Ｓｉ−Ｈ結合を含む無機系の塗布型絶縁膜では、Ｓｉ−
Ｈ結合を多く持っているほうが、吸湿量が小さく、誘電
率の低い膜となる。したがって、酸素濃度をより低くし
て焼成した方が、塗布型絶縁膜の誘電率を低くすること
ができることとなる。具体的には、酸素濃度が非常に低
い雰囲気下で焼成した第１の塗布型絶縁膜の比誘電率ε
は約２．７であった。すなわち、焼成時の酸素濃度を３
ｐｐｍ以下とすることにより、形成される塗布型絶縁膜
の誘電率を大幅に下げることが可能となっている。な
お、このような誘電率の低下は、焼成時の酸素濃度が１
００ｐｐｍを下回る頃から生じ始め、これよりも酸素濃
度が下がるに従って誘電率がより低くなる傾向にある。
成した塗布型絶縁膜の方が、Ｓｉ−Ｈピークが大きく、
Ｓｉ−Ｈ結合を多く持っていることが分かる。そして、
Ｓｉ−Ｈ結合を含む無機系の塗布型絶縁膜では、Ｓｉ−
Ｈ結合を多く持っているほうが、吸湿量が小さく、誘電
率の低い膜となる。したがって、酸素濃度をより低くし
て焼成した方が、塗布型絶縁膜の誘電率を低くすること
ができることとなる。具体的には、酸素濃度が非常に低
い雰囲気下で焼成した第１の塗布型絶縁膜の比誘電率ε
は約２．７であった。すなわち、焼成時の酸素濃度を３
ｐｐｍ以下とすることにより、形成される塗布型絶縁膜
の誘電率を大幅に下げることが可能となっている。な
お、このような誘電率の低下は、焼成時の酸素濃度が１
００ｐｐｍを下回る頃から生じ始め、これよりも酸素濃
度が下がるに従って誘電率がより低くなる傾向にある。
【００２８】一方、酸素濃度が高い雰囲気下で焼成した
ときには、塗布型絶縁膜のＳｉ−Ｈ結合が減少し、図５
の波数３７００ｃｍ-1近傍にＳｉ−ＯＨピークが出現す
ることからも分かるように、Ｓｉ−ＯＨ結合が増えるこ
ととなる。
ときには、塗布型絶縁膜のＳｉ−Ｈ結合が減少し、図５
の波数３７００ｃｍ-1近傍にＳｉ−ＯＨピークが出現す
ることからも分かるように、Ｓｉ−ＯＨ結合が増えるこ
ととなる。
【００２９】ここで、図６に、各塗布型絶縁膜について
昇温脱離ガス分析（ＴＤＳ）を行い、水分の脱ガス波形
面積比を測定した結果を示す。この図６において、測定
結果Ａは、プリベークだけを行い、焼成を行わずに形成
した塗布型絶縁膜について、測定結果Ｂは第１の塗布型
絶縁膜について、測定結果Ｃは第２の塗布型絶縁膜につ
いて、測定結果Ｄは第３の塗布型絶縁膜について、測定
結果Ｅは第４の塗布型絶縁膜についてのＴＤＳ特性を示
している。
昇温脱離ガス分析（ＴＤＳ）を行い、水分の脱ガス波形
面積比を測定した結果を示す。この図６において、測定
結果Ａは、プリベークだけを行い、焼成を行わずに形成
した塗布型絶縁膜について、測定結果Ｂは第１の塗布型
絶縁膜について、測定結果Ｃは第２の塗布型絶縁膜につ
いて、測定結果Ｄは第３の塗布型絶縁膜について、測定
結果Ｅは第４の塗布型絶縁膜についてのＴＤＳ特性を示
している。
【００３０】この図６からも分かるように、酸素濃度が
高い雰囲気下で焼成したときには、塗布型絶縁膜の吸湿
量が多くなる。そして、このように吸湿量が多くなる
と、塗布型絶縁膜の誘電率が高くなってしまう。具体的
には、酸素濃度があまり低くない雰囲気下で焼成した第
３の塗布型絶縁膜の比誘電率εは４．１であった。これ
は、Ｎ2 ガスの流量が４００ｓｃｃｍ程度では、大気に
含まれていた酸素が十分に置換されないために、焼成炉
内に残存した酸素と、塗布型絶縁膜内のＳｉ−Ｈとが反
応し、Ｓｉ−ＯＨ結合が増えてしまい、その結果、吸湿
量が増加し、誘電率が増大してしまうからである。
高い雰囲気下で焼成したときには、塗布型絶縁膜の吸湿
量が多くなる。そして、このように吸湿量が多くなる
と、塗布型絶縁膜の誘電率が高くなってしまう。具体的
には、酸素濃度があまり低くない雰囲気下で焼成した第
３の塗布型絶縁膜の比誘電率εは４．１であった。これ
は、Ｎ2 ガスの流量が４００ｓｃｃｍ程度では、大気に
含まれていた酸素が十分に置換されないために、焼成炉
内に残存した酸素と、塗布型絶縁膜内のＳｉ−Ｈとが反
応し、Ｓｉ−ＯＨ結合が増えてしまい、その結果、吸湿
量が増加し、誘電率が増大してしまうからである。
【００３１】
【発明の効果】以上の説明から明らかなように、本発明
に係る絶縁膜の形成方法では、酸素濃度を低下させた雰
囲気中で絶縁膜を焼成することにより、絶縁膜に含まれ
る酸素の量を低く抑えて、誘電率を小さくすることが可
能となっている。
に係る絶縁膜の形成方法では、酸素濃度を低下させた雰
囲気中で絶縁膜を焼成することにより、絶縁膜に含まれ
る酸素の量を低く抑えて、誘電率を小さくすることが可
能となっている。
【００３２】したがって、本発明を適用して半導体デバ
イス等の配線間の絶縁膜を形成することにより、デザイ
ンルールが微細化しても、配線間の容量を低減すること
が可能となり、その結果、デバイスの動作速度を向上す
ることができる。
イス等の配線間の絶縁膜を形成することにより、デザイ
ンルールが微細化しても、配線間の容量を低減すること
が可能となり、その結果、デバイスの動作速度を向上す
ることができる。
【図１】半導体デバイスの製造工程を順次示すものであ
り、シリコン基板上に層間絶縁膜及び配線が形成された
状態を示す断面図である。
り、シリコン基板上に層間絶縁膜及び配線が形成された
状態を示す断面図である。
【図２】半導体デバイスの製造工程を順次示すものであ
り、配線を覆うように絶縁膜が形成された状態を示す断
面図である。
り、配線を覆うように絶縁膜が形成された状態を示す断
面図である。
【図３】半導体デバイスの製造工程を順次示すものであ
り、絶縁膜上に塗布型絶縁膜が形成された状態を示す断
面図である。
り、絶縁膜上に塗布型絶縁膜が形成された状態を示す断
面図である。
【図４】半導体デバイスの製造工程を順次示すものであ
り、塗布型絶縁膜上に絶縁膜が形成された状態を示す断
面図である。
り、塗布型絶縁膜上に絶縁膜が形成された状態を示す断
面図である。
【図５】塗布型絶縁膜のＦＴ−ＩＲスペクトルを示す図
である。
である。
【図６】塗布型絶縁膜のＴＤＳ特性を示す図である。
１ シリコン基板 ２ 層間絶縁膜 ３ 配線 ４ 絶縁膜（ＳｉＯx ） ５ 塗布型絶縁膜（ＳＯＧ） ６ 絶縁膜（ＳｉＯx ） ７ 層間絶縁膜
Claims (4)
- 【請求項１】 Ｓｉ−Ｈ結合を含む無機系の塗布型絶縁
膜を形成する際に、酸素濃度を低下させた雰囲気中で上
記塗布型絶縁膜を焼成することを特徴とする絶縁膜の形
成方法。 - 【請求項２】 前記塗布型絶縁膜を焼成する際の酸素濃
度を３ｐｐｍ以下とすることを特徴とする請求項１記載
の絶縁膜の形成方法。 - 【請求項３】 前記塗布型絶縁膜を焼成する際に、焼成
炉内の雰囲気を減圧することにより、酸素濃度を低下さ
せることを特徴とする請求項１記載の絶縁膜の形成方
法。 - 【請求項４】 前記塗布型絶縁膜を焼成する際に、焼成
炉内の雰囲気を不活性ガスで置換することにより、酸素
濃度を低下させることを特徴とする請求項１記載の絶縁
膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02120696A JP3209072B2 (ja) | 1996-02-07 | 1996-02-07 | 絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02120696A JP3209072B2 (ja) | 1996-02-07 | 1996-02-07 | 絶縁膜の形成方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000237663A Division JP3371333B2 (ja) | 2000-08-04 | 2000-08-04 | 絶縁膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09213693A true JPH09213693A (ja) | 1997-08-15 |
| JP3209072B2 JP3209072B2 (ja) | 2001-09-17 |
Family
ID=12048525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02120696A Expired - Fee Related JP3209072B2 (ja) | 1996-02-07 | 1996-02-07 | 絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3209072B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7141492B2 (en) | 2002-04-22 | 2006-11-28 | Seiko Epson Corporation | Method for forming thin-film, apparatus for forming thin-film, method for manufacturing semiconductor device, electro-optical unit, and electronic apparatus |
| US7294155B2 (en) | 2003-05-01 | 2007-11-13 | Seiko Epson Corporation | Coating apparatus, thin film forming method, thin film forming apparatus, and semiconductor device manufacturing method, electro-optic device and electronic instrument |
| US7300889B2 (en) | 2000-01-27 | 2007-11-27 | Tokyo Ohka Kogyo Co., Ltd. | Method for forming a coating film on a plate-like workpiece |
| JP2008527757A (ja) * | 2005-01-13 | 2008-07-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 制御された二軸応力を有する超低誘電率膜および該作製方法 |
| JP2009170544A (ja) * | 2008-01-11 | 2009-07-30 | Rohm Co Ltd | 半導体装置 |
-
1996
- 1996-02-07 JP JP02120696A patent/JP3209072B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7300889B2 (en) | 2000-01-27 | 2007-11-27 | Tokyo Ohka Kogyo Co., Ltd. | Method for forming a coating film on a plate-like workpiece |
| US7141492B2 (en) | 2002-04-22 | 2006-11-28 | Seiko Epson Corporation | Method for forming thin-film, apparatus for forming thin-film, method for manufacturing semiconductor device, electro-optical unit, and electronic apparatus |
| US7294155B2 (en) | 2003-05-01 | 2007-11-13 | Seiko Epson Corporation | Coating apparatus, thin film forming method, thin film forming apparatus, and semiconductor device manufacturing method, electro-optic device and electronic instrument |
| JP2008527757A (ja) * | 2005-01-13 | 2008-07-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 制御された二軸応力を有する超低誘電率膜および該作製方法 |
| JP2009170544A (ja) * | 2008-01-11 | 2009-07-30 | Rohm Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3209072B2 (ja) | 2001-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7517817B2 (en) | Method for forming a silicon oxide layer using spin-on glass | |
| JP3568537B2 (ja) | マイクロエレクトロニクス構造体用電子ビーム加工膜 | |
| US7179537B2 (en) | Spin-on glass composition and method of forming silicon oxide layer in semiconductor manufacturing process using the same | |
| US6958525B2 (en) | Low dielectric constant film material, film and semiconductor device using such material | |
| JP4545973B2 (ja) | シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法 | |
| JP3211950B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09307074A (ja) | 誘電体容量素子を用いた記憶装置及び製造方法 | |
| JPH08148559A (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| JPH07240460A (ja) | 半導体装置の製造方法 | |
| JP4413694B2 (ja) | スピンオンガラスによるシリコン酸化膜の形成方法 | |
| JPH08255834A (ja) | ０．５および０．５以下のｕｌｓｉ回路用の中間レベル誘電体内要素としての水素シルシクイオクサンをベースとした流動性酸化物 | |
| JP2004253790A (ja) | 半導体装置及びその製造方法 | |
| KR20000074613A (ko) | 실리콘-메틸 결합을 함유하는 절연층을 포함하는 다층 구조의 절연막 및 그 형성방법 | |
| TW503514B (en) | Film forming method, semiconductor device and semiconductor device manufacturing method | |
| US6436850B1 (en) | Method of degassing low k dielectric for metal deposition | |
| JPH06177120A (ja) | 層間絶縁膜の形成方法 | |
| JP2004253791A (ja) | 絶縁膜およびそれを用いた半導体装置 | |
| KR20020072259A (ko) | 반도체 장치의 제조방법 및 반도체 장치 | |
| JPH10242139A (ja) | 半導体装置の製造方法 | |
| JP3209072B2 (ja) | 絶縁膜の形成方法 | |
| JP3371333B2 (ja) | 絶縁膜の形成方法 | |
| JPH06163521A (ja) | 半導体装置の製造方法 | |
| JPH10313003A (ja) | 酸化シリコン系誘電体膜の形成方法 | |
| JPH09275102A (ja) | 絶縁膜の形成方法 | |
| JP2002289609A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010612 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |