JPH07240460A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07240460A JPH07240460A JP6030667A JP3066794A JPH07240460A JP H07240460 A JPH07240460 A JP H07240460A JP 6030667 A JP6030667 A JP 6030667A JP 3066794 A JP3066794 A JP 3066794A JP H07240460 A JPH07240460 A JP H07240460A
- Authority
- JP
- Japan
- Prior art keywords
- film
- vapor deposition
- chemical vapor
- sog
- deposition method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】ＳＯＧ膜を含んだ層間絶縁膜において、クラッ
ク等の発生を抑止し、耐水性の優れた製造方法を提供す
る。 【構成】下層配線１０７Ａ等を形成し、プラズマ酸化膜
１０８を形成した後、水素化シルセスキオキサン類を主
成分とする溶液の回転塗布，第１の熱処理によるプリベ
ーク，および第１の熱処理より高い温度での第２の熱処
理によりリフローされたＳＯＧ膜１０９ａを形成する。
続いて、プラズマ酸化膜１１０ａを形成する。
ク等の発生を抑止し、耐水性の優れた製造方法を提供す
る。 【構成】下層配線１０７Ａ等を形成し、プラズマ酸化膜
１０８を形成した後、水素化シルセスキオキサン類を主
成分とする溶液の回転塗布，第１の熱処理によるプリベ
ーク，および第１の熱処理より高い温度での第２の熱処
理によりリフローされたＳＯＧ膜１０９ａを形成する。
続いて、プラズマ酸化膜１１０ａを形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層配線を有する半導体装置における層間絶
縁膜の形成方法に関する。
関し、特に多層配線を有する半導体装置における層間絶
縁膜の形成方法に関する。
【０００２】
【従来の技術】半導体素子の微細化に伴ない、半導体装
置の構成には多層配線の採用が必須になる。多層配線を
有する半導体装置の層間絶縁膜としては、上層配線と下
層配線との間などの配線間の寄生容量を低減する目的か
ら、酸化シリコン系の絶縁膜が主流になっている。半導
体素子の微細化により、下層配線の配線間隔も縮小さ
れ、この配線間のアスペクト比（下層配線の膜厚（＝下
層配線の高さ）／下層配線の配線間隔）も高くなる。こ
のため、最近の層間絶縁膜の形成には、層間絶縁膜表面
が滑らかであることと下層配線の配線間における層間絶
縁膜の充填性とが要求される。さらに上層配線と下層配
線との間の寄生容量を低減するためにも、下層配線上面
上の層間絶縁膜の膜厚は厚いことが好ましくなる。これ
らの要求を満たす従来の層間絶縁膜の形成方法として
は、主にＳＯＧ膜を用いる方法とＰＳＧ膜もしくはＢＰ
ＳＧ膜をリフローする方法との２つがある。
置の構成には多層配線の採用が必須になる。多層配線を
有する半導体装置の層間絶縁膜としては、上層配線と下
層配線との間などの配線間の寄生容量を低減する目的か
ら、酸化シリコン系の絶縁膜が主流になっている。半導
体素子の微細化により、下層配線の配線間隔も縮小さ
れ、この配線間のアスペクト比（下層配線の膜厚（＝下
層配線の高さ）／下層配線の配線間隔）も高くなる。こ
のため、最近の層間絶縁膜の形成には、層間絶縁膜表面
が滑らかであることと下層配線の配線間における層間絶
縁膜の充填性とが要求される。さらに上層配線と下層配
線との間の寄生容量を低減するためにも、下層配線上面
上の層間絶縁膜の膜厚は厚いことが好ましくなる。これ
らの要求を満たす従来の層間絶縁膜の形成方法として
は、主にＳＯＧ膜を用いる方法とＰＳＧ膜もしくはＢＰ
ＳＧ膜をリフローする方法との２つがある。
【０００３】ＢＰＳＧ膜等をリフローする方法は、下層
配線が多結晶シリコン膜，高融点金属膜，高融点金属シ
リサイド膜あるいは高融点金属ポリサイド膜からなる場
合には採用できるが、下層配線の主材料がアルミ系金
属，銅あるいは金からなる場合には不適当である。リフ
ローに必要な温度は低くても８００℃程度必要である。
下層配線の主材料がアルミ系金属からなる場合、このリ
フロー温度はアルミ系金属の融点より高い。下層配線の
主材料が銅あるいは金からなる場合、銅および金の融点
はこの温度より高いが、これらの下層配線は銅膜あるい
は金膜の上下にバリアメタル膜が設けられた積層金属膜
であるが、この温度では銅あるいは金の熱拡散をこれら
のバリアメタル膜で抑止することができなくなる。
配線が多結晶シリコン膜，高融点金属膜，高融点金属シ
リサイド膜あるいは高融点金属ポリサイド膜からなる場
合には採用できるが、下層配線の主材料がアルミ系金
属，銅あるいは金からなる場合には不適当である。リフ
ローに必要な温度は低くても８００℃程度必要である。
下層配線の主材料がアルミ系金属からなる場合、このリ
フロー温度はアルミ系金属の融点より高い。下層配線の
主材料が銅あるいは金からなる場合、銅および金の融点
はこの温度より高いが、これらの下層配線は銅膜あるい
は金膜の上下にバリアメタル膜が設けられた積層金属膜
であるが、この温度では銅あるいは金の熱拡散をこれら
のバリアメタル膜で抑止することができなくなる。
【０００４】下層配線の主材料がアルミ系金属からなる
場合を例にすると、従来のＳＯＧ膜を用いる方法の概要
は、以下のようになっている。
場合を例にすると、従来のＳＯＧ膜を用いる方法の概要
は、以下のようになっている。
【０００５】まず、シリコン基板表面に所要の半導体素
子を形成し、全面に例えばＢＰＳＧ膜等を堆積，リフロ
ーして下地絶縁膜を形成し、所要のコンタクトホールを
形成した後、例えばチタン膜，窒化チタン膜（もしくは
窒化タングステン膜），アルミ−銅−シリコン合金膜お
よび窒化チタン膜（もしくは窒化タングステン膜）を順
次スパッタリングして膜厚約８００ｎｍの積層金属膜を
形成し、これを公知の方法でパターニングして複数の下
層配線を形成する。この下層配線の最小間隔は例えば
０．４μｍである。このような部分での２つの下層配線
に挟まれた空隙部のアスペクト比は約２となる。このと
き、下層配線と下地絶縁膜とは、シリコン基板に対し
て、それぞれ引張り応力と圧縮応力とを有する。
子を形成し、全面に例えばＢＰＳＧ膜等を堆積，リフロ
ーして下地絶縁膜を形成し、所要のコンタクトホールを
形成した後、例えばチタン膜，窒化チタン膜（もしくは
窒化タングステン膜），アルミ−銅−シリコン合金膜お
よび窒化チタン膜（もしくは窒化タングステン膜）を順
次スパッタリングして膜厚約８００ｎｍの積層金属膜を
形成し、これを公知の方法でパターニングして複数の下
層配線を形成する。この下層配線の最小間隔は例えば
０．４μｍである。このような部分での２つの下層配線
に挟まれた空隙部のアスペクト比は約２となる。このと
き、下層配線と下地絶縁膜とは、シリコン基板に対し
て、それぞれ引張り応力と圧縮応力とを有する。
【０００６】次に、下層配線を含めた下地絶縁膜表面
を、化学気相成長法による膜厚約２００ｎｍの酸化シリ
コン膜により覆う。ただし、このときの酸化シリコン膜
の膜厚は、下層配線上面および下地絶縁膜上面を直接に
覆う部分では２００ｎｍとなり、下層配線側面を覆う部
分では１００〜１５０ｎｍとなる。このため、この酸化
シリコン膜に覆われた上記空隙部のアスペクト比は、４
〜８となる。なお、この化学気相成長法の成長温度は、
下層配線の構成材料からの制約により、高々４５０℃で
ある。またこの化学気相成長法としては、下地絶縁膜の
応力との整合性と下層配線に対する段差被覆性とから、
プラズマ化学気相成長法が好ましい。このときの酸化シ
リコン膜は１×１０8 Ｐａ程度の圧縮応力を有してい
る。
を、化学気相成長法による膜厚約２００ｎｍの酸化シリ
コン膜により覆う。ただし、このときの酸化シリコン膜
の膜厚は、下層配線上面および下地絶縁膜上面を直接に
覆う部分では２００ｎｍとなり、下層配線側面を覆う部
分では１００〜１５０ｎｍとなる。このため、この酸化
シリコン膜に覆われた上記空隙部のアスペクト比は、４
〜８となる。なお、この化学気相成長法の成長温度は、
下層配線の構成材料からの制約により、高々４５０℃で
ある。またこの化学気相成長法としては、下地絶縁膜の
応力との整合性と下層配線に対する段差被覆性とから、
プラズマ化学気相成長法が好ましい。このときの酸化シ
リコン膜は１×１０8 Ｐａ程度の圧縮応力を有してい
る。
【０００７】次に、ポリケイ酸類（ｎＳｉＯ2 ・ｍ（Ｈ
2 Ｏ）：ただし、分子量は１０００ｇ／ｍｏｌ前後であ
り、ｎは３０〜４０程度であり、ｍはｎ−２，ｎ−１，
ｎ，およびｎ＋１のいずれかの値である。）を主成分と
し，有機溶剤からなる溶液を、上記酸化シリコン膜表面
に例えば５０００ｒｐｍで回転塗布する。続いて、１５
０℃程度の温度で約１分間のプリベークを行ない、有機
溶剤を除去する。これにより、酸化シリコン膜表面はＳ
ＯＧ膜により覆われる。このＳＯＧ膜の膜厚は下層配線
の上面上で高々２００ｎｍであり、このとき、４〜８程
度のアスペクト比を有する上記空隙部も、このＳＯＧ膜
により完全に充填される。この段階でのＳＯＧ膜はシラ
ノール結合（Ｓｉ−ＯＨ）を多量に含んでいる。引き続
いて、３００℃程度で約３０分間の熱処理を行なう。こ
の熱処理により、上記ＳＯＧ膜に脱水反応（２つのシラ
ノール結合から１分子のＨ2 Ｏが分離する）が起り、多
くのシラノール結合はシロキサン結合（Ｓｉ−Ｏ−Ｓ
ｉ）に変換される。この熱処理された（無機系の）ＳＯ
Ｇ膜は１×１０8 Ｐａ程度の引張り応力を有している。
2 Ｏ）：ただし、分子量は１０００ｇ／ｍｏｌ前後であ
り、ｎは３０〜４０程度であり、ｍはｎ−２，ｎ−１，
ｎ，およびｎ＋１のいずれかの値である。）を主成分と
し，有機溶剤からなる溶液を、上記酸化シリコン膜表面
に例えば５０００ｒｐｍで回転塗布する。続いて、１５
０℃程度の温度で約１分間のプリベークを行ない、有機
溶剤を除去する。これにより、酸化シリコン膜表面はＳ
ＯＧ膜により覆われる。このＳＯＧ膜の膜厚は下層配線
の上面上で高々２００ｎｍであり、このとき、４〜８程
度のアスペクト比を有する上記空隙部も、このＳＯＧ膜
により完全に充填される。この段階でのＳＯＧ膜はシラ
ノール結合（Ｓｉ−ＯＨ）を多量に含んでいる。引き続
いて、３００℃程度で約３０分間の熱処理を行なう。こ
の熱処理により、上記ＳＯＧ膜に脱水反応（２つのシラ
ノール結合から１分子のＨ2 Ｏが分離する）が起り、多
くのシラノール結合はシロキサン結合（Ｓｉ−Ｏ−Ｓ
ｉ）に変換される。この熱処理された（無機系の）ＳＯ
Ｇ膜は１×１０8 Ｐａ程度の引張り応力を有している。
【０００８】なお、ポリシロキサン類（（ＳｉＲ2 Ｏ）
n ）を主成分とし，有機溶剤からなる溶液を用いるなら
ば膜厚の厚い有機系のＳＯＧ膜を形成できるが、この有
機系のＳＯＧ膜にはアルキル基が残存するためこの有機
系のＳＯＧ膜を半導体装置に残置するのは好ましくな
い。
n ）を主成分とし，有機溶剤からなる溶液を用いるなら
ば膜厚の厚い有機系のＳＯＧ膜を形成できるが、この有
機系のＳＯＧ膜にはアルキル基が残存するためこの有機
系のＳＯＧ膜を半導体装置に残置するのは好ましくな
い。
【０００９】その後、（必要に応じて上記のようなＳＯ
Ｇ膜の形成工程を１〜３回程度行ない）ＳＯＧ膜の異方
性エッチングによるエッチバックを行ない、少なくとも
上記空隙部にＳＯＧ膜を残置し、表面が概ね滑らかな酸
化シリコンからなる層間絶縁膜を形成する。さらに必要
に応じて、化学気相成長法により全面に第２の酸化シリ
コン膜を形成し、下層配線に達するスルーホールを形成
した後、アルミ系金属膜からなる上層配線を形成し、半
導体装置を形成する。
Ｇ膜の形成工程を１〜３回程度行ない）ＳＯＧ膜の異方
性エッチングによるエッチバックを行ない、少なくとも
上記空隙部にＳＯＧ膜を残置し、表面が概ね滑らかな酸
化シリコンからなる層間絶縁膜を形成する。さらに必要
に応じて、化学気相成長法により全面に第２の酸化シリ
コン膜を形成し、下層配線に達するスルーホールを形成
した後、アルミ系金属膜からなる上層配線を形成し、半
導体装置を形成する。
【００１０】
【発明が解決しようとする課題】上記のポリケイ酸類を
出発原料とした（無機系の）ＳＯＧ膜を用いた層間絶縁
膜の形成方法では、シラノール結合をシロキサン結合に
変換するための３００℃程度の熱処理が必要である。こ
の熱処理による脱水反応により、熱処理後のＳＯＧ膜は
プリベーク直後のＳＯＧ膜に比べて２０％以上の体積収
縮が生じる。この熱処理後のＳＯＧ膜はシロキサン結合
により網状の構造をなすが、この熱処理により全てのシ
ラノール結合がシロキサン結合に変換されない。このた
め、この（無機系の）ＳＯＧ膜の網状の構造は、親水基
であるシラノール結合で終端する確率が大きくなる。ま
た、前述のように、この熱処理された後のＳＯＧ膜は大
きな値の引張り応力を有している。
出発原料とした（無機系の）ＳＯＧ膜を用いた層間絶縁
膜の形成方法では、シラノール結合をシロキサン結合に
変換するための３００℃程度の熱処理が必要である。こ
の熱処理による脱水反応により、熱処理後のＳＯＧ膜は
プリベーク直後のＳＯＧ膜に比べて２０％以上の体積収
縮が生じる。この熱処理後のＳＯＧ膜はシロキサン結合
により網状の構造をなすが、この熱処理により全てのシ
ラノール結合がシロキサン結合に変換されない。このた
め、この（無機系の）ＳＯＧ膜の網状の構造は、親水基
であるシラノール結合で終端する確率が大きくなる。ま
た、前述のように、この熱処理された後のＳＯＧ膜は大
きな値の引張り応力を有している。
【００１１】このため、ＳＯＧ膜を用いた層間絶縁膜の
上記従来の形成方法は、以下の問題を有する。まず、熱
処理後のＳＯＧ膜がプリベーク直後のＳＯＧ膜に比べて
大きく体積収縮することから、膜厚が１５０〜２００ｎ
ｍ程度になるとクラック，ボイドが発生しやすくなり、
層間絶縁膜表面の滑らかさ，下層配線間の空隙部の充填
性が損なわれる。この結果、上層配線の断線，上層配線
間あるいは上層配線と下層配線との間の短絡の発生，上
層配線のマイグレーション耐性の劣化などが生じる。１
回の工程で形成されるこのＳＯＧ膜の実用に耐える膜厚
は、高々１００ｎｍ程度である。このため、このＳＯＧ
膜の形成で層間絶縁膜の膜厚を確保するにはこのような
工程を複数回行なうことが必要となり、製造工程が長く
なるという欠点も有している。
上記従来の形成方法は、以下の問題を有する。まず、熱
処理後のＳＯＧ膜がプリベーク直後のＳＯＧ膜に比べて
大きく体積収縮することから、膜厚が１５０〜２００ｎ
ｍ程度になるとクラック，ボイドが発生しやすくなり、
層間絶縁膜表面の滑らかさ，下層配線間の空隙部の充填
性が損なわれる。この結果、上層配線の断線，上層配線
間あるいは上層配線と下層配線との間の短絡の発生，上
層配線のマイグレーション耐性の劣化などが生じる。１
回の工程で形成されるこのＳＯＧ膜の実用に耐える膜厚
は、高々１００ｎｍ程度である。このため、このＳＯＧ
膜の形成で層間絶縁膜の膜厚を確保するにはこのような
工程を複数回行なうことが必要となり、製造工程が長く
なるという欠点も有している。
【００１２】次に、熱処理された後のＳＯＧ膜は大きな
値の引張り応力を有することと、このＳＯＧ膜の網状の
構造が親水基であるシラノール結合で終端する確率が大
きくなることとから、このＳＯＧ膜では水分を吸着して
応力緩和をする傾向が大になる。この結果、上層配線
（および下層配線）の耐湿性が劣化する。
値の引張り応力を有することと、このＳＯＧ膜の網状の
構造が親水基であるシラノール結合で終端する確率が大
きくなることとから、このＳＯＧ膜では水分を吸着して
応力緩和をする傾向が大になる。この結果、上層配線
（および下層配線）の耐湿性が劣化する。
【００１３】新しいＳＯＧ膜を用いてこれらの欠点を解
消する層間絶縁膜を形成方法が、１９９２年のブイ−エ
ル−エス−アイ・マルチレベル・インターコネクション
・カンファレンス（ＶＬＳＩ Ｍｕｌｔｉｌｅｖｅｌ
Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ Ｃｏｎｆｅｒｅｎｃ
ｅ）予稿集１８０〜１８６頁に報告されている。この方
法は次のようになっている。まず、半導体基板表面を覆
う下地絶縁膜を形成し、アルミニウム膜からなる下層配
線を形成した後、全面に水素化シルセスキオキサン類
（（ＨＳｉＯ3/2 ）n ）を主成分とする溶液を塗布し、
１５０℃でプリベークした後、２００℃で６０秒間，３
００℃で６０秒間および４２５℃で１５分間の熱処理を
施して新しいＳＯＧ膜を形成する。
消する層間絶縁膜を形成方法が、１９９２年のブイ−エ
ル−エス−アイ・マルチレベル・インターコネクション
・カンファレンス（ＶＬＳＩ Ｍｕｌｔｉｌｅｖｅｌ
Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ Ｃｏｎｆｅｒｅｎｃ
ｅ）予稿集１８０〜１８６頁に報告されている。この方
法は次のようになっている。まず、半導体基板表面を覆
う下地絶縁膜を形成し、アルミニウム膜からなる下層配
線を形成した後、全面に水素化シルセスキオキサン類
（（ＨＳｉＯ3/2 ）n ）を主成分とする溶液を塗布し、
１５０℃でプリベークした後、２００℃で６０秒間，３
００℃で６０秒間および４２５℃で１５分間の熱処理を
施して新しいＳＯＧ膜を形成する。
【００１４】この新しいＳＯＧ膜の主な特徴は、次のと
おりである。このＳＯＧ膜の出発原料の分子量は、従来
の無機系のＳＯＧ膜の出発原料であるポリケイ酸類の分
子量より十分大きな値である。このため、従来の無機系
のＳＯＧ膜より膜厚を厚くすることができる。このＳＯ
Ｇ膜は２００℃程度からガラス転移する特性がある。こ
のＳＯＧ膜は疎水基であるＳｉ−Ｈ結合を終端とするシ
ロキサン結合による網状の構造を有する。このため、従
来の無機系のＳＯＧ膜より優れた耐水性を有する。
おりである。このＳＯＧ膜の出発原料の分子量は、従来
の無機系のＳＯＧ膜の出発原料であるポリケイ酸類の分
子量より十分大きな値である。このため、従来の無機系
のＳＯＧ膜より膜厚を厚くすることができる。このＳＯ
Ｇ膜は２００℃程度からガラス転移する特性がある。こ
のＳＯＧ膜は疎水基であるＳｉ−Ｈ結合を終端とするシ
ロキサン結合による網状の構造を有する。このため、従
来の無機系のＳＯＧ膜より優れた耐水性を有する。
【００１５】本発明者等は、上記報告に従ってこの新し
いＳＯＧ膜による層間絶縁膜の形成の追試を行なった。
最終熱処理後のこのＳＯＧ膜は、体積収縮率が約４％で
あり，従来のポリケイ酸類を出発原料とする無機系のＳ
ＯＧ膜と同程度（１×１０8Ｐａ）の引張り応力を有し
ていた。このＳＯＧ膜の膜厚は、従来のポリケイ酸類を
出発原料とする無機系のＳＯＧ膜より厚くできるが、５
００ｎｍ程度となるとクラックの発生が顕著になること
が明らかになった。これらクラック等の発生は従来の無
機系のＳＯＧ膜と同様に応力緩和によるものではある
が、従来の無機系のＳＯＧ膜と異なり極端な吸水性を伴
なうものではない。
いＳＯＧ膜による層間絶縁膜の形成の追試を行なった。
最終熱処理後のこのＳＯＧ膜は、体積収縮率が約４％で
あり，従来のポリケイ酸類を出発原料とする無機系のＳ
ＯＧ膜と同程度（１×１０8Ｐａ）の引張り応力を有し
ていた。このＳＯＧ膜の膜厚は、従来のポリケイ酸類を
出発原料とする無機系のＳＯＧ膜より厚くできるが、５
００ｎｍ程度となるとクラックの発生が顕著になること
が明らかになった。これらクラック等の発生は従来の無
機系のＳＯＧ膜と同様に応力緩和によるものではある
が、従来の無機系のＳＯＧ膜と異なり極端な吸水性を伴
なうものではない。
【００１６】本発明の目的は、水素化シルセスキオキサ
ン類を出発原料とする上記ＳＯＧ膜を構成材料の一部に
含む層間絶縁膜の形成方法を提供し、さらに、製造工程
を長くすることなくクラック，ボイドの発生を抑止して
十分に膜厚の厚い層間絶縁膜の形成方法を提供すること
にあり、耐湿性の十分に高い層間絶縁膜の形成方法を提
供することにある。
ン類を出発原料とする上記ＳＯＧ膜を構成材料の一部に
含む層間絶縁膜の形成方法を提供し、さらに、製造工程
を長くすることなくクラック，ボイドの発生を抑止して
十分に膜厚の厚い層間絶縁膜の形成方法を提供すること
にあり、耐湿性の十分に高い層間絶縁膜の形成方法を提
供することにある。
【００１７】
【課題を解決するための手段】本発明の半導体装置の製
造方法の第１の態様は、絶縁膜を介してシリコン基板表
面上に複数の下層配線を形成する工程と、第１のプラズ
マ化学気相成長法により、上記下層配線表面と上記絶縁
膜表面とを覆う第１の酸化シリコン膜を形成する工程
と、水素化シルセスキオキサン類（（ＨＳｉ
Ｏ3/2 ）n ）を主成分とする溶液を上記第１の酸化シリ
コン膜表面に塗布し、第１の熱処理によるプリベークを
行ない、この第１の酸化シリコン膜表面を覆うＳＯＧ膜
を形成する工程と、上記第１の熱処理より高い温度によ
る第２の熱処理により、上記ＳＯＧ膜をリフローする工
程と、第２のプラズマ化学気相成長法により、リフロー
された上記ＳＯＧ膜表面を覆う第２の酸化シリコン膜を
形成する工程とを有する。
造方法の第１の態様は、絶縁膜を介してシリコン基板表
面上に複数の下層配線を形成する工程と、第１のプラズ
マ化学気相成長法により、上記下層配線表面と上記絶縁
膜表面とを覆う第１の酸化シリコン膜を形成する工程
と、水素化シルセスキオキサン類（（ＨＳｉ
Ｏ3/2 ）n ）を主成分とする溶液を上記第１の酸化シリ
コン膜表面に塗布し、第１の熱処理によるプリベークを
行ない、この第１の酸化シリコン膜表面を覆うＳＯＧ膜
を形成する工程と、上記第１の熱処理より高い温度によ
る第２の熱処理により、上記ＳＯＧ膜をリフローする工
程と、第２のプラズマ化学気相成長法により、リフロー
された上記ＳＯＧ膜表面を覆う第２の酸化シリコン膜を
形成する工程とを有する。
【００１８】好ましくは、上記下層配線がアルミニウム
を主材料として含む金属膜，銅を主とした積層金属膜も
しくは金を主とした積層金属膜からなる。さらに、リフ
ローされた上記ＳＯＧ膜表面を化学的機械研磨法により
平坦化する工程を有する。さらに好ましくは、上記第１
のプラズマ化学気相成長法および上記第２のプラズマ化
学気相成長法の少なくとも一方が、テトラエチルオルソ
シリケートと酸素とを原料とするプラズマ化学気相成長
法である。あるいは、上記第１のプラズマ化学気相成長
法および上記第２のプラズマ化学気相成長法の少なくと
も一方が、シランと亜酸化窒素とを原料とするプラズマ
化学気相成長法である。
を主材料として含む金属膜，銅を主とした積層金属膜も
しくは金を主とした積層金属膜からなる。さらに、リフ
ローされた上記ＳＯＧ膜表面を化学的機械研磨法により
平坦化する工程を有する。さらに好ましくは、上記第１
のプラズマ化学気相成長法および上記第２のプラズマ化
学気相成長法の少なくとも一方が、テトラエチルオルソ
シリケートと酸素とを原料とするプラズマ化学気相成長
法である。あるいは、上記第１のプラズマ化学気相成長
法および上記第２のプラズマ化学気相成長法の少なくと
も一方が、シランと亜酸化窒素とを原料とするプラズマ
化学気相成長法である。
【００１９】本発明の半導体装置の製造方法の第２の態
様は、絶縁膜を介してシリコン基板表面上に複数の下層
配線を形成する工程と、第１のプラズマ化学気相成長法
により、上記下層配線表面と上記絶縁膜表面とを覆う第
１の酸化シリコン膜を形成する工程と、水素化シルセス
キオキサン類（（ＨＳｉＯ3/2 ）n ）を主成分とする溶
液を上記第１の酸化シリコン膜表面に塗布し、第１の熱
処理によるプリベークを行ない、この第１の酸化シリコ
ン膜表面を覆うＳＯＧ膜を形成する工程と、上記第１の
熱処理より高い温度による第２の熱処理により、上記Ｓ
ＯＧ膜をリフローする工程と、リフローされた上記ＳＯ
Ｇ膜の表面を酸素プラズマ処理する工程と、上記第１の
熱処理より高い温度による第３の熱処理により、酸素プ
ラズマ処理された上記ＳＯＧ膜を固化する工程と、第２
のプラズマ化学気相成長法により、固化された上記ＳＯ
Ｇ膜表面を覆う第２の酸化シリコン膜を形成する工程と
を有する。
様は、絶縁膜を介してシリコン基板表面上に複数の下層
配線を形成する工程と、第１のプラズマ化学気相成長法
により、上記下層配線表面と上記絶縁膜表面とを覆う第
１の酸化シリコン膜を形成する工程と、水素化シルセス
キオキサン類（（ＨＳｉＯ3/2 ）n ）を主成分とする溶
液を上記第１の酸化シリコン膜表面に塗布し、第１の熱
処理によるプリベークを行ない、この第１の酸化シリコ
ン膜表面を覆うＳＯＧ膜を形成する工程と、上記第１の
熱処理より高い温度による第２の熱処理により、上記Ｓ
ＯＧ膜をリフローする工程と、リフローされた上記ＳＯ
Ｇ膜の表面を酸素プラズマ処理する工程と、上記第１の
熱処理より高い温度による第３の熱処理により、酸素プ
ラズマ処理された上記ＳＯＧ膜を固化する工程と、第２
のプラズマ化学気相成長法により、固化された上記ＳＯ
Ｇ膜表面を覆う第２の酸化シリコン膜を形成する工程と
を有する。
【００２０】好ましくは、上記下層配線がアルミニウム
を主材料として含む金属膜，銅を主とした積層金属膜も
しくは金を主とした積層金属膜からなる。さらに、リフ
ローされた上記ＳＯＧ膜表面を化学的機械研磨法により
平坦化する工程を有する。さらに好ましくは、上記第１
のプラズマ化学気相成長法および上記第２のプラズマ化
学気相成長法の少なくとも一方が、テトラエチルオルソ
シリケートと酸素とを原料とするプラズマ化学気相成長
法である。あるいは、上記第１のプラズマ化学気相成長
法および上記第２のプラズマ化学気相成長法の少なくと
も一方が、シランと亜酸化窒素とを原料とするプラズマ
化学気相成長法である。
を主材料として含む金属膜，銅を主とした積層金属膜も
しくは金を主とした積層金属膜からなる。さらに、リフ
ローされた上記ＳＯＧ膜表面を化学的機械研磨法により
平坦化する工程を有する。さらに好ましくは、上記第１
のプラズマ化学気相成長法および上記第２のプラズマ化
学気相成長法の少なくとも一方が、テトラエチルオルソ
シリケートと酸素とを原料とするプラズマ化学気相成長
法である。あるいは、上記第１のプラズマ化学気相成長
法および上記第２のプラズマ化学気相成長法の少なくと
も一方が、シランと亜酸化窒素とを原料とするプラズマ
化学気相成長法である。
【００２１】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００２２】半導体装置の製造工程の断面模式図である
図１および図２と、水素化シルセスキオキサン類（（Ｈ
ＳｉＯ3/2 ）n ）（分子量は約１００００ｇ／ｍｏｌ，
ｎは１８０〜１９５程度）を出発原料とするＳＯＧ膜の
収縮率およびシリコン基板に対する引張り応力の熱処理
温度依存性を示すグラフである図３および図４とを併せ
て参照すると、本発明の第１の実施例は、下層配線の主
材料がアルミ系金属からなり，上記ＳＯＧ膜を含んだ場
合の半導体装置の製造方法であり、以下のようになって
いる。
図１および図２と、水素化シルセスキオキサン類（（Ｈ
ＳｉＯ3/2 ）n ）（分子量は約１００００ｇ／ｍｏｌ，
ｎは１８０〜１９５程度）を出発原料とするＳＯＧ膜の
収縮率およびシリコン基板に対する引張り応力の熱処理
温度依存性を示すグラフである図３および図４とを併せ
て参照すると、本発明の第１の実施例は、下層配線の主
材料がアルミ系金属からなり，上記ＳＯＧ膜を含んだ場
合の半導体装置の製造方法であり、以下のようになって
いる。
【００２３】まず、シリコン基板１０１表面に所要の半
導体素子（図示せず）を形成し、全面に下地絶縁膜とし
て例えばＢＰＳＧ膜等を堆積，リフローしてＢＰＳＧ膜
１０２を形成し、所要のコンタクトホール（図示せず）
を形成する。なお、このＢＰＳＧ膜１０２の上面は、滑
らかではあるが、必らずしも平坦化されてはいない。膜
厚１００ｎｍ程度のチタン膜１０３，膜厚１００ｎｍ程
度の窒化チタン膜１０４（窒化タングステン膜でもよ
い），膜厚５５０ｎｍ程度のアルミ−銅−シリコン合金
膜１０５および膜厚５０ｎｍ程度の窒化チタン膜１０６
（窒化タングステン膜でもよい）を順次スパッタリング
して膜厚約８００ｎｍの積層金属膜を形成し、これを公
知の方法でパターニングして下層配線１０７Ａ，１０７
Ｂ，１０７Ｃ，１０７Ｄ等を形成する。これら下層配線
１０７Ａ，１０７Ｂ，１０７Ｃ，１０７Ｄ等の最小間隔
は例えば０．４μｍである。このような部分での２つの
下層配線に挟まれた空隙部のアスペクト比は約２とな
る。このとき、ＢＰＳＧ膜１０２と下層配線１０７Ａ，
１０７Ｂ，１０７Ｃ，１０７Ｄ等とは、シリコン基板１
０１に対して、それぞれ圧縮応力と引張り応力とを有す
る〔図１（ａ）〕。
導体素子（図示せず）を形成し、全面に下地絶縁膜とし
て例えばＢＰＳＧ膜等を堆積，リフローしてＢＰＳＧ膜
１０２を形成し、所要のコンタクトホール（図示せず）
を形成する。なお、このＢＰＳＧ膜１０２の上面は、滑
らかではあるが、必らずしも平坦化されてはいない。膜
厚１００ｎｍ程度のチタン膜１０３，膜厚１００ｎｍ程
度の窒化チタン膜１０４（窒化タングステン膜でもよ
い），膜厚５５０ｎｍ程度のアルミ−銅−シリコン合金
膜１０５および膜厚５０ｎｍ程度の窒化チタン膜１０６
（窒化タングステン膜でもよい）を順次スパッタリング
して膜厚約８００ｎｍの積層金属膜を形成し、これを公
知の方法でパターニングして下層配線１０７Ａ，１０７
Ｂ，１０７Ｃ，１０７Ｄ等を形成する。これら下層配線
１０７Ａ，１０７Ｂ，１０７Ｃ，１０７Ｄ等の最小間隔
は例えば０．４μｍである。このような部分での２つの
下層配線に挟まれた空隙部のアスペクト比は約２とな
る。このとき、ＢＰＳＧ膜１０２と下層配線１０７Ａ，
１０７Ｂ，１０７Ｃ，１０７Ｄ等とは、シリコン基板１
０１に対して、それぞれ圧縮応力と引張り応力とを有す
る〔図１（ａ）〕。
【００２４】次に、テトラエチルオルソシリケート（Ｓ
ｉ（ＯＣ2 Ｈ5 ）4 ；ＴＥＯＳ）を窒素，アルゴンある
いはヘリウムでバブリングしたガスと酸素とを原料とす
るプラズマ化学気相成長法により、下層配線１０７Ａ，
１０７Ｂ，１０７Ｃ，１０７Ｄ等の露出面とＢＰＳＧ膜
１０２の露出面とを覆う第１の酸化シリコン膜（プラズ
マ酸化膜と記す）１０８を形成する。このプラズマ酸化
膜１０８は、シリコン基板１０１に対して、１×１０8
Ｐａ程度の圧縮応力を有している。このプラズマ酸化膜
１０８の成長温度（シリコン基板１０１裏面に対する加
熱温度）は例えば４００℃であり、成長時間は２〜３分
間程度である。このプラズマ酸化膜１０８は段差被覆性
に優れており、このプラズマ酸化膜１０８の膜厚は下層
配線１０７Ａ等の上面およびＢＰＳＧ膜１０２上面を直
接に覆う部分では２００ｎｍ，下層配線１０７Ａ等の側
面を直接に覆う部分では１００〜１５０ｎｍとなる。こ
のため、このプラズマ酸化膜１０８に覆われた上記空隙
部のアスペクト比は、４〜８となる〔図１（ｂ）〕。
ｉ（ＯＣ2 Ｈ5 ）4 ；ＴＥＯＳ）を窒素，アルゴンある
いはヘリウムでバブリングしたガスと酸素とを原料とす
るプラズマ化学気相成長法により、下層配線１０７Ａ，
１０７Ｂ，１０７Ｃ，１０７Ｄ等の露出面とＢＰＳＧ膜
１０２の露出面とを覆う第１の酸化シリコン膜（プラズ
マ酸化膜と記す）１０８を形成する。このプラズマ酸化
膜１０８は、シリコン基板１０１に対して、１×１０8
Ｐａ程度の圧縮応力を有している。このプラズマ酸化膜
１０８の成長温度（シリコン基板１０１裏面に対する加
熱温度）は例えば４００℃であり、成長時間は２〜３分
間程度である。このプラズマ酸化膜１０８は段差被覆性
に優れており、このプラズマ酸化膜１０８の膜厚は下層
配線１０７Ａ等の上面およびＢＰＳＧ膜１０２上面を直
接に覆う部分では２００ｎｍ，下層配線１０７Ａ等の側
面を直接に覆う部分では１００〜１５０ｎｍとなる。こ
のため、このプラズマ酸化膜１０８に覆われた上記空隙
部のアスペクト比は、４〜８となる〔図１（ｂ）〕。
【００２５】なお、上記プラズマ酸化膜１０８の成長温
度の設定は成長時間を短時間にするためのものであり、
この段階で４００℃に設定しても上記アルミ−銅−シリ
コン合金膜１０５の側面には極めて薄いアルミナ膜が形
成されていること等からこの合金膜１０５はリフローし
ない。この成長温度は、目的に応じて３００℃程度まで
下げることができる。また、ＴＥＯＳと酸素とによるプ
ラズマ化学気相成長法の代りに、シラン（ＳｉＨ4 ）と
亜酸化窒素（Ｎ2 Ｏ）とを原料としたプラズマ化学気相
成長法により、第１の酸化シリコン膜であるプラズマ酸
化膜を形成してもよい。このプラズマ化学気相成長法で
の成長温度は、２７０〜３００℃程度である。ただし、
この場合には、下層配線１０７Ａ等に対する段差被覆性
がＴＥＯＳと酸素とによるプラズマ化学気相成長法によ
り形成したプラズマ酸化膜１０８より多少劣ることにな
る。
度の設定は成長時間を短時間にするためのものであり、
この段階で４００℃に設定しても上記アルミ−銅−シリ
コン合金膜１０５の側面には極めて薄いアルミナ膜が形
成されていること等からこの合金膜１０５はリフローし
ない。この成長温度は、目的に応じて３００℃程度まで
下げることができる。また、ＴＥＯＳと酸素とによるプ
ラズマ化学気相成長法の代りに、シラン（ＳｉＨ4 ）と
亜酸化窒素（Ｎ2 Ｏ）とを原料としたプラズマ化学気相
成長法により、第１の酸化シリコン膜であるプラズマ酸
化膜を形成してもよい。このプラズマ化学気相成長法で
の成長温度は、２７０〜３００℃程度である。ただし、
この場合には、下層配線１０７Ａ等に対する段差被覆性
がＴＥＯＳと酸素とによるプラズマ化学気相成長法によ
り形成したプラズマ酸化膜１０８より多少劣ることにな
る。
【００２６】次に、水素化シルセスキオキサン類（（Ｈ
ＳｉＯ3/2 ）n ）（分子量約１００００ｇ／ｍｏｌ；ｎ
は１８０〜１９５程度）を主成分（約２０重量％含有）
とし，メチルイソブチルケトン（ＣＨ3 ＣＯＣ2 Ｈ
3 （ＣＨ3 ）2 ；ＭＩＢＫ）を溶剤とする溶液を、全面
に約１０００ｒｐｍで回転塗布する。２００℃で約２分
間からなる第１の熱処理であるプリベークをホットプレ
ート上で行ない、有機溶剤を完全に蒸発させて、プラズ
マ酸化膜１０８表面を覆うＳＯＧ膜（図示せず）を形成
する。窒素雰囲気の電気炉で３００℃，１時間程度の第
２の熱処理を行ない、プリベースされたＳＯＧ膜を脱
水，リフローしてＳＯＧ膜１０９ａを形成する。このＳ
ＯＧ膜１０９ａの上面は滑らかである。このＳＯＧ膜１
０９ａの膜厚は、下層配線１０７Ａ，１０７Ｂ，１０７
Ｃ，１０７Ｄ上面では２００〜３００ｎｍ程度であり、
下層配線の間隔の広い部分でのＢＰＳＧ膜１０２表面直
上では７００ｎｍ程度である。また、このＳＯＧ膜１０
９ａは、アスペクト比が４〜８となる下層配線の上記空
隙部も完全に充填している〔図１（ｃ）〕。
ＳｉＯ3/2 ）n ）（分子量約１００００ｇ／ｍｏｌ；ｎ
は１８０〜１９５程度）を主成分（約２０重量％含有）
とし，メチルイソブチルケトン（ＣＨ3 ＣＯＣ2 Ｈ
3 （ＣＨ3 ）2 ；ＭＩＢＫ）を溶剤とする溶液を、全面
に約１０００ｒｐｍで回転塗布する。２００℃で約２分
間からなる第１の熱処理であるプリベークをホットプレ
ート上で行ない、有機溶剤を完全に蒸発させて、プラズ
マ酸化膜１０８表面を覆うＳＯＧ膜（図示せず）を形成
する。窒素雰囲気の電気炉で３００℃，１時間程度の第
２の熱処理を行ない、プリベースされたＳＯＧ膜を脱
水，リフローしてＳＯＧ膜１０９ａを形成する。このＳ
ＯＧ膜１０９ａの上面は滑らかである。このＳＯＧ膜１
０９ａの膜厚は、下層配線１０７Ａ，１０７Ｂ，１０７
Ｃ，１０７Ｄ上面では２００〜３００ｎｍ程度であり、
下層配線の間隔の広い部分でのＢＰＳＧ膜１０２表面直
上では７００ｎｍ程度である。また、このＳＯＧ膜１０
９ａは、アスペクト比が４〜８となる下層配線の上記空
隙部も完全に充填している〔図１（ｃ）〕。
【００２７】水素化シルセスキオキサン類を出発原料と
するＳＯＧ膜は、２００℃程度からガラス転移を起しだ
す。第１の熱処理である上記プリベークの温度設定は、
溶剤の除去とガラス転移とを同時に起させるためであ
る。第２の熱処理である３００℃では、ガラス転移と共
に脱水が起る。この脱水のため体積収縮が起る。プリベ
ークされた段階のＳＯＧ膜に対するこのＳＯＧ膜１０９
ａの収縮率は、１％より小さい。３００℃１時間の熱処
理の代りに、４００℃１時間，５００℃１時間の熱処理
を行なうと、収縮率は約３％，約９％と大きくなる〔図
３〕。
するＳＯＧ膜は、２００℃程度からガラス転移を起しだ
す。第１の熱処理である上記プリベークの温度設定は、
溶剤の除去とガラス転移とを同時に起させるためであ
る。第２の熱処理である３００℃では、ガラス転移と共
に脱水が起る。この脱水のため体積収縮が起る。プリベ
ークされた段階のＳＯＧ膜に対するこのＳＯＧ膜１０９
ａの収縮率は、１％より小さい。３００℃１時間の熱処
理の代りに、４００℃１時間，５００℃１時間の熱処理
を行なうと、収縮率は約３％，約９％と大きくなる〔図
３〕。
【００２８】屈折率を比較してみると、プリベーク直後
のこのＳＯＧ膜では１．４１となり、ＳＯＧ膜１０９ａ
では１．３９となり、４００℃，５００℃の熱処理を施
したＳＯＧ膜では１．４１，１．４３となる。すなわ
ち、３００℃の熱処理を施したＳＯＧ膜１０９ａの屈折
率が最小となる。このＳＯＧ膜１０９ａの１ＭＨｚでの
比誘電率は約３．０となり、通常の（化学気相成長法あ
るいは熱酸化法による）酸化シリコン膜より小さな値と
なる。これは、このＳＯＧ膜１０９ａの含水率が極めて
低く、通常の酸化シリコン膜よりこのＳＯＧ膜１０９ａ
の比重が小さいためと考えられる。
のこのＳＯＧ膜では１．４１となり、ＳＯＧ膜１０９ａ
では１．３９となり、４００℃，５００℃の熱処理を施
したＳＯＧ膜では１．４１，１．４３となる。すなわ
ち、３００℃の熱処理を施したＳＯＧ膜１０９ａの屈折
率が最小となる。このＳＯＧ膜１０９ａの１ＭＨｚでの
比誘電率は約３．０となり、通常の（化学気相成長法あ
るいは熱酸化法による）酸化シリコン膜より小さな値と
なる。これは、このＳＯＧ膜１０９ａの含水率が極めて
低く、通常の酸化シリコン膜よりこのＳＯＧ膜１０９ａ
の比重が小さいためと考えられる。
【００２９】また、熱処理温度に対する応力の変化を測
定すると、次のようになる。シリコン基板１０１に対し
て、ＳＯＧ膜１０９ａ，４００℃，５００℃の熱処理を
施したＳＯＧ膜は、それぞれ約０．２×１０8 Ｐａ，約
１．０×１０8 Ｐａ，約１．５×１０8 Ｐａの引張り応
力を有する〔図４〕。赤外吸収（ＦＴ−ＩＲ）スペクト
ルの測定によると、ＳＯＧ膜１０９ａ，４００℃，５０
０℃の熱処理を施したＳＯＧ膜は、熱処理直後ではシラ
ノール基を有していない。しかしながら、１月間放置し
た後では、５００℃の熱処理を施したＳＯＧ膜にシラノ
ール基および水分が検出される。４００℃の熱処理を施
したＳＯＧ膜は、大きな応力を有するにもかかわらず、
この膜の応力緩和には吸水性を伴なわないことが明らか
になる。クラック，ボイドの発生を無視（これに関する
考察は後述する）するならば、リフロー性と耐水性（耐
湿性）とから、第２の熱処理の温度は３００℃〜４００
℃が好ましいことになる。
定すると、次のようになる。シリコン基板１０１に対し
て、ＳＯＧ膜１０９ａ，４００℃，５００℃の熱処理を
施したＳＯＧ膜は、それぞれ約０．２×１０8 Ｐａ，約
１．０×１０8 Ｐａ，約１．５×１０8 Ｐａの引張り応
力を有する〔図４〕。赤外吸収（ＦＴ−ＩＲ）スペクト
ルの測定によると、ＳＯＧ膜１０９ａ，４００℃，５０
０℃の熱処理を施したＳＯＧ膜は、熱処理直後ではシラ
ノール基を有していない。しかしながら、１月間放置し
た後では、５００℃の熱処理を施したＳＯＧ膜にシラノ
ール基および水分が検出される。４００℃の熱処理を施
したＳＯＧ膜は、大きな応力を有するにもかかわらず、
この膜の応力緩和には吸水性を伴なわないことが明らか
になる。クラック，ボイドの発生を無視（これに関する
考察は後述する）するならば、リフロー性と耐水性（耐
湿性）とから、第２の熱処理の温度は３００℃〜４００
℃が好ましいことになる。
【００３０】次に、上記プラズマ酸化膜１０８と同様の
方法により、第２の酸化シリコン膜であるところの膜厚
３００ｎｍ程度のプラズマ酸化膜１１０ａを形成し、本
実施例による層間絶縁膜の形成が終了する〔図１
（ｄ）〕。このプラズマ酸化膜１１０ａを形成する際に
ＳＯＧ膜１０９ａも４００℃の熱処理に晒されることに
なるが、短時間であるためＳＯＧ膜１０９ａの膜質の変
化は無視できる。なお、このプラズマ酸化膜１１０ａ
も、シランと亜酸化窒素とを原料としたプラズマ化学気
相成長法により形成してもよい。
方法により、第２の酸化シリコン膜であるところの膜厚
３００ｎｍ程度のプラズマ酸化膜１１０ａを形成し、本
実施例による層間絶縁膜の形成が終了する〔図１
（ｄ）〕。このプラズマ酸化膜１１０ａを形成する際に
ＳＯＧ膜１０９ａも４００℃の熱処理に晒されることに
なるが、短時間であるためＳＯＧ膜１０９ａの膜質の変
化は無視できる。なお、このプラズマ酸化膜１１０ａ
も、シランと亜酸化窒素とを原料としたプラズマ化学気
相成長法により形成してもよい。
【００３１】続いて、フォトレジスト（図示せず）をマ
スクにして、プラズマ酸化膜１１０ａ，ＳＯＧ膜１０９
ａおよびプラズマ酸化膜１０８を順次エッチングして、
例えば下層配線１０７Ａに達するスルーホール１１１ａ
を形成する。このエッチングは、例えばトリフルオロメ
タン（ＣＨＦ3 ）と酸素とをエッチングガスとし，１０
Ｐａの圧力で１２００Ｗの電力による異方性プラズマエ
ッチングである。このエッチングでは、窒化チタン膜１
０６のエッチングレートも高いため、スレーホール１１
１ａの底面にはアルミ−銅−シリコン合金膜１０５が露
出する〔図２（ａ）〕。
スクにして、プラズマ酸化膜１１０ａ，ＳＯＧ膜１０９
ａおよびプラズマ酸化膜１０８を順次エッチングして、
例えば下層配線１０７Ａに達するスルーホール１１１ａ
を形成する。このエッチングは、例えばトリフルオロメ
タン（ＣＨＦ3 ）と酸素とをエッチングガスとし，１０
Ｐａの圧力で１２００Ｗの電力による異方性プラズマエ
ッチングである。このエッチングでは、窒化チタン膜１
０６のエッチングレートも高いため、スレーホール１１
１ａの底面にはアルミ−銅−シリコン合金膜１０５が露
出する〔図２（ａ）〕。
【００３２】引き続いて、全面にチタン膜１１３ａおよ
び窒化チタン膜１１４ａを順次スパッタリングにより形
成し、さらに化学気相成長法によりタングステン膜１１
５ａを形成する。続いて、プラズマ酸化膜１１０ａ上面
を覆うタングステン膜１１５ａが除去されるまで、プラ
ズマエッチングによるタングステン膜１１５ａのエッチ
バックを行なう。このプラズマエッチングは、例えば以
下のようになっている。エッチングガスは６弗化硫黄
（ＳＦ6 ），キャリアガスはアルゴン（Ａｒ），圧力は
３０Ｐａ，電力は４００Ｗである。この条件のエッチバ
ックにより、プラズマ酸化膜１１０ａ上面を覆う窒化チ
タン膜１１４ａおよびチタン膜１１３ａも除去され、ス
ルーホール１１１ａを充填する姿態を有したチタン膜１
１３ａ，窒化チタン膜１１４ａおよびタングステン膜１
１５ａのみが残置される〔図２（ｂ）〕。
び窒化チタン膜１１４ａを順次スパッタリングにより形
成し、さらに化学気相成長法によりタングステン膜１１
５ａを形成する。続いて、プラズマ酸化膜１１０ａ上面
を覆うタングステン膜１１５ａが除去されるまで、プラ
ズマエッチングによるタングステン膜１１５ａのエッチ
バックを行なう。このプラズマエッチングは、例えば以
下のようになっている。エッチングガスは６弗化硫黄
（ＳＦ6 ），キャリアガスはアルゴン（Ａｒ），圧力は
３０Ｐａ，電力は４００Ｗである。この条件のエッチバ
ックにより、プラズマ酸化膜１１０ａ上面を覆う窒化チ
タン膜１１４ａおよびチタン膜１１３ａも除去され、ス
ルーホール１１１ａを充填する姿態を有したチタン膜１
１３ａ，窒化チタン膜１１４ａおよびタングステン膜１
１５ａのみが残置される〔図２（ｂ）〕。
【００３３】さらに、チタン膜１２３ａ，窒化チタン膜
１２４ａ（窒化タングステン膜でもよい），アルミ−銅
−シリコン合金膜１２５ａおよび窒化チタン膜１２６ａ
（窒化タングステン膜でもよい）を順次スパッタリング
して積層金属膜を形成し、これを公知の方法でパターニ
ングして上層配線１２７ａ等を形成する〔図２
（ｃ）〕。
１２４ａ（窒化タングステン膜でもよい），アルミ−銅
−シリコン合金膜１２５ａおよび窒化チタン膜１２６ａ
（窒化タングステン膜でもよい）を順次スパッタリング
して積層金属膜を形成し、これを公知の方法でパターニ
ングして上層配線１２７ａ等を形成する〔図２
（ｃ）〕。
【００３４】上記第１の実施例におけるＳＯＧ膜１０９
ａは、上記報告（１９９２年のブイ−エル−エス−アイ
・マルチレベル・インターコネクション・カンファレン
ス予稿集１８０〜１８６頁）のＳＯＧ膜と同様に、疎水
基であるＳｉ−Ｈ結合を終端とするシロキサン結合によ
る網状の構造を有する。このため、本実施例のＳＯＧ膜
１０９ａも上記報告のＳＯＧ膜と同様に、ポリシロキサ
ン類（（ＳｉＲ2 Ｏ）n ）を出発原料とする従来の無機
系のＳＯＧ膜に比べて、耐水性（耐湿性）に優れてお
り、（スルーホール１１１ａを充填する部分を含めた）
上層配線１２７ａおよび下層配線１０７Ａ等の耐湿性の
劣化の抑止が容易になる。
ａは、上記報告（１９９２年のブイ−エル−エス−アイ
・マルチレベル・インターコネクション・カンファレン
ス予稿集１８０〜１８６頁）のＳＯＧ膜と同様に、疎水
基であるＳｉ−Ｈ結合を終端とするシロキサン結合によ
る網状の構造を有する。このため、本実施例のＳＯＧ膜
１０９ａも上記報告のＳＯＧ膜と同様に、ポリシロキサ
ン類（（ＳｉＲ2 Ｏ）n ）を出発原料とする従来の無機
系のＳＯＧ膜に比べて、耐水性（耐湿性）に優れてお
り、（スルーホール１１１ａを充填する部分を含めた）
上層配線１２７ａおよび下層配線１０７Ａ等の耐湿性の
劣化の抑止が容易になる。
【００３５】また、プリベークしたＳＯＧ膜に対する収
縮率はＳＯＧ膜１０９ａの方が上記報告のＳＯＧ膜より
小さく、シリコン基板に対する引張り応力もＳＯＧ膜１
０９ａの方が上記報告のＳＯＧ膜より小さい。上記報告
の方法では、ＳＯＧ膜自体の引張り応力が大きく、上記
報告のＳＯＧ膜の下地が圧縮応力を有する下地絶縁膜と
引張り応力を有する下層配線とからなるために上記報告
のＳＯＧ膜の下地の応力の分布に不連続性が生じてい
た。このため、上記報告のＳＯＧ膜にはクラック，ボイ
ド等が発生しやすくなるものと推測される。結果とし
て、この上記報告のＳＯＧ膜の膜厚は５００ｎｍ以上に
はできなかった。これに対して本実施例では、ＳＯＧ膜
１０９ａ自体の引張り応力が小さく、ＳＯＧ膜１０９ａ
の下地が圧縮応力を有するプラズマ酸化膜１０８のみか
らなるためにこの下地の応力分布の不連続性はない。こ
のため、ＳＯＧ膜１０９ａは上記報告のＳＯＧ膜に比べ
てクラック，ボイド等の発生が極めて少なくなり、アス
ペクト比の高い２つの下層配線の間（例えば下層配線１
０７Ａと下層配線１０７Ｂとの間）の充填性も好まし
く、膜厚を１μｍ程度にしても使用可能となる。（ま
た、プラズマ酸化膜１０８を設けることにより、第２の
熱処理温度が４００℃でも、クラック，ボイド等の発生
が極めて少なくなり、膜厚を１μｍ程度にすることが可
能になる。このことからも、ＳＯＧ膜１０９ａを覆うプ
ラズマ酸化膜１１０ａの成長温度が４００℃であって
も、ＳＯＧ膜１０９ａに対して支障はないことが明らか
になる。） さらに本実施例では、ＳＯＧ膜１０９ａの表面は、シリ
コン基板１０１に対して圧縮応力を有するプラズマ酸化
膜１１０ａにより覆われている。すなわち、引張り応力
を有するＳＯＧ膜１０９ａは、圧縮応力を有するプラズ
マ酸化膜１１０ａおよびプラズマ酸化膜１０８により挟
まれている。本実施例の層間絶縁膜がこのようにプラズ
マ酸化膜１１０ａ，ＳＯＧ膜１０９ａおよびプラズマ酸
化膜１０８の３層構造となることから、この層間絶縁膜
自体の応力，さらにはこの層間絶縁膜と下層配線１０７
Ａ等との間の応力，およびこの層間絶縁膜と上層配線１
２７ａとの間の応力も、緩和されやすくなる。もしもこ
のプラズマ酸化膜１１０ａを設けないと、引張り応力を
有する上層配線１２７ａが引張り応力を有するＳＯＧ膜
１０９ａの上面に直接に形成されることになり、上層配
線１２７ａの断線およびＳＯＧ膜１０９ａのクラック等
の発生が頻発することになる。
縮率はＳＯＧ膜１０９ａの方が上記報告のＳＯＧ膜より
小さく、シリコン基板に対する引張り応力もＳＯＧ膜１
０９ａの方が上記報告のＳＯＧ膜より小さい。上記報告
の方法では、ＳＯＧ膜自体の引張り応力が大きく、上記
報告のＳＯＧ膜の下地が圧縮応力を有する下地絶縁膜と
引張り応力を有する下層配線とからなるために上記報告
のＳＯＧ膜の下地の応力の分布に不連続性が生じてい
た。このため、上記報告のＳＯＧ膜にはクラック，ボイ
ド等が発生しやすくなるものと推測される。結果とし
て、この上記報告のＳＯＧ膜の膜厚は５００ｎｍ以上に
はできなかった。これに対して本実施例では、ＳＯＧ膜
１０９ａ自体の引張り応力が小さく、ＳＯＧ膜１０９ａ
の下地が圧縮応力を有するプラズマ酸化膜１０８のみか
らなるためにこの下地の応力分布の不連続性はない。こ
のため、ＳＯＧ膜１０９ａは上記報告のＳＯＧ膜に比べ
てクラック，ボイド等の発生が極めて少なくなり、アス
ペクト比の高い２つの下層配線の間（例えば下層配線１
０７Ａと下層配線１０７Ｂとの間）の充填性も好まし
く、膜厚を１μｍ程度にしても使用可能となる。（ま
た、プラズマ酸化膜１０８を設けることにより、第２の
熱処理温度が４００℃でも、クラック，ボイド等の発生
が極めて少なくなり、膜厚を１μｍ程度にすることが可
能になる。このことからも、ＳＯＧ膜１０９ａを覆うプ
ラズマ酸化膜１１０ａの成長温度が４００℃であって
も、ＳＯＧ膜１０９ａに対して支障はないことが明らか
になる。） さらに本実施例では、ＳＯＧ膜１０９ａの表面は、シリ
コン基板１０１に対して圧縮応力を有するプラズマ酸化
膜１１０ａにより覆われている。すなわち、引張り応力
を有するＳＯＧ膜１０９ａは、圧縮応力を有するプラズ
マ酸化膜１１０ａおよびプラズマ酸化膜１０８により挟
まれている。本実施例の層間絶縁膜がこのようにプラズ
マ酸化膜１１０ａ，ＳＯＧ膜１０９ａおよびプラズマ酸
化膜１０８の３層構造となることから、この層間絶縁膜
自体の応力，さらにはこの層間絶縁膜と下層配線１０７
Ａ等との間の応力，およびこの層間絶縁膜と上層配線１
２７ａとの間の応力も、緩和されやすくなる。もしもこ
のプラズマ酸化膜１１０ａを設けないと、引張り応力を
有する上層配線１２７ａが引張り応力を有するＳＯＧ膜
１０９ａの上面に直接に形成されることになり、上層配
線１２７ａの断線およびＳＯＧ膜１０９ａのクラック等
の発生が頻発することになる。
【００３６】これらのことから、本実施例によれば、製
造工程を長くすることなく膜厚の厚いＳＯＧ膜を形成す
ることが容易となる。さらにまた、このＳＯＧ膜１０９
ａの形成にはリフロー工程が含まれていることから、こ
のＳＯＧ膜１０９ａ上面は十分に滑らかになっており、
上層配線の加工性も良好になり、上層配線の断線，マイ
グレーション耐性の劣化が防止され、上層配線間あるい
は上層配線と下層配線との間の短絡の発生等も低減でき
る。
造工程を長くすることなく膜厚の厚いＳＯＧ膜を形成す
ることが容易となる。さらにまた、このＳＯＧ膜１０９
ａの形成にはリフロー工程が含まれていることから、こ
のＳＯＧ膜１０９ａ上面は十分に滑らかになっており、
上層配線の加工性も良好になり、上層配線の断線，マイ
グレーション耐性の劣化が防止され、上層配線間あるい
は上層配線と下層配線との間の短絡の発生等も低減でき
る。
【００３７】なお、上記第１の実施例では下層配線がア
ルミニウムを主材料として含む金属膜から構成されてい
るが、上記第１の実施例においてアルミ−銅−シリコン
合金膜の代りにスパッタリングによる銅膜あるいはメッ
キ法による金膜を用いることもできる。また、下層配線
が多結晶シリコン膜，高融点金属膜，高融点金属シリサ
イド膜あるいは高融点金属ポリサイド膜からなる場合に
も、本実施例を適用することは可能である。
ルミニウムを主材料として含む金属膜から構成されてい
るが、上記第１の実施例においてアルミ−銅−シリコン
合金膜の代りにスパッタリングによる銅膜あるいはメッ
キ法による金膜を用いることもできる。また、下層配線
が多結晶シリコン膜，高融点金属膜，高融点金属シリサ
イド膜あるいは高融点金属ポリサイド膜からなる場合に
も、本実施例を適用することは可能である。
【００３８】半導体装置の製造工程の断面模式図である
図５を参照すると、本発明の第２の実施例は、ＳＯＧ膜
の平坦化工程を有するという点で上記第１の実施例と異
なっており、プラズマ酸化膜１０８（膜厚は第１の実施
例と同じ）までは上記第１の実施例と同様に形成され
る。
図５を参照すると、本発明の第２の実施例は、ＳＯＧ膜
の平坦化工程を有するという点で上記第１の実施例と異
なっており、プラズマ酸化膜１０８（膜厚は第１の実施
例と同じ）までは上記第１の実施例と同様に形成され
る。
【００３９】次に、上記第１の実施例と同様の方法によ
り、主成分が水素化シルセスキオキサン類，溶剤がメチ
ルイソブチルケトンからなる溶液を、全面に約１０００
ｒｐｍで回転塗布し、２００℃で約２分間のプリベーク
をホットプレート上で行ない、窒素雰囲気のオーブンで
例えば３００℃，１時間程度の第２の熱処理を行ないＳ
ＯＧ膜（図示せず）を形成する。このＳＯＧ膜の膜厚
は、下層配線１０７Ａ，１０７Ｂ，１０７Ｃ，１０７Ｄ
上面では２００〜３００ｎｍ程度であり、下層配線の間
隔の広い部分でのＢＰＳＧ膜１０２表面直上では７００
ｎｍ程度である。さらに同様の工程を繰り返して行な
う。これにより形成されたＳＯＧ膜（図示せず）の膜厚
は、下層配線１０７Ａ，１０７Ｂ，１０７Ｃ，１０７Ｄ
上面では６００〜７００ｎｍ程度であり、下層配線の間
隔の広い部分でのＢＰＳＧ膜１０２表面直上では１４０
０ｎｍ程度になる。
り、主成分が水素化シルセスキオキサン類，溶剤がメチ
ルイソブチルケトンからなる溶液を、全面に約１０００
ｒｐｍで回転塗布し、２００℃で約２分間のプリベーク
をホットプレート上で行ない、窒素雰囲気のオーブンで
例えば３００℃，１時間程度の第２の熱処理を行ないＳ
ＯＧ膜（図示せず）を形成する。このＳＯＧ膜の膜厚
は、下層配線１０７Ａ，１０７Ｂ，１０７Ｃ，１０７Ｄ
上面では２００〜３００ｎｍ程度であり、下層配線の間
隔の広い部分でのＢＰＳＧ膜１０２表面直上では７００
ｎｍ程度である。さらに同様の工程を繰り返して行な
う。これにより形成されたＳＯＧ膜（図示せず）の膜厚
は、下層配線１０７Ａ，１０７Ｂ，１０７Ｃ，１０７Ｄ
上面では６００〜７００ｎｍ程度であり、下層配線の間
隔の広い部分でのＢＰＳＧ膜１０２表面直上では１４０
０ｎｍ程度になる。
【００４０】続いて、例えば０．０５％〜０．１％の濃
度に純水で希釈した弗酸水溶液を用いて、上記ＳＯＧ膜
表面を化学的機械研磨を行ない、平坦化された上面を有
するＳＯＧ膜１０９ｂを形成する。この第２の熱処理を
施されたＳＯＧ膜は、通常の（化学気相成長法あるいは
熱酸化法による）酸化シリコン膜より弗酸系のウェット
エッチングに対するエッチングレートが十分に高いこと
から、この平坦化は極めて容易である。このときのＳＯ
Ｇ膜１０９ｂの膜厚は、例えば下層配線１０７Ａ，１０
７Ｂ，１０７Ｃ，１０７Ｄ上面では３００ｎｍ程度であ
る〔図５（ａ）〕。この後、３００℃〜４００℃での熱
処理を付け加えてもよい。
度に純水で希釈した弗酸水溶液を用いて、上記ＳＯＧ膜
表面を化学的機械研磨を行ない、平坦化された上面を有
するＳＯＧ膜１０９ｂを形成する。この第２の熱処理を
施されたＳＯＧ膜は、通常の（化学気相成長法あるいは
熱酸化法による）酸化シリコン膜より弗酸系のウェット
エッチングに対するエッチングレートが十分に高いこと
から、この平坦化は極めて容易である。このときのＳＯ
Ｇ膜１０９ｂの膜厚は、例えば下層配線１０７Ａ，１０
７Ｂ，１０７Ｃ，１０７Ｄ上面では３００ｎｍ程度であ
る〔図５（ａ）〕。この後、３００℃〜４００℃での熱
処理を付け加えてもよい。
【００４１】次に、上記第１の実施例と同様の方法によ
り、プラズマ化学気相成長法により膜厚３００ｎｍ程度
のプラズマ酸化膜１１０ｂを形成し、さらに異方性プラ
ズマエッチング等により例えば下層配線１０７Ａに達す
るスルーホール１１１ｂを形成する〔図５（ｂ）〕。
り、プラズマ化学気相成長法により膜厚３００ｎｍ程度
のプラズマ酸化膜１１０ｂを形成し、さらに異方性プラ
ズマエッチング等により例えば下層配線１０７Ａに達す
るスルーホール１１１ｂを形成する〔図５（ｂ）〕。
【００４２】次に、上記第１の実施例と同様の方法によ
り、スルーホール１１１ｂ内にチタン膜１１３ｂ，窒化
チタン膜１１４ｂおよびタングステン膜１１５ｂを残置
形成し、さらに、チタン膜１２３ａ，窒化チタン膜１２
４ｂ，アルミ−銅−シリコン合金膜１２５ｂおよび窒化
チタン膜１２６ｂの積層金属膜からなる上層配線１２７
ｂ等を形成する〔図５（ｃ）〕。
り、スルーホール１１１ｂ内にチタン膜１１３ｂ，窒化
チタン膜１１４ｂおよびタングステン膜１１５ｂを残置
形成し、さらに、チタン膜１２３ａ，窒化チタン膜１２
４ｂ，アルミ−銅−シリコン合金膜１２５ｂおよび窒化
チタン膜１２６ｂの積層金属膜からなる上層配線１２７
ｂ等を形成する〔図５（ｃ）〕。
【００４３】上記第２の実施例は、上記第１の実施例の
有する効果を有している。さらに本実施例は、上層配線
１２７ｂの（プラズマ酸化膜１０８，ＳＯＧ膜１０９ｂ
およびプラズマ酸化膜１１０ｂからなる）下地の層間絶
縁膜の上面が平坦であることから、上層配線１２７ｂを
形成するためのフォトリソグラフィ工程でのアライメン
トマージンが、上記第１の実施例より縮小できる。ま
た、上層配線１２７ｂを形成するためのエッチングにお
いて、上記第１の実施例よりエッチング残りが少なくな
り、上層配線間の短絡はさらに低減される。
有する効果を有している。さらに本実施例は、上層配線
１２７ｂの（プラズマ酸化膜１０８，ＳＯＧ膜１０９ｂ
およびプラズマ酸化膜１１０ｂからなる）下地の層間絶
縁膜の上面が平坦であることから、上層配線１２７ｂを
形成するためのフォトリソグラフィ工程でのアライメン
トマージンが、上記第１の実施例より縮小できる。ま
た、上層配線１２７ｂを形成するためのエッチングにお
いて、上記第１の実施例よりエッチング残りが少なくな
り、上層配線間の短絡はさらに低減される。
【００４４】半導体装置の製造工程の断面模式図である
図６を参照すると、本発明の第３の実施例は、上記第２
の実施例の応用例であり、以下のようになっている。
図６を参照すると、本発明の第３の実施例は、上記第２
の実施例の応用例であり、以下のようになっている。
【００４５】まず、シリコン基板１０１表面に所要の半
導体素子等を形成した後、シリコン基板１０１表面を覆
う下地絶縁膜１３２が形成される。この下地絶縁膜１３
２上面は平坦になっている。この下層絶縁膜１３２は酸
化シリコン系の膜である。この下層絶縁膜１３２に所要
のコンタクトホール（もしくはスルーホール）を形成し
た後、上記第１，第２の実施例と同様の方法により、こ
の下地絶縁膜１３２表面上に、チタン膜１３３，窒化チ
タン膜１３４，アルミ−銅−シリコン合金膜１３５およ
び窒化チタン膜１３６の積層金属膜からなる下層配線１
３７Ａ，１３７Ｂ，１３７Ｃ，１３７Ｄ等を形成する。
シリコン基板１０１表面から下層配線１３７Ａ，１３７
Ｂ，１３７Ｃ，１３７Ｄ上面までの高さは、全て同じで
ある。
導体素子等を形成した後、シリコン基板１０１表面を覆
う下地絶縁膜１３２が形成される。この下地絶縁膜１３
２上面は平坦になっている。この下層絶縁膜１３２は酸
化シリコン系の膜である。この下層絶縁膜１３２に所要
のコンタクトホール（もしくはスルーホール）を形成し
た後、上記第１，第２の実施例と同様の方法により、こ
の下地絶縁膜１３２表面上に、チタン膜１３３，窒化チ
タン膜１３４，アルミ−銅−シリコン合金膜１３５およ
び窒化チタン膜１３６の積層金属膜からなる下層配線１
３７Ａ，１３７Ｂ，１３７Ｃ，１３７Ｄ等を形成する。
シリコン基板１０１表面から下層配線１３７Ａ，１３７
Ｂ，１３７Ｃ，１３７Ｄ上面までの高さは、全て同じで
ある。
【００４６】さらに、上記第１，第２の実施例と同様の
方法により、プラズマ酸化膜１３８を形成する。下層配
線１３７Ａ上面上でのこのプラズマ酸化膜１３８の膜厚
は、２００ｎｍ程度である。続いて、上記第２の実施例
と同様の方法により、下層配線の間隔の広い部分での下
層絶縁膜１３２表面直上での膜厚が１４００ｎｍ程度に
なる第２の熱処理を施されたＳＯＧ膜（図示せず）を形
成する。続いて、例えば０．０５％〜０．１％の濃度に
純水で希釈した弗酸水溶液を用いて、下層配線１３７Ａ
等の上面直上のプラズマ酸化膜１３８の上面が露出する
まで、上記ＳＯＧ膜表面を化学的機械研磨を行ない、下
層配線１３７Ａ等の上面直上のプラズマ酸化膜１３８の
上面と同一の高さに平坦化された上面を有するＳＯＧ膜
１３９を形成する〔図６（ａ）〕。（前述したように）
プラズマ酸化膜１３８に比べて、第２の熱処理を施され
たＳＯＧ膜の上記希釈弗酸水溶液に対するエッチングレ
ートが十分に高いことから、この化学的機械研磨の制御
は容易である。
方法により、プラズマ酸化膜１３８を形成する。下層配
線１３７Ａ上面上でのこのプラズマ酸化膜１３８の膜厚
は、２００ｎｍ程度である。続いて、上記第２の実施例
と同様の方法により、下層配線の間隔の広い部分での下
層絶縁膜１３２表面直上での膜厚が１４００ｎｍ程度に
なる第２の熱処理を施されたＳＯＧ膜（図示せず）を形
成する。続いて、例えば０．０５％〜０．１％の濃度に
純水で希釈した弗酸水溶液を用いて、下層配線１３７Ａ
等の上面直上のプラズマ酸化膜１３８の上面が露出する
まで、上記ＳＯＧ膜表面を化学的機械研磨を行ない、下
層配線１３７Ａ等の上面直上のプラズマ酸化膜１３８の
上面と同一の高さに平坦化された上面を有するＳＯＧ膜
１３９を形成する〔図６（ａ）〕。（前述したように）
プラズマ酸化膜１３８に比べて、第２の熱処理を施され
たＳＯＧ膜の上記希釈弗酸水溶液に対するエッチングレ
ートが十分に高いことから、この化学的機械研磨の制御
は容易である。
【００４７】続いて、上記第１，第２の実施例と同様の
方法により、ＳＯＧ膜１３９上面およびプラズマ酸化膜
１３８露出上面を覆う膜厚５００ｎｍ程度のプラズマ酸
化膜１４０を形成する。次に、公知の方法であるウェッ
トエッチングと異方性プラズマエッチングとにより、上
部に口径の広い部分を有し，例えば下層配線１３７Ａに
達するスルーホール１４１を形成する〔図６（ｂ）〕。
方法により、ＳＯＧ膜１３９上面およびプラズマ酸化膜
１３８露出上面を覆う膜厚５００ｎｍ程度のプラズマ酸
化膜１４０を形成する。次に、公知の方法であるウェッ
トエッチングと異方性プラズマエッチングとにより、上
部に口径の広い部分を有し，例えば下層配線１３７Ａに
達するスルーホール１４１を形成する〔図６（ｂ）〕。
【００４８】次に、圧力１Ｐａ程度でのスパッタリング
により、チタン膜１５３，窒化チタン膜１５４（窒化タ
ングステン膜でもよい）およびアルミ−銅−シリコン合
金膜（図示せず）を順次形成する。続いて、上記スパッ
タリングを行なった装置内で圧力を１Ｐａ程度に保った
まま温度を４００℃程度に上昇させることにより、上記
アルミ−銅−シリコン合金膜をリフローしてアルミ−銅
−シリコン合金膜１５５を形成する。温度を下降させた
後、スパッタリングにより、アルミ−銅−シリコン合金
膜１５５表面を覆う窒化チタン膜１５６（窒化タングス
テン膜でもよい）を形成する。これら４層の金属膜をパ
ターニングして、上層配線１５７等を形成する〔図６
（ｃ）〕。
により、チタン膜１５３，窒化チタン膜１５４（窒化タ
ングステン膜でもよい）およびアルミ−銅−シリコン合
金膜（図示せず）を順次形成する。続いて、上記スパッ
タリングを行なった装置内で圧力を１Ｐａ程度に保った
まま温度を４００℃程度に上昇させることにより、上記
アルミ−銅−シリコン合金膜をリフローしてアルミ−銅
−シリコン合金膜１５５を形成する。温度を下降させた
後、スパッタリングにより、アルミ−銅−シリコン合金
膜１５５表面を覆う窒化チタン膜１５６（窒化タングス
テン膜でもよい）を形成する。これら４層の金属膜をパ
ターニングして、上層配線１５７等を形成する〔図６
（ｃ）〕。
【００４９】上記第３の実施例は、上記第２の実施例の
有する効果を有している。さらに本実施例は、（ＳＯＧ
膜１３９のエッチングを行なずに）プラズマ酸化膜１４
０，１３８のエッチングのみによりスルーホール１４１
を形成することができるため、スルーホールの形状をス
ルーホール１４１のようにすることができる。これによ
り、上記第１，第２の実施例と異なり、スルーホールを
充填するための積層金属膜の形成および加工の工程（例
えば上記第１の実施例におけるスルーホール１１１ａを
充填するためのチタン膜１１３ａ，窒化チタン膜１１４
ａおよびタングステン膜１１５ａの形成工程およびタン
グステン膜１１５ａのエッチバック工程）が、省略でき
るという効果を有する。
有する効果を有している。さらに本実施例は、（ＳＯＧ
膜１３９のエッチングを行なずに）プラズマ酸化膜１４
０，１３８のエッチングのみによりスルーホール１４１
を形成することができるため、スルーホールの形状をス
ルーホール１４１のようにすることができる。これによ
り、上記第１，第２の実施例と異なり、スルーホールを
充填するための積層金属膜の形成および加工の工程（例
えば上記第１の実施例におけるスルーホール１１１ａを
充填するためのチタン膜１１３ａ，窒化チタン膜１１４
ａおよびタングステン膜１１５ａの形成工程およびタン
グステン膜１１５ａのエッチバック工程）が、省略でき
るという効果を有する。
【００５０】半導体装置の製造工程の断面模式図である
図７および図８を参照すると、本発明の第４の実施例
は、まず、上記第１の実施例と同様の方法により、プラ
ズマ酸化膜１０８（膜厚は第１の実施例と同じ）を形成
し、さらに、ＳＯＧ膜１０９ｃを形成する〔図７
（ａ）〕。このＳＯＧ膜１０９ｃの膜厚は、下層配線１
０７Ａ，１０７Ｂ，１０７Ｃ，１０７Ｄ上面では２００
〜３００ｎｍ程度であり、下層配線の間隔の広い部分で
のＢＰＳＧ膜１０２表面直上では７００ｎｍ程度にな
る。
図７および図８を参照すると、本発明の第４の実施例
は、まず、上記第１の実施例と同様の方法により、プラ
ズマ酸化膜１０８（膜厚は第１の実施例と同じ）を形成
し、さらに、ＳＯＧ膜１０９ｃを形成する〔図７
（ａ）〕。このＳＯＧ膜１０９ｃの膜厚は、下層配線１
０７Ａ，１０７Ｂ，１０７Ｃ，１０７Ｄ上面では２００
〜３００ｎｍ程度であり、下層配線の間隔の広い部分で
のＢＰＳＧ膜１０２表面直上では７００ｎｍ程度にな
る。
【００５１】次に、酸素プラズマ処理を行ない、さら
に、４００℃の窒素雰囲気で１時間程度の第３の熱処理
を行なう。これら一連の処理により、ＳＯＧ膜１０９ｃ
の表面から４００ｎｍ程度の深さまでをＳＯＧ膜１２９
に変換する。下層配線１０７Ａ，１０７Ｂ，１０７Ｃ，
１０７Ｄ上面直上のＳＯＧ膜１０９ｃは全てＳＯＧ膜１
２９になり、下層配線の間には未変換のＳＯＧ膜１２９
ｃａが残置する〔図７（ｂ）〕。この酸素プラズマ処理
の条件の一例は、次のようになっている。圧力は２００
Ｐａ程度，温度は２００℃程度，酸素流量は２００ｓｃ
ｃｍ程度，マイクロ波電力は１４００Ｗ程度である。処
理時間は約１０分間である。
に、４００℃の窒素雰囲気で１時間程度の第３の熱処理
を行なう。これら一連の処理により、ＳＯＧ膜１０９ｃ
の表面から４００ｎｍ程度の深さまでをＳＯＧ膜１２９
に変換する。下層配線１０７Ａ，１０７Ｂ，１０７Ｃ，
１０７Ｄ上面直上のＳＯＧ膜１０９ｃは全てＳＯＧ膜１
２９になり、下層配線の間には未変換のＳＯＧ膜１２９
ｃａが残置する〔図７（ｂ）〕。この酸素プラズマ処理
の条件の一例は、次のようになっている。圧力は２００
Ｐａ程度，温度は２００℃程度，酸素流量は２００ｓｃ
ｃｍ程度，マイクロ波電力は１４００Ｗ程度である。処
理時間は約１０分間である。
【００５２】上記酸素プラズマ処理により、ＳＯＧ膜１
２９ｃのＳｉ−Ｈ結合が酸化され、一部はシラノール基
（Ｓｉ−ＯＨ）に変換し、一部はシロキサン結合（Ｓｉ
−Ｏ−Ｓｉ）に変換する。上記第３の熱処理により、こ
のシラノール基を中心にしての脱水反応が起り、固化さ
れたＳＯＧ膜１２９が得られる。弗酸系のウェットエッ
チングに対するＳＯＧ膜１２９エッチングレートは、
（通常の酸化シリコン膜より大きいが）ＳＯＧ膜１０９
ｃより十分小さくなる。これら一連の処理後の（プリベ
ーク直後のＳＯＧ膜に対する）このＳＯＧ膜１２９の収
縮率は２％程度であり、シリコン基板１０１に対してこ
のＳＯＧ膜１２９は約０．５×１０8 Ｐａの引張り応力
を有する。これら収縮率および応力の値は、ＳＯＧ膜１
０９ｃよりそれぞれ大きいが、第２の熱処理を４００℃
で行なったＳＯＧ膜の値より小さい。なお、第３の熱処
理の温度範囲としては、３００℃〜４００℃であること
が好ましい。
２９ｃのＳｉ−Ｈ結合が酸化され、一部はシラノール基
（Ｓｉ−ＯＨ）に変換し、一部はシロキサン結合（Ｓｉ
−Ｏ−Ｓｉ）に変換する。上記第３の熱処理により、こ
のシラノール基を中心にしての脱水反応が起り、固化さ
れたＳＯＧ膜１２９が得られる。弗酸系のウェットエッ
チングに対するＳＯＧ膜１２９エッチングレートは、
（通常の酸化シリコン膜より大きいが）ＳＯＧ膜１０９
ｃより十分小さくなる。これら一連の処理後の（プリベ
ーク直後のＳＯＧ膜に対する）このＳＯＧ膜１２９の収
縮率は２％程度であり、シリコン基板１０１に対してこ
のＳＯＧ膜１２９は約０．５×１０8 Ｐａの引張り応力
を有する。これら収縮率および応力の値は、ＳＯＧ膜１
０９ｃよりそれぞれ大きいが、第２の熱処理を４００℃
で行なったＳＯＧ膜の値より小さい。なお、第３の熱処
理の温度範囲としては、３００℃〜４００℃であること
が好ましい。
【００５３】次に、上記第１の実施例と同様の方法によ
り、膜厚約５００ｎｍのプラズマ酸化膜１１０ｃがＳＯ
Ｇ膜１２９表面上に形成される〔図７（ｃ）〕。
り、膜厚約５００ｎｍのプラズマ酸化膜１１０ｃがＳＯ
Ｇ膜１２９表面上に形成される〔図７（ｃ）〕。
【００５４】続いて、上述のようにＳＯＧ膜１２９が固
化されていることを利用して、上記第３の実施例と同様
の方法により、（上記第３の実施例のスルーホール１４
１と同様の形状を有する）スルーホール１１１ｃを形成
する〔図８（ａ）〕。
化されていることを利用して、上記第３の実施例と同様
の方法により、（上記第３の実施例のスルーホール１４
１と同様の形状を有する）スルーホール１１１ｃを形成
する〔図８（ａ）〕。
【００５５】さらに、上記第３の実施例と同様の方法に
より、チタン膜１１３ｃ，窒化チタン膜１１４ｃ，リフ
ローされたアルミ−銅−シリコン合金膜１１５ｃおよび
窒化チタン膜１１６ｃかならる積層金属膜をパターニン
グし、上層配線１１７ｃ等が形成される〔図８
（ｂ）〕。
より、チタン膜１１３ｃ，窒化チタン膜１１４ｃ，リフ
ローされたアルミ−銅−シリコン合金膜１１５ｃおよび
窒化チタン膜１１６ｃかならる積層金属膜をパターニン
グし、上層配線１１７ｃ等が形成される〔図８
（ｂ）〕。
【００５６】上記第４実施例は、上記第１の実施例の有
する効果を有する。さらに、スルーホールを充填するた
めの積層金属膜の形成および加工の工程の短縮に関して
は、上記第３の実施例と同じ効果を有する。
する効果を有する。さらに、スルーホールを充填するた
めの積層金属膜の形成および加工の工程の短縮に関して
は、上記第３の実施例と同じ効果を有する。
【００５７】なお、上記第４の実施例において、上記第
２の実施例と同様に、膜厚の厚いリフローされたＳＯＧ
膜を形成し、化学的機械研磨法によりそのＳＯＧ膜の表
面を平坦化した後、上記酸素プラズマ処理および第３の
熱処理を施してもよい。
２の実施例と同様に、膜厚の厚いリフローされたＳＯＧ
膜を形成し、化学的機械研磨法によりそのＳＯＧ膜の表
面を平坦化した後、上記酸素プラズマ処理および第３の
熱処理を施してもよい。
【００５８】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法によると、下層配線と上層配線との間の層間
絶縁膜の形成は、下層配線をシリコン基板の表面上に形
成した後、プラズマ化学気相成長法による第１の酸化シ
リコン膜の形成と、水素化シルセスキオキサン類（（Ｈ
ＳｉＯ3/2 ）n ）を主成分とする溶液の回転塗布，第１
の熱処理によるプリベーク，および第１の熱処理より高
い温度での第２の熱処理によりリフローされたＳＯＧ膜
の形成と、さらにプラズマ化学気相成長法による第２の
酸化シリコン膜の形成とからなる。
の製造方法によると、下層配線と上層配線との間の層間
絶縁膜の形成は、下層配線をシリコン基板の表面上に形
成した後、プラズマ化学気相成長法による第１の酸化シ
リコン膜の形成と、水素化シルセスキオキサン類（（Ｈ
ＳｉＯ3/2 ）n ）を主成分とする溶液の回転塗布，第１
の熱処理によるプリベーク，および第１の熱処理より高
い温度での第２の熱処理によりリフローされたＳＯＧ膜
の形成と、さらにプラズマ化学気相成長法による第２の
酸化シリコン膜の形成とからなる。
【００５９】この結果、本発明による層間絶縁膜は、下
層配線間の空隙部分に対する充填性が十分になり、上面
が十分に滑らかになり、応力の緩和が容易になり、耐水
性（および耐湿性）に優たものになる。このため、層間
絶縁膜におけるクラック，ボイド等の発生は抑制され、
上層配線，下層配線の耐湿性も向上し、上層配線の加工
性も良好になり、上層配線の断線，マイグレーション耐
性の劣化が防止され、上層配線間あるいは上層配線と下
層配線との間の短絡の発生等も低減できる。さらに本発
明によれば、製造工程を長くすることなく、十分な膜厚
を有する層間絶縁膜の形成が容易になる。
層配線間の空隙部分に対する充填性が十分になり、上面
が十分に滑らかになり、応力の緩和が容易になり、耐水
性（および耐湿性）に優たものになる。このため、層間
絶縁膜におけるクラック，ボイド等の発生は抑制され、
上層配線，下層配線の耐湿性も向上し、上層配線の加工
性も良好になり、上層配線の断線，マイグレーション耐
性の劣化が防止され、上層配線間あるいは上層配線と下
層配線との間の短絡の発生等も低減できる。さらに本発
明によれば、製造工程を長くすることなく、十分な膜厚
を有する層間絶縁膜の形成が容易になる。
【図１】本発明の第１の実施例の製造工程の断面模式図
である。
である。
【図２】上記第１の実施例の製造工程の断面模式図であ
る。
る。
【図３】上記第１の実施例のＳＯＧ膜の特性を説明する
ための図であり、熱処理温度に対するＳＯＧ膜の収縮率
の依存性を示すグラフである。
ための図であり、熱処理温度に対するＳＯＧ膜の収縮率
の依存性を示すグラフである。
【図４】上記第１の実施例のＳＯＧ膜の特性を説明する
ための図であり、熱処理温度に対するＳＯＧ膜の応力の
依存性を示すグラフである。
ための図であり、熱処理温度に対するＳＯＧ膜の応力の
依存性を示すグラフである。
【図５】本発明の第２の実施例の製造工程の断面模式図
である。
である。
【図６】本発明の第３の実施例の製造工程の断面模式図
である。
である。
【図７】本発明の第４の実施例の製造工程の断面模式図
である。
である。
【図８】上記第４の実施例の製造工程の断面模式図であ
る。
る。
１０１ シリコン基板 １０２ ＢＰＳＧ膜 １０３，１１３ａ，１１３ｂ，１２３ａ〜１２３ｃ，１
３３，１５３ チタン膜 １０４，１０６，１１４ａ，１１４ｂ，１２４ａ〜１２
４ｃ，１２６ａ〜１２６ｃ，１３４，１３６，１５４，
１５６ 窒化チタン膜 １０５，１２５ａ〜１２５ｃ，１３５，１５５ アル
ミ−銅−シリコン合金膜 １０７Ａ〜１０７Ｄ，１３７Ａ〜１３７Ｄ 下層配線 １０８，１１０ａ〜１１０ｃ，１３８，１４０ プラ
ズマ酸化膜 １０９ａ〜１０９ｃ，１０９ｃａ，１２９，１３９
ＳＯＧ膜 １１１ａ〜１１１ｃ，１４１ スルーホール １１５ａ，１１５ｂ タングステン膜 １２７ａ〜１２７ｃ，１５７ 上層配線 １３２ 下層絶縁膜
３３，１５３ チタン膜 １０４，１０６，１１４ａ，１１４ｂ，１２４ａ〜１２
４ｃ，１２６ａ〜１２６ｃ，１３４，１３６，１５４，
１５６ 窒化チタン膜 １０５，１２５ａ〜１２５ｃ，１３５，１５５ アル
ミ−銅−シリコン合金膜 １０７Ａ〜１０７Ｄ，１３７Ａ〜１３７Ｄ 下層配線 １０８，１１０ａ〜１１０ｃ，１３８，１４０ プラ
ズマ酸化膜 １０９ａ〜１０９ｃ，１０９ｃａ，１２９，１３９
ＳＯＧ膜 １１１ａ〜１１１ｃ，１４１ スルーホール １１５ａ，１１５ｂ タングステン膜 １２７ａ〜１２７ｃ，１５７ 上層配線 １３２ 下層絶縁膜
Claims (10)
- 【請求項１】 絶縁膜を介してシリコン基板表面上に複
数の下層配線を形成する工程と、 第１のプラズマ化学気相成長法により、前記下層配線表
面と前記絶縁膜表面とを覆う第１の酸化シリコン膜を形
成する工程と、 水素化シルセスキオキサン類（（ＨＳｉＯ3/2 ）n ）を
主成分とする溶液を前記第１の酸化シリコン膜表面に塗
布し、第１の熱処理によるプリベークを行ない、該第１
の酸化シリコン膜表面を覆うＳＯＧ膜を形成する工程
と、 前記第１の熱処理より高い温度による第２の熱処理によ
り、前記ＳＯＧ膜をリフローする工程と、 第２のプラズマ化学気相成長法により、リフローされた
前記ＳＯＧ膜表面を覆う第２の酸化シリコン膜を形成す
る工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記下層配線がアルミニウムを主材料と
して含む金属膜，銅を主とした積層金属膜もしくは金を
主とした積層金属膜からなることを特徴とする請求項１
記載の半導体装置の製造方法。 - 【請求項３】 リフローされた前記ＳＯＧ膜表面を、化
学的機械研磨法により平坦化する工程を有することを特
徴とする請求項１あるいは請求項２記載の半導体装置の
製造方法。 - 【請求項４】 前記第１のプラズマ化学気相成長法およ
び前記第２のプラズマ化学気相成長法の少なくとも一方
が、テトラエチルオルソシリケートと酸素とを原料とす
るプラズマ化学気相成長法であることを特徴とする請求
項１，請求項２あるいは請求項３記載の半導体装置の製
造方法。 - 【請求項５】 前記第１のプラズマ化学気相成長法およ
び前記第２のプラズマ化学気相成長法の少なくとも一方
が、シランと亜酸化窒素とを原料とするプラズマ化学気
相成長法であることを特徴とする請求項１，請求項２あ
るいは請求項３記載の半導体装置の製造方法。 - 【請求項６】 絶縁膜を介してシリコン基板表面上に複
数の下層配線を形成する工程と、 第１のプラズマ化学気相成長法により、前記下層配線表
面と前記絶縁膜表面とを覆う第１の酸化シリコン膜を形
成する工程と、 水素化シルセスキオキサン類（（ＨＳｉＯ3/2 ）n ）を
主成分とする溶液を前記第１の酸化シリコン膜表面に塗
布し、第１の熱処理によるプリベークを行ない、該第１
の酸化シリコン膜表面を覆うＳＯＧ膜を形成する工程
と、 前記第１の熱処理より高い温度による第２の熱処理によ
り、前記ＳＯＧ膜をリフローする工程と、 リフローされた前記ＳＯＧ膜の表面を酸素プラズマ処理
する工程と、 前記第１の熱処理より高い温度による第３の熱処理によ
り、酸素プラズマ処理された前記ＳＯＧ膜を固化する工
程と、 第２のプラズマ化学気相成長法により、固化された前記
ＳＯＧ膜表面を覆う第２の酸化シリコン膜を形成する工
程とを有することを特徴とする半導体装置の製造方法。 - 【請求項７】 前記下層配線がアルミニウムを主材料と
して含む金属膜，銅を主とした積層金属膜もしくは金を
主とした積層金属膜からなることを特徴とする請求項６
記載の半導体装置の製造方法。 - 【請求項８】 リフローされた前記ＳＯＧ膜表面を、化
学的機械研磨法により平坦化する工程を有することを特
徴とする請求項６あるいは請求項７記載の半導体装置の
製造方法。 - 【請求項９】 前記第１のプラズマ化学気相成長法およ
び前記第２のプラズマ化学気相成長法の少なくとも一方
が、テトラエチルオルソシリケートと酸素とを原料とす
るプラズマ化学気相成長法であることを特徴とする請求
項６，請求項７あるいは請求項８記載の半導体装置の製
造方法。 - 【請求項１０】 前記第１のプラズマ化学気相成長法お
よび前記第２のプラズマ化学気相成長法の少なくとも一
方が、シランと亜酸化窒素とを原料とするプラズマ化学
気相成長法であることを特徴とする請求項６，請求項７
あるいは請求項８記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6030667A JP2751820B2 (ja) | 1994-02-28 | 1994-02-28 | 半導体装置の製造方法 |
| US08/394,943 US5506177A (en) | 1994-02-28 | 1995-02-24 | Fabrication process for multilevel interconnections in a semiconductor device |
| KR1019950004128A KR0160338B1 (ko) | 1994-02-28 | 1995-02-28 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6030667A JP2751820B2 (ja) | 1994-02-28 | 1994-02-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07240460A true JPH07240460A (ja) | 1995-09-12 |
| JP2751820B2 JP2751820B2 (ja) | 1998-05-18 |
Family
ID=12310093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6030667A Expired - Fee Related JP2751820B2 (ja) | 1994-02-28 | 1994-02-28 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5506177A (ja) |
| JP (1) | JP2751820B2 (ja) |
| KR (1) | KR0160338B1 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5997754A (en) * | 1996-12-30 | 1999-12-07 | Yamaha Corporation | Method of fabricating multi-layered wiring |
| US6187662B1 (en) | 1998-01-19 | 2001-02-13 | Nec Corporation | Semiconductor device with low permittivity interlayer insulating film and method of manufacturing the same |
| US6271119B1 (en) | 1998-03-11 | 2001-08-07 | Nec Corporation | Method for making semiconductor device |
| US6316833B1 (en) | 1998-05-08 | 2001-11-13 | Nec Corporation | Semiconductor device with multilayer interconnection having HSQ film with implanted fluorine and fluorine preventing liner |
| KR20030005784A (ko) * | 2001-07-10 | 2003-01-23 | 주식회사 하이닉스반도체 | 반도체소자의 금속막간 유전체막 형성방법 |
| US6573147B2 (en) | 2001-03-08 | 2003-06-03 | Samsung Electronics Co., Ltd. | Method of forming a semiconductor device having contact using crack-protecting layer |
| KR100564546B1 (ko) * | 1999-04-07 | 2006-03-28 | 삼성전자주식회사 | 저유전율막 증착 설비 및 이를 이용한 반도체소자의 저유전율막증착 방법 |
| US7230337B2 (en) | 2003-01-31 | 2007-06-12 | Nec Electronics Corporation | Semiconductor device including ladder-shaped siloxane hydride and method for manufacturing same |
| JP2016207945A (ja) * | 2015-04-27 | 2016-12-08 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
Families Citing this family (71)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3158749B2 (ja) * | 1992-12-16 | 2001-04-23 | ヤマハ株式会社 | 半導体装置 |
| JP3214186B2 (ja) * | 1993-10-07 | 2001-10-02 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5756397A (en) * | 1993-12-28 | 1998-05-26 | Lg Semicon Co., Ltd. | Method of fabricating a wiring in a semiconductor device |
| US6278174B1 (en) * | 1994-04-28 | 2001-08-21 | Texas Instruments Incorporated | Integrated circuit insulator and structure using low dielectric insulator material including HSQ and fluorinated oxide |
| US5656555A (en) * | 1995-02-17 | 1997-08-12 | Texas Instruments Incorporated | Modified hydrogen silsesquioxane spin-on glass |
| US5889330A (en) * | 1995-03-10 | 1999-03-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device whose flattening resin film component has a controlled carbon atom content |
| US5892282A (en) * | 1995-05-31 | 1999-04-06 | Texas Instruments Incorporated | Barrier-less plug structure |
| KR100208442B1 (ko) * | 1995-06-24 | 1999-07-15 | 김영환 | 반도체 소자의 비아홀 형성방법 |
| JP3149739B2 (ja) * | 1995-07-14 | 2001-03-26 | ヤマハ株式会社 | 多層配線形成法 |
| US6191484B1 (en) * | 1995-07-28 | 2001-02-20 | Stmicroelectronics, Inc. | Method of forming planarized multilevel metallization in an integrated circuit |
| JP3407500B2 (ja) * | 1995-09-01 | 2003-05-19 | ヤマハ株式会社 | 半導体装置の製造方法 |
| JP3277103B2 (ja) * | 1995-09-18 | 2002-04-22 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2825077B2 (ja) * | 1996-01-26 | 1998-11-18 | 日本電気株式会社 | 半導体装置の製造方法および製造装置 |
| JPH09260492A (ja) * | 1996-03-25 | 1997-10-03 | Toshiba Corp | 半導体装置の製造方法 |
| KR100255659B1 (ko) * | 1996-03-30 | 2000-05-01 | 윤종용 | 반도체 장치의 sog층 처리 방법 |
| EP0810648A3 (en) * | 1996-05-31 | 1997-12-29 | Texas Instruments Incorporated | Improvements in or relating to semiconductor devices |
| US5801096A (en) * | 1996-06-03 | 1998-09-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Self-aligned tungsen etch back process to minimize seams in tungsten plugs |
| KR100203905B1 (ko) * | 1996-06-27 | 1999-06-15 | 김영환 | 금속배선 제조방법 |
| US6114186A (en) * | 1996-07-30 | 2000-09-05 | Texas Instruments Incorporated | Hydrogen silsesquioxane thin films for low capacitance structures in integrated circuits |
| US5767014A (en) * | 1996-10-28 | 1998-06-16 | International Business Machines Corporation | Integrated circuit and process for its manufacture |
| JP3123449B2 (ja) * | 1996-11-01 | 2001-01-09 | ヤマハ株式会社 | 多層配線形成法 |
| JP3082688B2 (ja) * | 1996-11-05 | 2000-08-28 | ヤマハ株式会社 | 配線形成法 |
| KR100420416B1 (ko) * | 1996-11-13 | 2004-05-22 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
| JP3264196B2 (ja) * | 1996-12-02 | 2002-03-11 | ヤマハ株式会社 | 絶縁膜平坦化法 |
| JP3225872B2 (ja) | 1996-12-24 | 2001-11-05 | ヤマハ株式会社 | 酸化シリコン膜形成法 |
| EP0862202A1 (en) * | 1997-02-27 | 1998-09-02 | Nec Corporation | Method for making a semiconductor device with a planarizing SOG layer and apparatus used in the same method |
| US5854126A (en) * | 1997-03-31 | 1998-12-29 | Siemens Aktiengesellschaft | Method for forming metallization in semiconductor devices with a self-planarizing material |
| US6743856B1 (en) * | 1997-04-21 | 2004-06-01 | Honeywell International Inc. | Synthesis of siloxane resins |
| WO1998052227A1 (fr) * | 1997-05-13 | 1998-11-19 | Mitsubishi Denki Kabushiki Kaisha | Element a couche mince dielectrique et son procede de fabrication |
| TW375779B (en) * | 1997-06-03 | 1999-12-01 | United Microelectronics Corp | Method for treating via side wall |
| TW392288B (en) | 1997-06-06 | 2000-06-01 | Dow Corning | Thermally stable dielectric coatings |
| US5976979A (en) * | 1997-06-10 | 1999-11-02 | Industrial Technology Research Institute | Sequential oxygen plasma treatment and chemical mechanical polish (CMP) planarizing method for forming planarized low dielectric constant dielectric layer |
| JPH113936A (ja) * | 1997-06-13 | 1999-01-06 | Nec Corp | 半導体装置の製造方法 |
| JPH1126449A (ja) * | 1997-06-30 | 1999-01-29 | Sony Corp | 絶縁膜の成膜方法 |
| SG71147A1 (en) | 1997-08-29 | 2000-03-21 | Dow Corning Toray Silicone | Method for forming insulating thin films |
| JP3226021B2 (ja) * | 1997-09-02 | 2001-11-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6114219A (en) * | 1997-09-15 | 2000-09-05 | Advanced Micro Devices, Inc. | Method of manufacturing an isolation region in a semiconductor device using a flowable oxide-generating material |
| US5866945A (en) * | 1997-10-16 | 1999-02-02 | Advanced Micro Devices | Borderless vias with HSQ gap filled patterned metal layers |
| TW354417B (en) * | 1997-10-18 | 1999-03-11 | United Microelectronics Corp | A method for forming a planarized dielectric layer |
| US5888911A (en) * | 1997-10-23 | 1999-03-30 | Advanced Micro Devices, Inc. | HSQ processing for reduced dielectric constant |
| JPH11150101A (ja) * | 1997-11-18 | 1999-06-02 | Nec Corp | 半導体装置の製造方法 |
| TW374946B (en) * | 1997-12-03 | 1999-11-21 | United Microelectronics Corp | Definition of structure of dielectric layer patterns and the manufacturing method |
| US6093635A (en) * | 1997-12-18 | 2000-07-25 | Advanced Micro Devices, Inc. | High integrity borderless vias with HSQ gap filled patterned conductive layers |
| US6030891A (en) * | 1997-12-18 | 2000-02-29 | Advanced Micro Devices, Inc. | Vacuum baked HSQ gap fill layer for high integrity borderless vias |
| US6114766A (en) * | 1997-12-18 | 2000-09-05 | Advanced Micro Devices, Inc. | Integrated circuit with metal features presenting a larger landing area for vias |
| KR100448245B1 (ko) * | 1997-12-30 | 2004-11-16 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선간 절연막 형성방법 |
| KR100476371B1 (ko) * | 1997-12-30 | 2005-07-05 | 주식회사 하이닉스반도체 | 금속층간의평탄화절연막형성방법 |
| US6054379A (en) * | 1998-02-11 | 2000-04-25 | Applied Materials, Inc. | Method of depositing a low k dielectric with organo silane |
| JP3469771B2 (ja) * | 1998-03-24 | 2003-11-25 | 富士通株式会社 | 半導体装置およびその製造方法 |
| US6113465A (en) * | 1998-06-16 | 2000-09-05 | Speedfam-Ipec Corporation | Method and apparatus for improving die planarity and global uniformity of semiconductor wafers in a chemical mechanical polishing context |
| TW410435B (en) * | 1998-06-30 | 2000-11-01 | United Microelectronics Corp | The metal interconnection manufacture by using the chemical mechanical polishing process |
| US6043146A (en) * | 1998-07-27 | 2000-03-28 | Motorola, Inc. | Process for forming a semiconductor device |
| US6255232B1 (en) * | 1999-02-11 | 2001-07-03 | Taiwan Semiconductor Manufacturing Company | Method for forming low dielectric constant spin-on-polymer (SOP) dielectric layer |
| US6140224A (en) * | 1999-04-19 | 2000-10-31 | Worldiwide Semiconductor Manufacturing Corporation | Method of forming a tungsten plug |
| TW410430B (en) * | 1999-05-26 | 2000-11-01 | Taiwan Semiconductor Mfg | Planarization of inter metal dielectric layer |
| JP2001053023A (ja) * | 1999-08-11 | 2001-02-23 | Tokyo Electron Ltd | 半導体装置の製造方法及び製造装置 |
| US6358841B1 (en) | 1999-08-23 | 2002-03-19 | Taiwan Semiconductor Manufacturing Company | Method of copper CMP on low dielectric constant HSQ material |
| US6531389B1 (en) | 1999-12-20 | 2003-03-11 | Taiwan Semiconductor Manufacturing Company | Method for forming incompletely landed via with attenuated contact resistance |
| US6492257B1 (en) * | 2000-02-04 | 2002-12-10 | Advanced Micro Devices, Inc. | Water vapor plasma for effective low-k dielectric resist stripping |
| US20050003215A1 (en) * | 2000-02-16 | 2005-01-06 | Nigel Hacker | Synthesis of siloxane resins |
| JP3934343B2 (ja) * | 2000-07-12 | 2007-06-20 | キヤノンマーケティングジャパン株式会社 | 半導体装置及びその製造方法 |
| JP3530938B2 (ja) * | 2001-03-27 | 2004-05-24 | 独立行政法人産業技術総合研究所 | シルセスキオキサン系ポリマーを含む耐熱性樹脂組成物、該組成物を用いて形成された被膜、及びその被膜の作成方法 |
| AUPR451601A0 (en) * | 2001-04-20 | 2001-05-24 | Fawcett, Alan John | Method and apparatus for the hardening of photopolymer plates |
| US6495447B1 (en) * | 2001-06-26 | 2002-12-17 | Advanced Micro Devices, Inc. | Use of hydrogen doping for protection of low-k dielectric layers |
| US6468908B1 (en) * | 2001-07-09 | 2002-10-22 | Taiwan Semiconductor Manufacturing Company | Al-Cu alloy sputtering method with post-metal quench |
| US6709971B2 (en) * | 2002-01-30 | 2004-03-23 | Intel Corporation | Interconnect structures in a semiconductor device and processes of formation |
| US20060121723A1 (en) * | 2004-12-07 | 2006-06-08 | Chin-Ta Su | Semiconductor process and method of fabricating inter-layer dielectric |
| US20060198008A1 (en) * | 2005-03-07 | 2006-09-07 | Micron Technology, Inc. | Formation of micro lens by using flowable oxide deposition |
| JP2008294123A (ja) * | 2007-05-23 | 2008-12-04 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| US7768080B2 (en) * | 2007-07-30 | 2010-08-03 | Hewlett-Packard Development Company, L.P. | Multilayer dielectric |
| US8765600B2 (en) * | 2010-10-28 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact structure for reducing gate resistance and method of making the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2823878B2 (ja) * | 1989-03-09 | 1998-11-11 | 触媒化成工業株式会社 | 半導体集積回路の製造方法 |
| JP2831398B2 (ja) * | 1989-09-28 | 1998-12-02 | 触媒化成工業株式会社 | 半導体装置の製造方法 |
| US5145723A (en) * | 1991-06-05 | 1992-09-08 | Dow Corning Corporation | Process for coating a substrate with silica |
-
1994
- 1994-02-28 JP JP6030667A patent/JP2751820B2/ja not_active Expired - Fee Related
-
1995
- 1995-02-24 US US08/394,943 patent/US5506177A/en not_active Expired - Lifetime
- 1995-02-28 KR KR1019950004128A patent/KR0160338B1/ko not_active IP Right Cessation
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5997754A (en) * | 1996-12-30 | 1999-12-07 | Yamaha Corporation | Method of fabricating multi-layered wiring |
| US6187662B1 (en) | 1998-01-19 | 2001-02-13 | Nec Corporation | Semiconductor device with low permittivity interlayer insulating film and method of manufacturing the same |
| US6271119B1 (en) | 1998-03-11 | 2001-08-07 | Nec Corporation | Method for making semiconductor device |
| KR100346294B1 (ko) * | 1998-03-11 | 2002-07-26 | 닛뽕덴끼 가부시끼가이샤 | 반도체 장치의 제조 방법 |
| US6316833B1 (en) | 1998-05-08 | 2001-11-13 | Nec Corporation | Semiconductor device with multilayer interconnection having HSQ film with implanted fluorine and fluorine preventing liner |
| KR100564546B1 (ko) * | 1999-04-07 | 2006-03-28 | 삼성전자주식회사 | 저유전율막 증착 설비 및 이를 이용한 반도체소자의 저유전율막증착 방법 |
| US6573147B2 (en) | 2001-03-08 | 2003-06-03 | Samsung Electronics Co., Ltd. | Method of forming a semiconductor device having contact using crack-protecting layer |
| KR100396889B1 (ko) * | 2001-03-08 | 2003-09-03 | 삼성전자주식회사 | 크랙방지층을 이용한 콘택 형성방법 및 이를 이용한반도체 소자 |
| KR20030005784A (ko) * | 2001-07-10 | 2003-01-23 | 주식회사 하이닉스반도체 | 반도체소자의 금속막간 유전체막 형성방법 |
| US7230337B2 (en) | 2003-01-31 | 2007-06-12 | Nec Electronics Corporation | Semiconductor device including ladder-shaped siloxane hydride and method for manufacturing same |
| JP2016207945A (ja) * | 2015-04-27 | 2016-12-08 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2751820B2 (ja) | 1998-05-18 |
| KR0160338B1 (ko) | 1999-02-01 |
| US5506177A (en) | 1996-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2751820B2 (ja) | 半導体装置の製造方法 | |
| US6265321B1 (en) | Air bridge process for forming air gaps | |
| KR100206630B1 (ko) | 반도체장치의 제조방법 | |
| US6214719B1 (en) | Method of implementing air-gap technology for low capacitance ILD in the damascene scheme | |
| KR950002948B1 (ko) | 반도체 장치의 금속층간 절연막 형성방법 | |
| JP3211950B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1074755A (ja) | マイクロエレクトロニク構造および形成方法 | |
| JPH0669354A (ja) | 半導体装置の製造方法 | |
| JPH11243147A (ja) | 配線構造体及びその形成方法 | |
| JP4756526B2 (ja) | 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置 | |
| JPH11260815A (ja) | 半導体装置の製造方法 | |
| JP3465411B2 (ja) | 半導体装置の層間絶縁膜 | |
| EP0790645A2 (en) | Intermetal dielectric planarization | |
| JP2003303880A (ja) | 積層層間絶縁膜構造を利用した配線構造およびその製造方法 | |
| JPH0563019B2 (ja) | ||
| JPH09213693A (ja) | 絶縁膜の形成方法 | |
| JP2560623B2 (ja) | 半導体装置の製造方法 | |
| JP2000306999A (ja) | 半導体装置およびその製造方法 | |
| JP2002134610A (ja) | 半導体装置の製造方法 | |
| JPWO2005024935A1 (ja) | 半導体装置 | |
| KR100914976B1 (ko) | 반도체 소자의 제조방법 | |
| JP2900718B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007088017A (ja) | 有機絶縁膜とその作製方法，及び有機絶縁膜を用いた半導体装置 | |
| JPH0642481B2 (ja) | 半導体装置の製法 | |
| JPH1187498A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980127 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 13 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |