JP2008294123A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008294123A JP2008294123A JP2007136460A JP2007136460A JP2008294123A JP 2008294123 A JP2008294123 A JP 2008294123A JP 2007136460 A JP2007136460 A JP 2007136460A JP 2007136460 A JP2007136460 A JP 2007136460A JP 2008294123 A JP2008294123 A JP 2008294123A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- insulating film
- wiring layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000576 coating method Methods 0.000 claims abstract description 12
- 150000004767 nitrides Chemical class 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- DHXVGJBLRPWPCS-UHFFFAOYSA-N Tetrahydropyran Chemical compound C1CCOCC1 DHXVGJBLRPWPCS-UHFFFAOYSA-N 0.000 claims 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 claims 2
- 230000007797 corrosion Effects 0.000 abstract description 11
- 238000005260 corrosion Methods 0.000 abstract description 11
- 239000011248 coating agent Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 175
- 239000010410 layer Substances 0.000 description 67
- 230000001681 protective effect Effects 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 239000005360 phosphosilicate glass Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910003087 TiOx Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000004880 explosion Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】酸化膜で配線層を被覆した場合に、配線層の電界腐食を促進させない半導体装置、及びその製造方法を提供する。
【解決手段】主面が絶縁性である基板上に設けられた配線層と、前記配線層を被覆する様に設けられた第１絶縁膜と、前記第１絶縁膜を被覆するように設けられた第２絶縁膜と、前記配線層、前記第１絶縁膜、及び前記第２絶縁膜の設けられた基板の主面側に、塗布法によって形成された平坦化膜と、を具備し、前記第１絶縁膜は、酸化膜であり、前記第２絶縁膜は、酸窒化膜又は窒化膜であること。
【選択図】図６
【解決手段】主面が絶縁性である基板上に設けられた配線層と、前記配線層を被覆する様に設けられた第１絶縁膜と、前記第１絶縁膜を被覆するように設けられた第２絶縁膜と、前記配線層、前記第１絶縁膜、及び前記第２絶縁膜の設けられた基板の主面側に、塗布法によって形成された平坦化膜と、を具備し、前記第１絶縁膜は、酸化膜であり、前記第２絶縁膜は、酸窒化膜又は窒化膜であること。
【選択図】図６
Description
本発明は、基板上の配線層が保護膜によって被覆される構造を有する半導体装置、及びその製造方法に関する。
主面側が絶縁性である基板の主面上に設けられた配線層と、その配線層を保護するために設けられた保護膜とを有する半導体装置が知られている。
図１は、一般的な半導体装置の構成を概略的に示す断面図である。図１に示される半導体装置は、主面に絶縁膜が設けられた基板と、その絶縁膜を介して基板上に設けられた配線層とを備えている。配線層は、保護膜によって被覆されている。保護膜としては、使用環境から内部素子を保護するために、防水性のよい絶縁膜が用いられる。このような膜としては、例えば、シリコン酸化膜や、シリコン酸窒化膜等のＣＶＤ膜が挙げられる。保護膜は、積層構造とされる事もある。
ＣＶＤ法等を用いて保護膜を形成した場合、保護膜表面に、配線層の厚みによる凹凸が形成されることがある。保護膜表面に凹凸が存在する場合、後工程でバンプを形成する際にバンプの高さがばらついてしまう、等の問題を生じる事がある。
このため、配線層を保護膜としてＳＯＧ膜（スピンオンガラス）膜を用いる技術が知られている。塗布法により保護膜を形成することで、保護膜の表面を平坦とすることができる。塗布法を用いる場合、配線層側を塗布時の水分などから保護するために、ＳｉＮ膜やＰＳＧ（リンシリケートガラス）膜等で配線層を被覆した後、ＳＯＧ膜が形成される。
関連して、特許文献１は、ＳＯＧ膜を用いた半導体装置を開示している。図２は、特許文献１の半導体装置の断面図である。この図に示されるように、特許文献１の半導体装置は、半導体シリコン基板１０１と、半導体シリコン基板１０１上に形成された層間絶縁膜１０２と、層間絶縁膜１０２上に設けられたアルミニウム配線１０３と、アルミニウム配線を被覆するＣＶＤ−ＰＳＧ膜１０４と、ＣＶＤ−ＰＳＧ膜１０４上に設けられた第１のプラズマ窒化シリコン膜１０５と、段差を埋め込むように設けられたＳＯＧ膜１０６と、を備えている。
また、特許文献２は、図３に示されるように、配線層１１２をＳｉＮ層１１４（高紫外線透過性窒化珪素層）で覆い、そのＳｉＮ層１１４上にスピンオンガラス材料１１６を設けたパッシベーション構造を開示している。
近年では、配線層の微細化が進められている。配線の間隔が狭くなると、配線層を被覆する際のコンフォマリティが重要になってくる。図４は、コンフォマリティの悪い膜を用いて配線間隔の狭い配線層を被覆した時の様子を説明するための説明図である。図４に示されるように、コンフォマリティの悪い膜を用いた場合には、配線同士の間で膜中に隙間が生じてしまうことがある。この隙間に残留した空気は、後工程で真空雰囲気下の処理を行った場合等に爆発を誘発し、膜自身を破壊してしまうことがある。その隙間は、配線間隔が狭く、配線の厚みが厚いほど発生し易くなる。配線の微細化に伴って、信頼性を高めるために配線の厚みを厚くすることが要求されている。しかし、保護膜を被覆する際の隙間の発生により、配線の膜厚を厚くすることが困難となっている。特許文献１で用いられているＰＳＧ膜は、コンフォマリティが良好ではない。従って、ＰＳＧ膜を用いた場合には、図４を用いて説明したように、配線の微細化の障害となると考えられる。
また、特許文献２のように、配線層をＳｉＮ膜によって被覆した場合には、ＳｉＮ膜の膜応力が大きい為に、ＳＭ（恒温保管におけるストレスマイグレーション）等によって、配線層が劣化してしまう事がある（図５、参照）。更には、最近では保護膜に対しても低誘電率特性が要求されている。ＳｉＮ膜は誘電率が高く、ＳｉＮ膜が配線間の大部分を占める場合には、要求される低誘電率特性を満足することが難しい。
そこで本発明者は、配線層を被覆する膜として酸化膜に着目した。酸化膜は、コンフォマリティが良好であり、膜応力も小さい。そして、酸化膜で配線層を被覆した後に、塗布法を用いて表面を平坦化させることを検討した。しかしながら、用いる酸化膜の種類によっては、次に述べる問題が発生することを見出した。
酸化膜と配線層とが直接接していると、高温多湿、高電圧の環境で使用した場合に、配線層が電界腐蝕を起こすことがある。特に、配線層が積層構造であり、配線上にバリアメタルが存在している場合、そのバリアメタルが酸化膜によって電界腐食を起こし易い。バリアメタルとしては、Ｔｉを含む膜（例えば、ＴｉＮ膜）が一般的に用いられる。バリアメタルとしてＴｉＮ膜を用いた場合では、ＴｉＮ膜が電界腐食により白色のＴｉＯ２（或いはＴｉ（ＯＨ）４）に変質する。このような反応は、体積膨張を伴う為、保護膜の破壊を誘発し、半導体装置の長期信頼性を阻害する要因となる。酸化膜上に塗布法を用いて平坦化膜を更に形成した場合、酸化膜による配線層の電界腐食が更に促進されてしまう。本発明者らは、このような問題に対処する為に、最適な保護膜の構造を検討し、本発明に至った。
以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明の半導体装置は、主面が絶縁性である基板上に設けられた配線層（３）と、配線層（３）を被覆する様に設けられた第１絶縁膜（４）と、第１絶縁膜（４）を被覆するように設けられた第２絶縁膜（５）と、配線層（３）、第１絶縁膜（４）、及び第２絶縁膜（５）の設けられた基板の主面側に、塗布法によって形成された平坦化膜（６）と、を具備する。ここで、第１絶縁膜（４）は、酸化膜であり、第２絶縁膜（５）は、酸窒化膜又は窒化膜である。
上述の構成によれば、第２絶縁膜（５）が、塗布法によって形成された平坦化膜（６）の影響による配線層の電界腐食を防止する。また、第１絶縁膜（４）、第２絶縁膜（５）は、コンフォマリティが良好であり、配線間に隙間が生じる事を防止できる。また、第１絶縁膜（４）として用いられる酸化膜は、膜応力が小さく、ＳＭなどによる配線層（３）の劣化を防止できる。
本発明によれば、塗布法により平坦化膜を形成した際に、配線層の電界腐食を防止することのできる半導体装置、及びその製造方法が提供される。
以下に、図面を参照しつつ、本発明の実施形態について説明する。図６は、本実施形態の半導体装置の構成を概略的に示す断面図である。この半導体装置は、シリコン基板１と、絶縁膜２と、配線層３と、第１絶縁膜４と、第２絶縁膜５と、平坦化膜６と、第３絶縁膜７とを備えている。
絶縁膜２は、シリコン基板１の主面上に設けられている。シリコン基板１及び絶縁膜２には、トランジスタなどの半導体素子、コンタクト、ビアなどにより所望の回路が形成されている。絶縁膜２上には、最上層の回路が配線層３として形成されている。
配線層３は、その構成成分の拡散を防ぐ為、配線３−１とバリアメタル層３−２との積層構造となっている。バリアメタル層３−２としては、Ｔｉを含んだ層が用いられる。本実施形態では、配線３−１がＡｌ層であり、バリアメタル３−２がＴｉＮ層であるものとする。また、配線層３は、アスペクト比が１．４以上の微細回路部分を含んでいるものとする。ここで、アスペクト比は、配線間隔（スペース）をａ、配線層３の高さをｂとした時に、ｂ／ａで表されるパラメータである。
第１絶縁膜４は、配線層３を被覆するように設けられている。第１絶縁膜４としては、酸化膜が用いられる。本実施形態では、シリコン酸化膜が用いられるものとする。また、第１絶縁膜４の厚みは、５０ｎｍであるものとする。配線層３が１．４以上のアスペクト比を有する微細回路部分を含んでいる場合、第１絶縁膜４の厚みは、コンフォマリティ及び膜応力の観点から、５０ｎｍ以下であることが好ましい。
第２絶縁膜５は、第１絶縁膜４を被覆するように設けられている。第２絶縁膜５は、後述する平坦化膜６により第１絶縁膜４が分極し、配線層３を腐食させる事を防止するために設けられている。第２絶縁膜５としては、酸窒化膜又は窒化膜を用いる事ができる。コンフォマリティの観点からは、酸窒化膜を用いる事がより好ましい。本実施形態では、シリコン酸窒化膜が用いられるものとする。また、第２絶縁膜５の厚みは、１００ｎｍであるものとする。配線層３が１．４以上のアスペクト比を有する微細回路部分を含んでいる場合、第１絶縁膜４の厚みは、コンフォマリティ及び膜応力の観点から、１００ｎｍ以下であることが好ましい。
平坦化膜６は、第２絶縁膜５表面に形成された凹凸を平坦化させるように設けられている。平坦化膜６は、塗布法によって形成された膜である。本実施形態では、ＨＳＱ（ｈｙｄｒｏｇｅｎ ｓｉｌｓｅｑｕｉｏｘａｎｅ）膜を用いるものとする。ＨＳＱ膜は、低誘電率であり、誘電率特性の観点から好ましい。また、ＨＳＱ膜は、塗布時の流動性に優れており、配線層３による第２絶縁膜５表面の凹凸を平坦化させる観点からも好ましい。
第３絶縁膜７は、外部からの水分などから配線層３を保護する為のものであり、例えば、シリコン酸窒化膜等を用いる事ができる。
図７は、本実施形態の半導体装置の製造方法を示すフローチャートである。また、図８Ａ〜８Ｅは、その半導体装置の製造方法を示す工程断面図である。
ステップＳ１０；配線層の形成
図８Ａに示されるように、シリコン基板１を用意し、シリコン基板１上に絶縁膜２を介して配線層３を形成させる。
図８Ａに示されるように、シリコン基板１を用意し、シリコン基板１上に絶縁膜２を介して配線層３を形成させる。
ステップＳ２０；第１絶縁膜の形成
続いて、図８Ｂに示されるように、配線層３を被覆するように、第１絶縁膜４を形成する。具体的には、プラズマＣＶＤ法により、シリコン酸化膜を、第１絶縁膜４として堆積させる。第１絶縁膜４の厚みは、５０ｎｍ程度である。
続いて、図８Ｂに示されるように、配線層３を被覆するように、第１絶縁膜４を形成する。具体的には、プラズマＣＶＤ法により、シリコン酸化膜を、第１絶縁膜４として堆積させる。第１絶縁膜４の厚みは、５０ｎｍ程度である。
ステップＳ３０；第２絶縁膜の形成
続いて、図８Ｃに示されるように、第１絶縁膜４を被覆するように、第２絶縁膜５を形成する。具体的には、プラズマＣＶＤ法により、シリコン酸窒化膜を、第２絶縁膜５として堆積させる。第２絶縁膜５の厚みは、１００ｎｍ程度である。
続いて、図８Ｃに示されるように、第１絶縁膜４を被覆するように、第２絶縁膜５を形成する。具体的には、プラズマＣＶＤ法により、シリコン酸窒化膜を、第２絶縁膜５として堆積させる。第２絶縁膜５の厚みは、１００ｎｍ程度である。
ステップＳ４０；ＨＳＱ膜の形成
続いて、図８Ｄに示されるように、平坦化膜形成用の溶液を第２絶縁膜５上に塗布する。塗布後、Ｎ２雰囲気で熱処理や、ＵＶ照射処理などによって、塗布された溶液の溶媒を除去する。これにより平坦化膜６が形成される。その際、配線層３による第２絶縁膜５上の段差が埋めこまれ、基板表面は平坦となる。本実施形態では、平坦化膜６として、ＨＳＱ膜を用いるものとする。
続いて、図８Ｄに示されるように、平坦化膜形成用の溶液を第２絶縁膜５上に塗布する。塗布後、Ｎ２雰囲気で熱処理や、ＵＶ照射処理などによって、塗布された溶液の溶媒を除去する。これにより平坦化膜６が形成される。その際、配線層３による第２絶縁膜５上の段差が埋めこまれ、基板表面は平坦となる。本実施形態では、平坦化膜６として、ＨＳＱ膜を用いるものとする。
ステップＳ５０；第３絶縁膜の形成
更に、平坦化膜６上に、第３絶縁膜７を形成し、図６で示したような半導体装置が得られる。具体的には、プラズマＣＶＤ法により、酸窒化膜を２００〜３００ｎｍ程度成長させる。酸窒化膜は、防水性が高く、配線層３を水分から保護するのに有効である。
更に、平坦化膜６上に、第３絶縁膜７を形成し、図６で示したような半導体装置が得られる。具体的には、プラズマＣＶＤ法により、酸窒化膜を２００〜３００ｎｍ程度成長させる。酸窒化膜は、防水性が高く、配線層３を水分から保護するのに有効である。
以上のステップＳ１０〜５０の工程により、本実施形態の半導体装置が製造される。
続いて、本実施形態の作用について説明する。まず、図９Ａ及び図９Ｂを参照して、配線層３が電界腐食を起こすメカニズムについて説明する。図９Ａは、配線層をシリコン酸化膜で直接被覆し、そのシリコン酸化膜上に直接平坦化膜としてＨＳＱ膜を形成した場合の構成を示す断面図であり、本実施形態との比較の為に描かれている。
図９Ａに示される様に、半導体装置が高温多湿な環境下に置かれると、ＨＳＱ膜中においてＨ２Ｏ→Ｈ＋＋ＯＨ−の反応が進み、Ｈ＋が生じる。ＨＳＱ膜中のＨ＋は、シリコン酸化膜中に浸透する。
図９Ｂに示されるように、シリコン酸化膜に浸透したＨ＋は、「−Ｏ−Ｓｉ−Ｏ−」の結合を分断し、水酸基（−ＯＨ）とＳｉ＋を発生させる。これにより、シリコン酸化膜中で分極が起こる。このような状態で、配線層に高電圧が印加されると、水酸基が配線層側に引き寄せられる。配線層では、引き寄せられた水酸基が酸化剤となり、腐食反応が進行する。仮に、配線層のバリアメタルとしてＴｉＮを用いていたとすると、ＴｉＮが酸化されて、Ｔｉ（ＯＨ）ｘ、或いはＴｉＯｘ等の酸化物が生成する。Ｔｉ（ＯＨ）ｘや、ＴｉＯｘの生成反応は、膨張反応である為、生成時に上層のパッシベ−ション膜（ここでは酸化膜など）を破壊し、半導体装置の長期信頼性を落とすことになる。
これに対して、本実施形態では、酸化膜である第１絶縁膜４と、平坦化膜６との間に、第２絶縁膜として防水性に優れた酸窒化膜を配置しているので、平坦化膜６側から第１絶縁膜４へ酸化剤（Ｈ＋）が浸透することを防止できる。これにより、第１絶縁膜４中で分極が起こる事も無く、配線層３の腐食反応が抑制される。
また、配線層３を被覆する第１絶縁膜４として、膜応力の少ない酸化膜を用いていることから、ＳＭによる配線層３の劣化を防止できる。
また、第１、第２絶縁膜として、薄膜（第１絶縁膜が５０ｎｍ、第２絶縁膜が１００ｎｍ）を用いている事により、配線層３の被覆性を高める事ができる。これにより、配線間で隙間を生じることが防止できる。すなわち、後工程の真空処理などにおいて、隙間中の空気が爆発して、保護膜が破壊されてしまう事を防止できる。
また、平坦化膜６としてＨＳＱ膜を用いている事により、配線層３における配線間の容量を低減でき、配線遅延の観点から有利である。
１ シリコン基板
２ 絶縁膜
３ 配線層
４ 第１絶縁膜
５ 第２絶縁膜
６ 平坦化膜
７ 第３絶縁膜
２ 絶縁膜
３ 配線層
４ 第１絶縁膜
５ 第２絶縁膜
６ 平坦化膜
７ 第３絶縁膜
Claims (14)
- 主面が絶縁性である基板上に設けられた配線層と、
前記配線層を被覆する様に設けられた第１絶縁膜と、
前記第１絶縁膜を被覆するように設けられた第２絶縁膜と、
前記配線層、前記第１絶縁膜、及び前記第２絶縁膜の設けられた基板の主面側に、塗布法によって形成された平坦化膜と、
を具備し、
前記第１絶縁膜は、酸化膜であり、
前記第２絶縁膜は、酸窒化膜又は窒化膜である
半導体装置。 - 請求項１に記載された半導体装置であって、
前記配線層は、
配線部と、
前記配線部と前記第１絶縁膜との界面に配置され、前記配線部を構成する成分の拡散を防止するバリアメタル層と、を含んでいる
半導体装置。 - 請求項２に記載された半導体装置であって、
前記バリアメタル層は、Ｔｉを含む膜である
半導体装置。 - 請求項１乃至３のいずれかに記載された半導体装置であって、
前記配線層は、配線間隔をａとし、配線の高さをｂとした時に、「ｂ／ａ」で表されるアスペクト比が１．４以上である部分を含んでいる
半導体装置。 - 請求項４に記載された半導体装置であって、
前記第１絶縁膜の厚みは、０ｎｍから５０ｎｍの範囲である
半導体装置。 - 請求項４又は５に記載された半導体装置であって、
前記第２絶縁膜の厚みは、０ｎｍから１００ｎｍの範囲である
半導体装置。 - 請求項１乃至６のいずれかに記載された半導体装置であって、
前記平坦化膜は、ＨＳＱ（ｈｙｄｒｏｇｅｎ ｓｉｌｓｅｑｕｉｏｘａｎｅ）膜である
半導体装置。 - 表面が絶縁性である基板上に、配線層を形成する配線層形成工程と、
前記配線層を被覆する様に、第１絶縁膜を形成する第１絶縁膜形成工程と、
前記第１絶縁膜を被覆するように、第２絶縁膜を形成する第２絶縁膜形成工程と、
前記第２絶縁膜上に、塗布法によって、平坦化膜を形成する平坦化膜形成工程と、
を具備し、
前記第１絶縁膜は、酸化膜であり、
前記第２絶縁膜は、酸窒化膜又は窒化膜である
半導体装置の製造方法。 - 請求項８に記載された半導体装置の製造方法であって、
前記配線層形成工程は、
配線部を形成する工程と、
前記配線部を構成する成分の拡散を防止するバリアメタル層を形成する工程と、を含んでいる
半導体装置の製造方法 - 請求項９に記載された半導体装置の製造方法であって、
前記バリアメタル層は、Ｔｉを含む膜である
半導体装置の製造方法。 - 請求項８乃至１０のいずれかに記載された半導体装置の製造方法であって、
前記配線層形成工程において、前記配線層は、配線間隔をａとし、配線の高さをｂとした時に、「ｂ／ａ」で表されるアスペクト比が１．４以上である部分を含むように形成される、
半導体装置の製造方法。 - 請求項１１に記載された半導体装置の製造方法であって、
前記第１絶縁膜形成工程において、前記第１絶縁膜は、０ｎｍから５０ｎｍの範囲の厚みに形成される半導体装置の製造方法。 - 請求項１１又は１２に記載された半導体装置の製造方法であって、
前期第２絶縁膜形成工程において、前記第２絶縁膜は、０ｎｍから１００ｎｍの範囲の厚みに形成される
半導体装置。 - 請求項８乃至１３のいずれかに記載された半導体装置の製造方法であって、
前記平坦化膜は、ＨＳＱ（ｈｙｄｒｏｇｅｎ ｓｉｌｓｅｑｕｉｏｘａｎｅ）膜である
半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007136460A JP2008294123A (ja) | 2007-05-23 | 2007-05-23 | 半導体装置及び半導体装置の製造方法 |
| US12/081,930 US20080290523A1 (en) | 2007-05-23 | 2008-04-23 | Semiconductor device including barrier metal and coating film and method for manufacturing same |
| KR1020080038783A KR101038530B1 (ko) | 2007-05-23 | 2008-04-25 | 장벽금속 및 피복막을 포함하는 반도체 장치 및 이를제조하기 위한 방법 |
| TW097116948A TWI414020B (zh) | 2007-05-23 | 2008-05-08 | 包含阻障金屬及包覆膜之半導體裝置及其製造方法 |
| CNA2008101091426A CN101312163A (zh) | 2007-05-23 | 2008-05-23 | 包括阻挡金属和涂布膜的半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007136460A JP2008294123A (ja) | 2007-05-23 | 2007-05-23 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008294123A true JP2008294123A (ja) | 2008-12-04 |
Family
ID=40071651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007136460A Pending JP2008294123A (ja) | 2007-05-23 | 2007-05-23 | 半導体装置及び半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20080290523A1 (ja) |
| JP (1) | JP2008294123A (ja) |
| KR (1) | KR101038530B1 (ja) |
| CN (1) | CN101312163A (ja) |
| TW (1) | TWI414020B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102175040B1 (ko) | 2013-12-20 | 2020-11-05 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05234991A (ja) * | 1992-02-26 | 1993-09-10 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JPH0629410A (ja) * | 1992-07-10 | 1994-02-04 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JPH07312367A (ja) * | 1994-05-17 | 1995-11-28 | Sony Corp | 半導体装置の製造方法 |
| JPH0817923A (ja) * | 1994-07-01 | 1996-01-19 | Mitsubishi Electric Corp | 半導体集積回路装置およびその製造方法 |
| JPH08167650A (ja) * | 1994-12-14 | 1996-06-25 | Sony Corp | 絶縁膜構造およびその製造方法 |
| JPH10335458A (ja) * | 1997-05-30 | 1998-12-18 | Nec Corp | 半導体装置及びその製造方法 |
| JPH1187498A (ja) * | 1997-09-04 | 1999-03-30 | Nec Corp | 半導体装置およびその製造方法 |
| JP2001257205A (ja) * | 2000-01-06 | 2001-09-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2002500445A (ja) * | 1997-12-31 | 2002-01-08 | インテル・コーポレーション | 新規なパッシベーション構造とその製造方法 |
| JP2005085929A (ja) * | 2003-09-08 | 2005-03-31 | Renesas Technology Corp | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| JP2005268740A (ja) * | 2004-03-19 | 2005-09-29 | Samsung Sdi Co Ltd | 積層基板及び半導体装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555199A (ja) * | 1991-08-27 | 1993-03-05 | Nec Corp | 半導体装置 |
| JP2751820B2 (ja) * | 1994-02-28 | 1998-05-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5889330A (en) * | 1995-03-10 | 1999-03-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device whose flattening resin film component has a controlled carbon atom content |
| US6069069A (en) * | 1996-12-16 | 2000-05-30 | Chartered Semiconductor Manufacturing, Ltd. | Method for planarizing a low dielectric constant spin-on polymer using nitride etch stop |
| JPH10209128A (ja) | 1997-01-23 | 1998-08-07 | Sony Corp | 平坦化終点検出方法 |
| KR100243739B1 (ko) * | 1997-06-28 | 2000-03-02 | 김영환 | 반도체 소자의 비아홀 형성방법(Method of forming via hole for semiconductor device) |
| JP3226021B2 (ja) * | 1997-09-02 | 2001-11-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3362662B2 (ja) * | 1998-03-11 | 2003-01-07 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3175691B2 (ja) * | 1998-05-08 | 2001-06-11 | 日本電気株式会社 | 多層配線半導体装置の製造方法 |
| US6124640A (en) * | 1998-08-31 | 2000-09-26 | Advanced Micro Devices, Inc. | Scalable and reliable integrated circuit inter-level dielectric |
| TW410430B (en) * | 1999-05-26 | 2000-11-01 | Taiwan Semiconductor Mfg | Planarization of inter metal dielectric layer |
| US6410458B1 (en) * | 1999-11-29 | 2002-06-25 | Advanced Micro Devices, Inc. | Method and system for eliminating voids in a semiconductor device |
| US20020013044A1 (en) * | 2000-07-27 | 2002-01-31 | Mena Rafael A. | HDP liner layer prior to HSQ/SOG deposition to reduce the amount of HSQ/SOG over the metal lead |
| US6303525B1 (en) * | 2000-08-18 | 2001-10-16 | Philips Electronics No. America Corp. | Method and structure for adhering MSQ material to liner oxide |
| US6774489B2 (en) * | 2000-08-29 | 2004-08-10 | Texas Instruments Incorporated | Dielectric layer liner for an integrated circuit structure |
| JP2003203970A (ja) | 2002-01-04 | 2003-07-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7042095B2 (en) * | 2002-03-29 | 2006-05-09 | Renesas Technology Corp. | Semiconductor device including an interconnect having copper as a main component |
| US6953608B2 (en) * | 2003-04-23 | 2005-10-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Solution for FSG induced metal corrosion & metal peeling defects with extra bias liner and smooth RF bias ramp up |
| US7470584B2 (en) * | 2005-01-21 | 2008-12-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | TEOS deposition method |
| US20060292774A1 (en) * | 2005-06-27 | 2006-12-28 | Macronix International Co., Ltd. | Method for preventing metal line bridging in a semiconductor device |
-
2007
- 2007-05-23 JP JP2007136460A patent/JP2008294123A/ja active Pending
-
2008
- 2008-04-23 US US12/081,930 patent/US20080290523A1/en not_active Abandoned
- 2008-04-25 KR KR1020080038783A patent/KR101038530B1/ko active IP Right Grant
- 2008-05-08 TW TW097116948A patent/TWI414020B/zh not_active IP Right Cessation
- 2008-05-23 CN CNA2008101091426A patent/CN101312163A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05234991A (ja) * | 1992-02-26 | 1993-09-10 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JPH0629410A (ja) * | 1992-07-10 | 1994-02-04 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JPH07312367A (ja) * | 1994-05-17 | 1995-11-28 | Sony Corp | 半導体装置の製造方法 |
| JPH0817923A (ja) * | 1994-07-01 | 1996-01-19 | Mitsubishi Electric Corp | 半導体集積回路装置およびその製造方法 |
| JPH08167650A (ja) * | 1994-12-14 | 1996-06-25 | Sony Corp | 絶縁膜構造およびその製造方法 |
| JPH10335458A (ja) * | 1997-05-30 | 1998-12-18 | Nec Corp | 半導体装置及びその製造方法 |
| JPH1187498A (ja) * | 1997-09-04 | 1999-03-30 | Nec Corp | 半導体装置およびその製造方法 |
| JP2002500445A (ja) * | 1997-12-31 | 2002-01-08 | インテル・コーポレーション | 新規なパッシベーション構造とその製造方法 |
| JP2001257205A (ja) * | 2000-01-06 | 2001-09-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2005085929A (ja) * | 2003-09-08 | 2005-03-31 | Renesas Technology Corp | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| JP2005268740A (ja) * | 2004-03-19 | 2005-09-29 | Samsung Sdi Co Ltd | 積層基板及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080290523A1 (en) | 2008-11-27 |
| TW200913068A (en) | 2009-03-16 |
| CN101312163A (zh) | 2008-11-26 |
| TWI414020B (zh) | 2013-11-01 |
| KR101038530B1 (ko) | 2011-06-02 |
| KR20080103412A (ko) | 2008-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9355955B2 (en) | Semiconductor device | |
| JP5263482B2 (ja) | 多層配線構造および多層配線の製造方法 | |
| KR101674057B1 (ko) | 강화된 복합 절연막을 포함하는 반도체 칩 구조 및 그 제조 방법 | |
| US6495448B1 (en) | Dual damascene process | |
| JP2006156952A (ja) | 半導体装置 | |
| JP2008282903A (ja) | 半導体装置およびその製造方法 | |
| TWI236094B (en) | Method for forming multi-layer metal line of semiconductor device | |
| US6559033B1 (en) | Processing for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines | |
| TWI229918B (en) | Method of forming an inter-metal dielectric layer in an interconnect structure | |
| US7755202B2 (en) | Semiconductor device and method of fabricating the same | |
| JP2008010824A (ja) | 半導体メモリ素子の製造方法 | |
| JP2008294123A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US7622331B2 (en) | Method for forming contacts of semiconductor device | |
| US7642655B2 (en) | Semiconductor device and method of manufacture thereof | |
| JP2006148021A (ja) | 半導体回路装置及びその製造方法 | |
| TW413917B (en) | Semiconductor device and method of manufacturing the same | |
| JP2011134771A (ja) | 半導体装置及びその製造方法 | |
| KR100443148B1 (ko) | 반도체소자의 제조방법 | |
| KR100565758B1 (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| JP2810649B2 (ja) | 半導体装置 | |
| KR100850137B1 (ko) | 반도체 소자의 층간 절연막 제조방법 | |
| WO2008029956A1 (en) | Semiconductor integrated circuit device, and wire forming method | |
| KR20070105827A (ko) | 리페어 퓨즈를 구비한 반도체 소자의 제조 방법 | |
| JP2007073750A (ja) | 半導体装置およびその製造方法 | |
| KR100875031B1 (ko) | 반도체 소자의 절연막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120924 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120927 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130903 |