JP2003203970A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003203970A
JP2003203970A JP2002000076A JP2002000076A JP2003203970A JP 2003203970 A JP2003203970 A JP 2003203970A JP 2002000076 A JP2002000076 A JP 2002000076A JP 2002000076 A JP2002000076 A JP 2002000076A JP 2003203970 A JP2003203970 A JP 2003203970A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
protective layer
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002000076A
Other languages
English (en)
Inventor
Masato Sawada
真人 澤田
Hiroshi Tobimatsu
博 飛松
Koji Oda
耕治 小田
Arinori Kamiura
有紀 上浦
Koji Shibata
耕治 芝田
Hiroyuki Kawada
宏幸 川田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Priority to JP2002000076A priority Critical patent/JP2003203970A/ja
Priority to US10/170,579 priority patent/US6645859B1/en
Priority to DE10230947A priority patent/DE10230947A1/de
Priority to CN02130352A priority patent/CN1430248A/zh
Priority to KR10-2002-0048716A priority patent/KR100453305B1/ko
Publication of JP2003203970A publication Critical patent/JP2003203970A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Abstract

(57)【要約】 【課題】 配線の上部保護層がひさし状になっても、そ
の下に空隙を生じずに絶縁膜を形成し、高密度に配置さ
れた配線間に空隙を生じずにＨＤＰ−ＣＶＤ法により絶
縁膜を埋め込むことができる半導体装置とその製造方法
を提供する。 【解決手段】 層間絶縁膜１上に半導体素子を形成する
工程と、半導体素子の上に、その半導体素子間を電気的
に接続する、上部保護層４付き配線３を、複数本、並べ
て形成する工程と、上部保護層付き配線の間を埋め込
み、その上部保護層付き配線を被覆するように、ＨＤＰ
−ＣＶＤ法以外のＣＶＤ法によって保護絶縁膜５を形成
する工程と、保護絶縁層を覆うように、ＨＤＰ−ＣＶＤ
法により、絶縁膜６を形成する工程とを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体基板上に形
成された半導体素子を電気的に接続する配線を被覆する
絶縁膜における配線間の埋め込み不良や、埋め込みに際
して発生する配線の欠損を防ぐことができる半導体装置
およびその製造方法に関するものである。
【０００２】
【従来の技術】半導体装置では、半導体基板の上に形成
された半導体素子を電気的に接続する配線、とくにアル
ミニウム配線が用いられる。近年の半導体デバイスで
は、配線間隔が狭くなり、配線間の絶縁膜形成に高密度
プラズマを用いた化学的気相成長法（以下、ＨＤＰ−Ｃ
ＶＤ：High Density Plasma-Chemical Vapor Depositio
n）が用いられている。
【０００３】図７は、従来の半導体装置において、半導
体基板の上に形成された層間絶縁膜１０１の上に配置さ
れたアルミニウム配線１０３を示す断面図である。図７
において、アルミニウム配線１０３の下には配線下層の
Ｔｉ／ＴｉＮ膜１０２が形成され、またアルミニウム配
線１０３の上には配線上層のＴｉ／ＴｉＮ膜１０４が形
成されている。配線上層のＴｉ／ＴｉＮ膜１０４は、配
線のパターニングに際して反射防止膜として機能する。
また、配線下層のＴｉ／ＴｉＮ膜１０２は、アルミニウ
ム配線のストレスマイグレーション耐性およびエレクト
リックマイグレーション耐性を向上させるものである。
【０００４】これらアルミニウム配線１０３はＨＤＰ−
ＣＶＤによって形成された絶縁膜（以下、ＨＤＰ絶縁
膜）１０６によって被覆されている。ＨＤＰ絶縁膜１０
６の上にはＨＤＰ−ＣＶＤ以外の方法で成膜された絶縁
膜１０７が形成されている。後述するように、ＨＤＰ−
ＣＶＤでは成膜に並行してスパッタリングが行われる。
このため、この絶縁膜１０７が、ＨＤＰ−ＣＶＤで成膜
されると、絶縁膜１０６にダメージを与えるからであ
る。
【０００５】
【発明が解決しようとする課題】上記の製造方法によれ
ば、配線のパターニングの際、被エッチング特性の相違
から、Ｔｉ／ＴｉＮ膜がアルミニウム配線よりも外側に
突き出し、ひさしのような形状となる部分を生じる。こ
の後に行われるＨＤＰ−ＣＶＤでは、高密度プラズマと
基板バイアスとを組み合わせて使用するため、成膜種の
指向性が強く、成膜と同時にスパッタリングも同時進行
的に行われる。このため、アルミニウム配線上に形成し
たＴｉ／ＴｉＮ膜がひさし状にアルミニウム配線よりも
外側に突き出ている場合、ひさし下の部分（図７のＤ
部）の埋め込み特性が劣化して、空隙が発生する。ま
た、ＨＤＰ−ＣＶＤでは、スパッタリングの影響によ
り、アルミニウム配線が変形し、たとえば、図７のＥ部
などにアルミニウム配線の欠損が生じ易くなる。
【０００６】本発明の目的は、配線のパターニングの際
の反射防止用のＴｉ／ＴｉＮ膜１０４がひさし状に張り
出しても、その下の部分に空隙を生じることなく、また
配線の欠損を生じることなく、ＨＤＰ−ＣＶＤ法により
配線間に絶縁膜を埋め込むことができる半導体装置およ
びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法では、半導体基板上に半導体素子を形成する工程
と、半導体素子の上に、その半導体素子間を電気的に接
続する、上部保護層付き配線を、複数本、並べて形成す
る工程と、上部保護層付き配線の間、およびその上部保
護層付き配線を被覆するように、ＨＤＰ−ＣＶＤ法以外
の化学気相成長法（ＣＶＤ法：Chemical Vapor Deposit
ion）によって保護絶縁膜を形成する工程と、保護絶縁
層で被覆された上部保護層付き配線の間を埋め込み、そ
の保護絶縁膜を覆うように、高密度プラズマ化学気相成
長法により、絶縁膜を形成する工程とを備える（請求項
１）。
【０００８】この構成により、上部保護層がひさし状に
張り出しても、直進指向性の小さい化学気相成長法（Ｃ
ＶＤ法）を用いて、ひさしの下にも空隙を生じることな
く保護絶縁膜を成膜することができる。また、ＨＤＰ−
ＣＶＤ法による成膜中に温度が上昇しても、配線は保護
絶縁膜に被覆されているので、温度上昇に起因する配線
の欠損を防ぐことができる。
【０００９】なお、ＨＤＰ−ＣＶＤ法以外のＣＶＤ法に
は、平行平板型プラズマＣＶＤ法や熱ＣＶＤ法がある。
また、上記の上部保護層付き配線は、半導体素子を半導
体基板に形成された半導体素子領域と解して半導体基板
の上に接して形成されてもよいし、それより上方の層間
絶縁膜の上に接して形成されてもよい。また、上部保護
層には、Ｔｉ／ＴｉＮ膜などを用いることができる。
【００１０】本発明の半導体装置の製造方法では、上部
保護層付き配線の高さｈと、上部保護層付き配線の間の
間隔Ｌの比であるアスペクト比（ｈ／Ｌ）を、１．４５
以上にすることができる（請求項２）。
【００１１】この構成によれば、上部保護層付き配線の
間は、狭隘な深い間隙となる。このような場合、保護絶
縁膜形成後に、ＨＤＰ−ＣＶＤ法によって絶縁膜を成膜
する際、スパッタリングを効かして埋め込みを完全にし
ようとすると温度上昇が避けられない。このような温度
上昇が生じても、上部保護層付き配線には保護絶縁膜が
被覆されているので、配線に起因する欠損を避けること
ができる。この結果、半導体装置の配線を高密度化して
半導体装置を微細化することが容易となる。
【００１２】本発明の半導体装置の製造方法では、上部
保護層付き配線の配線幅を０．４μｍ以下とすることが
できる（請求項３）。
【００１３】この構成の場合にも、ＨＤＰ−ＣＶＤ法に
よるスパッタリングの温度上昇の影響を受け易くなる
が、保護絶縁膜で被覆されているので、配線の欠損を防
ぐことができる。上記の配線幅は、上部保護層のひさし
状に張り出した部分は含まず、配線本体の幅をさす。
【００１４】本発明の半導体装置の製造方法では、保護
絶縁膜形成工程では、高密度プラズマ化学気相成長法以
外の化学気相成長により、ＴＥＯＳ(Tetra-Ethyl-Ortho
-Silicate)を原料として、ＳｉＯ2膜、ＳｉＯＮ膜、Ｓ
ｉ3Ｎ4膜およびフッ素含有ＳｉＯ2膜（ＦＳＧ膜）の少
なくとも１種の膜を、保護絶縁膜として形成することが
できる（請求項４）。
【００１５】この構成により、カバレッジ特性に優れた
保護絶縁膜によって配線を被覆することが可能となる。
【００１６】本発明の半導体装置の製造方法では、保護
絶縁膜形成工程では、保護絶縁膜を成膜温度４００℃以
下で成膜することが望ましい（請求項５）。
【００１７】この構成により、保護絶縁膜形成前におい
て、配線をたとえばアルミニウム配線とした場合でも、
アルミニウム欠損を防ぐことができる。
【００１８】本発明の半導体装置の製造方法では、高密
度プラズマ化学気相成長法による絶縁膜形成工程では、
その絶縁膜成膜の初期にスパッタ成分を多くする条件に
よって、上部保護層付き配線上部に位置する前記保護絶
縁膜をスパッタして、上部保護層付き配線間の間口を広
げながら成膜し、その後、それよりスパッタ成分を少な
くして成膜することができる（請求項６）。
【００１９】この構成により、処理工程を増やすことな
く、保護絶縁膜が形成された後の狭隘な配線間の間口を
広げて、配線間を埋め込むことができるので、配線間の
埋め込み不良を避けることができる。
【００２０】本発明の半導体装置の製造方法では、保護
絶縁膜形成工程の後、保護絶縁膜をエッチバックして、
その後、高密度プラズマ化学気相成長法によって絶縁膜
を形成することができる（請求項７）。
【００２１】保護絶縁膜を形成後に、配線間の間口が保
護絶縁膜で塞がれた場合、上記のように、エッチバック
により保護絶縁膜を除去して配線間を開口させることが
できる。この開口した配線間に埋め込み不良なくＨＤＰ
−ＣＶＤ法により配線間の底部も覆って絶縁膜を形成す
ることができる。上記のエッチバックに加えて、ＨＤＰ
−ＣＶＤによるスパッタリングを行ってもよいことは言
うまでもない。
【００２２】本発明の半導体装置の製造方法では、上部
保護層付き配線形成工程が、上部保護層付き配線の下部
保護層となる下部保護層を成膜する工程を備えることが
できる（請求項８）。
【００２３】この構成により、たとえば配線にアルミニ
ウム配線を用いた場合でも、ストレスマイグレーション
耐性やエレクトリックマイグレーション耐性を向上させ
ることができる。
【００２４】本発明の半導体装置の製造方法では、配線
にアルミニウム配線を用いることができる（請求項
９）。
【００２５】この構成により、既存の設備を用いて、安
価に安定して配線を形成することができる。
【００２６】本発明の半導体装置は、半導体基板上に形
成された半導体素子と、複数本、並んで配置され、半導
体素子間を電気的に接続する、上部保護層付き配線層
と、上部保護層付き配線層の間、およびその上部保護層
付き配線層を被覆する、高密度プラズマ化学気相成長法
以外の化学気相成長法によって成膜された保護絶縁膜
と、保護絶縁層を被覆された上部保護層付き配線層の間
を埋め込み、その保護絶縁膜を覆う、ＨＤＰ−ＣＶＤ法
により成膜されたＨＤＰ絶縁膜とを備える（請求項１
０）。
【００２７】この構成により、上部保護層がひさし状に
張り出した場合でも、直進指向性の小さいＣＶＤ法を用
いて、ひさしの下の部分に空隙を生じることなく、保護
絶縁膜を形成することができる。また、ＨＤＰ−ＣＶＤ
法を用いることにより、狭隘な深い間隙部に対してはス
パッタリングを効かすことにより、間口を広げて埋め込
みを行うことができる。このため、埋め込み不完全部を
生じにくい。
【００２８】上記の上部保護層付き配線層は、半導体基
板の上に接して形成されていてもよいし、半導体基板上
の層間絶縁膜の上に形成されていてもよい。
【００２９】本発明の半導体装置では、上部保護層付き
配線の高さｈと、上部保護層付き配線の間の間隔Ｌの比
であるアスペクト比（ｈ／Ｌ）を、１．４５以上とする
ことができる（請求項１１）。
【００３０】上記のように、ひさしの下の部分はＨＤＰ
−ＣＶＤ法以外のＣＶＤ法により空隙部を生じることな
く保護絶縁膜を形成した上で、その後のＨＤＰ−ＣＶＤ
法による絶縁膜形成工程では、スパッタリングを効かせ
てアスペクト比の高い箇所でも、間口を広げて埋め込み
を完全に行うことが可能となる。
【００３１】本発明の半導体装置では、上部保護層付き
配線の配線幅を０．４μｍ以下とすることができる（請
求項１２）。
【００３２】上記の配線幅を有して微細化された半導体
装置においては、配線が温度上昇の影響を受け易いが、
保護絶縁膜によって被覆されているので、配線の欠損を
生じにくい。
【００３３】本発明の半導体装置では、保護絶縁膜が、
ＳｉＯ2膜、ＳｉＯＮ膜、Ｓｉ3Ｎ4膜およびフッ素含有
ＳｉＯ2膜（ＦＳＧ膜）の少なくとも１種の膜からなる
ことが望ましい（請求項１３）。
【００３４】上記の膜はカバレッジ特性に優れているの
で、配線の上部保護層がひさし状に張り出しても、その
下の部分に空隙を生じずに保護絶縁膜を形成することが
できる。
【００３５】本発明の半導体装置では、上部保護層付き
配線の上部の間口付近に位置する保護絶縁膜が、スパッ
タされ削られていてもよい（請求項１４）。
【００３６】この構成により、高密度配線を保護絶縁膜
が覆って配線間の間口を保護絶縁膜が塞いだり、開口部
を狭くしても、ＨＤＰ−ＣＶＤ法におけるスパッタリン
グにより間口を広げて、配線間を埋め込むことが可能に
なる。
【００３７】本発明の半導体装置では、上部保護層付き
配線の上部の保護絶縁膜が、エッチバックされていても
よい（請求項１５）。
【００３８】この構成により、配線間の間口を保護絶縁
膜が塞いだ場合でも、保護絶縁膜をエッチバックするこ
とにより、配線間を開口して絶縁膜によって埋め込むこ
とができる。上記のエッチバックに加えて、ＨＤＰ−Ｃ
ＶＤによるスパッタリングが加えられていてもよいこと
は言うまでもない。エッチバックの痕跡は、保護絶縁膜
の表面の形状、とくに上面部分と配線側面を覆う面部分
との交差部などにより検出することができる。
【００３９】本発明の半導体装置では、上部保護層付き
配線は、その下側に下部保護層を備えることができる
（請求項１６）。
【００４０】この下部保護層を備えることにより、配線
を汎用性の高いアルミニウムで形成しても、高いストレ
スマイグレーション耐性や高いエレクトリックマイグレ
ーション耐性を確保することができる。
【００４１】本発明の半導体装置では、配線をアルミニ
ウム配線とすることができる（請求項１７）。
【００４２】この構成により、配線を汎用性が高く、製
造が容易なアルミニウム配線として、既存の設備を用い
て安価に製造することができる。
【００４３】
【発明の実施の形態】次に図面を用いて本発明の実施の
形態について詳しく説明する。
【００４４】（実施の形態１）図１は、本発明の実施の
形態１における半導体装置の製造方法を説明する図であ
る。図１を参照して、層間絶縁膜１の上にアルミニウム
配線３が設けられている。そのアルミニウム配線の下側
には、配線下層のＴｉ／ＴｉＮ膜２が、また上側には、
配線上層のＴｉ／ＴｉＮ膜４が配置されている。配線下
層のＴｉ／ＴｉＮ膜２は、アルミニウム配線のストレス
マイグレーション耐性およびエレクトリックマイグレー
ション耐性を向上させるものである。また、配線上層の
Ｔｉ／ＴｉＮ膜４は、配線のパターニングに際して反射
防止膜として機能する。図１に示す上部保護層付き配線
の間のアスペクト比（ｈ／Ｌ）は１．４５以上であり、
配線幅は０．４μｍ以下である。
【００４５】これらアルミニウム配線３と、その上下層
２，４と、層間絶縁膜１とを覆うように、薄い絶縁膜５
が形成されている。この薄い絶縁膜５はＨＤＰ−ＣＶＤ
以外の指向性の小さいＣＶＤで成膜されているので、配
線上層がひさし状に張り出していても、その下に空隙を
形成することなく絶縁層を形成することができる。この
薄い絶縁膜５を覆うように、ＨＤＰ−ＣＶＤで成膜され
た絶縁膜６が設けられている。さらに、ＨＤＰ−ＣＶＤ
で成膜された絶縁膜６の上に、ＨＤＰ−ＣＶＤ以外のＣ
ＶＤで成膜された絶縁膜が形成されている。
【００４６】アルミニウム配線を被覆するＨＤＰ−ＣＶ
Ｄ以外のＣＶＤで成膜された絶縁膜５の成膜温度は、４
００℃以下であり、その膜厚は５０ｎｍ〜１００ｎｍ程
度である。絶縁膜５の成膜温度を４００℃以下とするこ
とにより、この絶縁膜５の成膜中に生じるアルミニウム
配線の変形に起因する欠損を防ぐことができる。また、
ＨＤＰ−ＣＶＤによる絶縁膜６の成膜前に、薄い絶縁膜
５によってアルミニウム配線の周りを覆うことにより、
ＨＤＰ−ＣＶＤによる成膜中の温度上昇のために、アル
ミニウム配線が変形してアルミニウム欠損が生じること
を抑制することができる。この絶縁膜５は、段差被覆特
性の優れたＴＥＯＳを原料としたＳｉＯ 2膜、ＳｉＯＮ
膜、ＳｉＮ膜またはＦＳＧ膜を単独または組み合わせて
用いることができる。段差被覆特性の優れた絶縁膜を形
成することにより、Ｔｉ／ＴｉＮ膜４のひさし状部分の
下の埋め込み特性が良くなり、空隙の発生を抑制するこ
とができる。
【００４７】（実施の形態２）図２〜図４は、本発明の
実施の形態２における半導体装置の製造方法を説明する
図である。上述のように、ＨＤＰ−ＣＶＤ以外のＣＶＤ
を用いてアルミニウム配線を覆う絶縁膜を形成した場
合、アルミニウム配線の側壁上部の膜厚が、側壁下部の
膜厚よりも厚くなる。図２は、アルミニウム配線の側壁
上部の膜厚が、側壁下部の膜厚よりも厚くなり、配線間
の間口が狭まった状態を示す断面図である。図２のＡ部
のような箇所から配線間を埋め込むように成膜すること
は難しい。
【００４８】このような場合、ＨＤＰ−ＣＶＤによる絶
縁膜６の成膜において、多段ステップの条件を用いる。
ＨＤＰ−ＣＶＤによる絶縁膜６の成膜において、多段ス
テップを使用しないと、アルミニウム配線間に埋め込み
不良が発生する。
【００４９】ＨＤＰ−ＣＶＤによる成膜の初期にスパッ
タリング成分の強い条件を用いることにより、図３に示
すように、アルミニウム配線の側壁上部の膜が削られ、
かつ削られた成分が底の部分に引き込まれる。この成膜
初期では、図３のＢ部として示すように配線間の開口部
が広がるとともに、ＨＤＰ−ＣＶＤ法による成膜も進行
し、絶縁膜６ａが形成される。したがって、アルミニウ
ム配線上部の間口が広がるとともに、底の部分でも成膜
が進む。この後、図４に示すように、スパッタリング成
分の少ないレシピで成膜を行ない絶縁膜６ｂを成膜する
ことにより、処理時間を短縮して能率よく、空隙のない
絶縁膜をアルミニウム配線間に形成することができる。
【００５０】（実施の形態３）図５および図６は、本発
明の実施の形態３における半導体装置の製造方法を説明
する図である。上記の保護絶縁膜５を成膜した結果、図
５に示すように配線間の間口が保護絶縁膜で塞がれる場
合がある。このような場合、保護絶縁膜５をエッチバッ
クすることにより、配線間の間口を開口した後、ＨＤＰ
−ＣＶＤ法により絶縁膜を埋め込み、空隙のない絶縁膜
を成膜することができる。
【００５１】上記において、本発明の実施の形態につい
て説明を行ったが、上記に開示された本発明の実施の形
態は、あくまで例示であって、本発明の範囲はこれら発
明の実施の形態に限定されない。たとえば、上記の実施
の形態では、１層のアルミニウム配線および層間絶縁膜
について説明したものであるが、同様の構造を２層以上
積層した構成にしてもよいことは言うまでもない。
【００５２】本発明の範囲は、特許請求の範囲の記載の
よって示され、さらに特許請求の範囲の記載と均等の意
味および範囲内でのすべての変更を含むものである。
【００５３】
【発明の効果】本発明の半導体装置およびその製造方法
を用いることにより、配線のパターニングの際の反射防
止用のＴｉ／ＴｉＮ膜がひさし状に張り出しても空隙を
生じることなく、高密度に配置された配線間を空隙を生
じずにＨＤＰ−ＣＶＤ法により絶縁膜で埋め込みながら
形成することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における半導体装置を
示す断面図である。
【図２】 本発明の実施の形態２における半導体装置の
製造方法において、保護絶縁膜を形成して配線間の間口
が狭くなった状態の断面図である。
【図３】 図３の保護絶縁膜に対してスパッタリングを
効かせてＨＤＰ−ＣＶＤ法で成膜する成膜初期の状態を
示す断面図である。
【図４】 図３の状態の後、スパッタリングを緩和して
成膜した後の段階の断面図である。
【図５】 本発明の実施の形態３における半導体装置の
製造方法において、保護絶縁膜を形成して配線間の間口
が塞がれた状態の断面図である。
【図６】 図５の状態にエッチバックを施して、配線間
の間口を広げた状態の断面図である。
【図７】 従来の半導体装置の断面図である。
【符号の説明】
１ 層間絶縁膜、２ 下部保護層、３ アルミニウム配
線、４ 上部保護層、５ 保護絶縁膜、６ａ ＨＤＰ−
ＣＶＤ成膜初期の絶縁膜、６ｂ 成膜初期の後のＨＤＰ
−ＣＶＤ絶縁膜、６ ＨＤＰ−ＣＶＤ絶縁膜、７ ＨＤ
Ｐ−ＣＶＤ絶縁膜上の絶縁膜、Ａ 保護絶縁膜の堆積に
より狭められた配線間の間口、Ｂ ＨＤＰ−ＣＶＤ法の
初期にスパッタリングを効かせて広げられた間口、Ｃ
保護絶縁膜の堆積により塞がれた配線間の間口、Ｄ ひ
さし状上部保護層の下の不完全充填部、Ｅ アルミニウ
ム欠損部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飛松 博 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 小田 耕治 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 上浦 有紀 兵庫県伊丹市瑞原四丁目１番地 菱電セミ コンダクタシステムエンジニアリング株式 会社内 (72)発明者 芝田 耕治 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 川田 宏幸 兵庫県伊丹市瑞原四丁目１番地 菱電セミ コンダクタシステムエンジニアリング株式 会社内 Ｆターム(参考） 5F033 HH08 HH18 HH33 MM05 MM08 MM13 MM18 QQ03 QQ09 QQ31 RR04 RR06 RR08 RR11 SS00 SS04 SS15 TT01 TT02 WW01 WW03 XX04 XX05 XX06

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に半導体素子を形成する工
    程と、 前記半導体素子の上に、その半導体素子間を電気的に接
    続する、上部保護層付き配線を、複数本、並べて形成す
    る工程と、 前記上部保護層付き配線の間、およびその上部保護層付
    き配線を被覆するように、高密度プラズマ化学気相成長
    法（ＨＤＰ−ＣＶＤ法）以外の化学気相成長法（ＣＶＤ
    法）によって保護絶縁膜を形成する工程と、 前記保護絶縁層で被覆された前記上部保護層付き配線の
    間を埋め込み、その保護絶縁膜を覆うように、高密度プ
    ラズマ化学気相成長法により、絶縁膜を形成する工程と
    を備える、半導体装置の製造方法。
  2. 【請求項２】 前記上部保護層付き配線の高さｈと、上
    部保護層付き配線の間の間隔Ｌの比であるアスペクト比
    （ｈ／Ｌ）が、１．４５以上である、請求項１に記載の
    半導体装置の製造方法。
  3. 【請求項３】 前記上部保護層付き配線は配線幅０．４
    μｍ以下である、請求項１または２に記載の半導体装置
    の製造方法。
  4. 【請求項４】 前記保護絶縁膜形成工程では、前記高密
    度プラズマ化学気相成長法以外の化学気相成長により、
    ＴＥＯＳ(Tetra-Ethyl-Ortho-Silicate)を原料として、
    ＳｉＯ2膜、ＳｉＯＮ膜、Ｓｉ3Ｎ4膜およびフッ素含有
    ＳｉＯ2膜の少なくとも１種の膜を、前記保護絶縁膜と
    して形成する、請求項１〜３のいずれかに記載の半導体
    装置の製造方法。
  5. 【請求項５】 前記保護絶縁膜形成工程では、前記保護
    絶縁膜を成膜温度４００℃以下で成膜する、請求項１〜
    ４のいずれかに記載の半導体装置の製造方法。
  6. 【請求項６】 前記高密度プラズマ化学気相成長法によ
    る絶縁膜形成工程では、その絶縁膜成膜の初期にスパッ
    タ成分を多くする条件によって、前記上部保護層付き配
    線上部に位置する前記保護絶縁膜をスパッタして、前記
    上部保護層付き配線間の間口を広げながら成膜し、その
    後、それよりスパッタ成分を少なくして成膜する、請求
    項１〜５のいずれかに記載の半導体装置の製造方法。
  7. 【請求項７】 前記保護絶縁膜形成工程の後、前記保護
    絶縁膜をエッチバックして、その後、前記高密度プラズ
    マ化学気相成長法によって絶縁膜を形成する、請求項１
    〜６のいずれかに記載の半導体装置の製造方法。
  8. 【請求項８】 前記上部保護層付き配線形成工程が、前
    記上部保護層付き配線の下部保護層となる下部保護層を
    成膜する工程を備える、請求項１〜７のいずれかに記載
    の半導体装置の製造方法。
  9. 【請求項９】 前記配線がアルミニウム配線である、請
    求項１〜８のいずれかに記載の半導体装置の製造方法。
  10. 【請求項１０】 半導体基板上に形成された半導体素子
    と、 複数本、並んで配置され、前記半導体素子間を電気的に
    接続する、上部保護層付き配線層と、 前記上部保護層付き配線層の間、およびその上部保護層
    付き配線層を被覆する、高密度プラズマ化学気相成長法
    以外の化学気相成長法によって成膜された保護絶縁膜
    と、 前記保護絶縁層を被覆された上部保護層付き配線層の間
    を埋め込み、その保護絶縁膜を覆う、高密度プラズマ化
    学気相成長法（ＨＤＰ−ＣＶＤ）により成膜されたＨＤ
    Ｐ絶縁膜とを備える、半導体装置。
  11. 【請求項１１】 前記上部保護層付き配線の高さｈと、
    上部保護層付き配線の間の間隔Ｌの比であるアスペクト
    比（ｈ／Ｌ）が、１．４５以上である、請求項１０に記
    載の半導体装置。
  12. 【請求項１２】 前記上部保護層付き配線の配線幅が、
    ０．４μｍ以下である、請求項１０または１１に記載の
    半導体装置。
  13. 【請求項１３】 前記保護絶縁膜が、ＳｉＯ2膜、Ｓｉ
    ＯＮ膜、Ｓｉ3Ｎ4膜およびフッ素含有ＳｉＯ2膜の少な
    くとも１種の膜からなる、請求項１０〜１２のいずれか
    に記載の半導体装置。
  14. 【請求項１４】 前記上部保護層付き配線の上部の間口
    付近に位置する前記保護絶縁膜が、スパッタされ削られ
    ている、請求項１０〜１３のいずれかに記載の半導体装
    置。
  15. 【請求項１５】 前記上部保護層付き配線の上部の前記
    保護絶縁膜が、エッチバックされている、請求項１０〜
    １４のいずれかに記載の半導体装置。
  16. 【請求項１６】 前記上部保護層付き配線は、その下側
    に下部保護層を備える、請求項１０〜１５のいずれかに
    記載の半導体装置。
  17. 【請求項１７】 前記配線がアルミニウム配線である、
    請求項１０〜１６のいずれかに記載の半導体装置。
JP2002000076A 2002-01-04 2002-01-04 半導体装置およびその製造方法 Withdrawn JP2003203970A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002000076A JP2003203970A (ja) 2002-01-04 2002-01-04 半導体装置およびその製造方法
US10/170,579 US6645859B1 (en) 2002-01-04 2002-06-14 Semiconductor device and manufacturing method thereof
DE10230947A DE10230947A1 (de) 2002-01-04 2002-07-09 Halbleitervorrichtung und Herstellungsverfahren dafür
CN02130352A CN1430248A (zh) 2002-01-04 2002-08-16 半导体器件及其制造方法
KR10-2002-0048716A KR100453305B1 (ko) 2002-01-04 2002-08-17 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002000076A JP2003203970A (ja) 2002-01-04 2002-01-04 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003203970A true JP2003203970A (ja) 2003-07-18

Family

ID=19190442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002000076A Withdrawn JP2003203970A (ja) 2002-01-04 2002-01-04 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US6645859B1 (ja)
JP (1) JP2003203970A (ja)
KR (1) KR100453305B1 (ja)
CN (1) CN1430248A (ja)
DE (1) DE10230947A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101793945B1 (ko) 2016-06-10 2017-11-06 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4679277B2 (ja) * 2005-07-11 2011-04-27 富士通セミコンダクター株式会社 半導体装置の製造方法
US7648921B2 (en) * 2006-09-22 2010-01-19 Macronix International Co., Ltd. Method of forming dielectric layer
KR20080100626A (ko) * 2007-05-14 2008-11-19 네스트 주식회사 반도체 소자의 역순 갭 충전 방법
JP2008294123A (ja) 2007-05-23 2008-12-04 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
TWI475616B (zh) * 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
US9490209B2 (en) 2013-03-13 2016-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Electro-migration barrier for Cu interconnect

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350672B1 (en) * 1997-07-28 2002-02-26 United Microelectronics Corp. Interconnect structure with gas dielectric compatible with unlanded vias
JP3141827B2 (ja) 1997-11-20 2001-03-07 日本電気株式会社 半導体装置の製造方法
US6037018A (en) * 1998-07-01 2000-03-14 Taiwan Semiconductor Maufacturing Company Shallow trench isolation filled by high density plasma chemical vapor deposition
US6090714A (en) * 1998-10-23 2000-07-18 Taiwan Semiconductor Manufacturing Company Chemical mechanical polish (CMP) planarizing trench fill method employing composite trench fill layer
KR20000027935A (ko) * 1998-10-29 2000-05-15 김영환 반도체 소자의 층간 절연막 형성 방법
GB2356289A (en) 1999-08-19 2001-05-16 Lucent Technologies Inc Process for deposition of low-k dielectric gap filling layer onto high aspect ratio features in integrated circuits
TW424328B (en) * 1999-09-17 2001-03-01 Taiwan Semiconductor Mfg EEPROM with high capacitance coupling ratio
KR20010051285A (ko) 1999-10-28 2001-06-25 윌리엄 비. 켐플러 평탄화와 간극 충전을 강화시키기 위한ｈｓｑ/ｐｅｔｅｏｓ ｉｌｄ 스택 위의 ｈｄｐ 캡핑층또는 폴리쉬층
US6248673B1 (en) * 2000-02-23 2001-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Hydrogen thermal annealing method for stabilizing microelectronic devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101793945B1 (ko) 2016-06-10 2017-11-06 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Also Published As

Publication number Publication date
DE10230947A1 (de) 2003-07-24
CN1430248A (zh) 2003-07-16
US6645859B1 (en) 2003-11-11
KR20030060048A (ko) 2003-07-12
KR100453305B1 (ko) 2004-10-20

Similar Documents

Publication Publication Date Title
US7223614B2 (en) Method for manufacturing semiconductor device, and semiconductor device
JP2003203970A (ja) 半導体装置およびその製造方法
CN101378035A (zh) 半导体装置的制造方法
KR100861837B1 (ko) 반도체 소자의 금속배선 형성방법
JP2001185614A (ja) 半導体装置およびその製造方法
US7371678B2 (en) Semiconductor device with a metal line and method of forming the same
JP2008010551A (ja) 半導体装置およびその製造方法
US7332447B2 (en) Method of forming a contact
US7183209B2 (en) Semiconductor device and manufacturing method thereof
US6806208B2 (en) Semiconductor device structured to prevent oxide damage during HDP CVD
CN100424868C (zh) 半导体装置及其制造方法
US20090072402A1 (en) Semiconductor device and method of fabricating the same
KR100443148B1 (ko) 반도체소자의 제조방법
KR20020078885A (ko) 반도체 소자의 비어콘택 형성방법
US20240112948A1 (en) Semiconductor device and method having deep trench isolation
JP2007329280A (ja) 誘電体メモリの製造方法
KR20080002027A (ko) 반도체 소자의 제조방법
JPH1187498A (ja) 半導体装置およびその製造方法
KR100766239B1 (ko) 반도체 소자의 금속 층간 절연막 형성 방법
KR100756863B1 (ko) 반도체 소자 제조방법
KR100452315B1 (ko) 반도체 소자 제조방법
US20070148954A1 (en) Method of manufacturing semiconductor device
KR100764451B1 (ko) 반도체소자 및 그 제조방법
KR100253338B1 (ko) 반도체소자의 배선형성방법
JPH05259296A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050405