CN101378035A - 半导体装置的制造方法 - Google Patents
半导体装置的制造方法 Download PDFInfo
- Publication number
- CN101378035A CN101378035A CNA200810213401XA CN200810213401A CN101378035A CN 101378035 A CN101378035 A CN 101378035A CN A200810213401X A CNA200810213401X A CN A200810213401XA CN 200810213401 A CN200810213401 A CN 200810213401A CN 101378035 A CN101378035 A CN 101378035A
- Authority
- CN
- China
- Prior art keywords
- barrier metal
- interlayer dielectric
- film
- metal layer
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000002184 metal Substances 0.000 claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 230000004888 barrier function Effects 0.000 claims abstract description 43
- 239000010410 layer Substances 0.000 claims abstract description 36
- 239000000463 material Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 31
- 239000011229 interlayer Substances 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims 2
- 239000011241 protective layer Substances 0.000 abstract description 9
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 230000008021 deposition Effects 0.000 abstract description 2
- 238000005275 alloying Methods 0.000 abstract 1
- 210000003323 beak Anatomy 0.000 abstract 1
- 239000000956 alloy Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 229910018125 Al-Si Inorganic materials 0.000 description 3
- 229910018520 Al—Si Inorganic materials 0.000 description 3
- 229910018594 Si-Cu Inorganic materials 0.000 description 3
- 229910008465 Si—Cu Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241001391944 Commicarpus scandens Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种半导体装置的制造方法，其中，可不依赖于阻挡金属层的叠层状态地防止因阻挡金属层薄膜化或断线而导致的布线材料向衬底的渗出。在上述阻挡金属层淀积后，通过用绝缘膜等在侧壁上形成保护层，从而可不依赖于连接孔的侧壁及阻挡金属层的叠层状态而防止在后续的合金热处理影响下布线材料向衬底的渗出。另外，通过形成保护层，可使侧壁变得更平滑，因此，同时也可改善布线材料的覆盖。
Description
技术领域
本发明涉及半导体装置的制造方法。
背景技术
近几年来，半导体装置越来越成为高集成化，半导体装置中的布线通常为多层化。随着半导体装置的细微化，布线及接连孔(接触孔或通路孔)持续地小尺寸化，要在连接孔中充分地埋入布线材料变得复杂。如果不能充分地埋入，则会引起布线断线及产生接触凹陷(contactpit)等弊病，为此，在使Al-Si及Al-Si-Cu之类的布线材料淀积之前，形成具有传导性的阻挡金属层。阻挡金属层往往采用CVD法，淀积Ti或Ti及TiN这二者而形成。因为Ti的耐热性及自平坦性比上述Al等优良，所以对于解决上述弊病是有效的。
用图2说明传统的半导体装置中布线及连接孔的制造步骤。
在半导体衬底103上采用CVD法(化学气相生长法)，形成第一层间绝缘膜102和第二层间绝缘膜101。这些层间绝缘膜可使用含有TEOS、硼或磷的氧化硅膜(BPSG膜)等[图2(a)]。
接着，在这些层间绝缘膜上形成接触孔。作为接触孔的形成方法有几种，在此就改进布线材料覆盖的方法进行说明。首先，以光刻胶膜107为掩模，预先按某一深度进行各向同性蚀刻，扩大连接孔的开口部，然后，进行各向异性蚀刻，形成接触孔[图2(b)]。
接着，在该连接孔上形成阻挡金属层104，再在其上淀积布线材料106。再在该布线材料上用光刻工序形成掩模图案并进行蚀刻，从而形成布线图案[图2(c)及图2(d)]。(例如，参照专利文献1)
专利文献1：特开平8-330252号公报
发明内容
但是，在用上述方法形成阻挡金属层时，阻挡金属层有可能会断线。因为已淀积了用作层间绝缘膜的TEOS或BPSG之类的其它材料，由于蚀刻速率不同，难以平滑、均匀地形成侧壁。如果连接孔的侧面不平滑，则阻挡金属层就会局部地变薄等，难以均匀地淀积。而且，在淀积布线材料后，受到合金(Alloy)等热处理影响，使层间绝缘膜热膨胀，侧壁的凹凸变得明显，阻挡金属层有可能会断线。一旦阻挡金属层断线或局部地薄膜化，则会出现硅从上层的布线材料，即Al-Si-Cu及Al-Si通过阻挡金属层渗出至半导体衬底上的穿刺(spike)现象，出现布线劣化及局部的电流增加(漏电)等。
图3是表示明显不良的图。如果存在易于因蚀刻而被侵蚀的氧化膜108，则在与第一层间绝缘膜102的界面上形成倒锥形结构。半导体的制造工序复杂，要叠层多层绝缘膜，如位置A那样，存在易于断线及薄膜化的情况。
对于这种不良，专利文献1中提出了在接触孔内设置侧壁的改进方法。
本发明中提出了具有能防止布线断线的结构并具有防止布线材料渗出而防止不良发生的结构的半导体装置的制造方法。
为了解决上述课题，本发明中采取以下的制造方法。
本发明是一种形成半导体装置中的接触孔和布线的制造方法，该方法由如下工序构成：在半导体衬底上形成第1绝缘膜和第2绝缘膜的工序；具有制作将其上形成的布线和衬底连接的接触孔的工序，且在其上再淀积阻挡金属层，然后，淀积防止布线材料向衬底的渗出的保护层，并将不需要的部分蚀刻的工序；在其上再淀积布线材料的工序；以及采用光刻技术，形成布线掩模图案，且通过蚀刻形成布线图案的工序。
在本发明中，可在第1布线层的上方再形成布线层，该层涉及多层也没有关系。另外，对于第2绝缘膜等绝缘膜的叠层，其材质和层可根据需要制作，其形式没有限定。
发明效果
在阻挡金属层淀积后，用绝缘膜等在侧壁形成保护层，从而可不依赖于接触孔的侧壁和阻挡金属层的叠层状态，防止在合金(Alloy)等热处理影响中布线材料向衬底的渗出。另外，通过形成保护层，能够使侧壁变得更平滑，因此，同时可改善布线材料的覆盖。另外，因为该保护层的蚀刻使用各向同性蚀刻，所以，对于保护层的蚀刻，不需要特别增加光掩模及光刻工序，仅增加保护层的淀积及蚀刻工序即可。
另外，因为保护层在阻挡金属层的上部形成，所以能够不依赖于阻挡金属层的叠层偏差，防止合金(Alloy)等热处理影响中布线材料向衬底的渗出等。
附图说明
图1是表示一例用本发明的半导体装置的制造方法制造的半导体装置的示意剖面图。
图2(a)至(d)是表示传统的半导体装置的制造方法的工序步骤的示意剖面图。
图3是表示传统的半导体装置中的不良状况的示意剖面图。
图4(a)至(f)是表示本发明一实施例的半导体装置的制造方法的工序步骤的示意剖面图。
具体实施方式
用图4及图1说明实施本发明的方法。
下面说明实施例1。
首先，在半导体衬底103上用CVD法形成氧化硅膜作为第1层间绝缘膜102。在其上淀积BPSG膜等第2层间绝缘膜101[图4(a)]。然后，在其上形成光刻胶膜107，用光刻工艺形成光掩模。
接着，进行各向同性蚀刻至某一深度，扩大接触孔的开口部，然后进行各向异性蚀刻，形成接触孔[图4(b)]。此外，还有进行热处理，并将接触孔开口部的角倒圆的方法。采用这些方法，能够使布线材料的断线和覆盖状况得到改善。
接着，在接触孔内壁形成阻挡金属层104。阻挡金属层104大多使用Ti或使用Ti和TiN这两者，通过溅射而形成在元件上[图4(c)]。
如果在溅射工序中接触孔侧壁不平整，则阻挡金属层会局部地变薄，或者阻挡金属层变为已断线的状态，上层的布线材料中的硅就会渗出至半导体衬底中。为了解决这个问题，在通过溅射淀积阻挡金属层之后，再淀积由绝缘膜组成的保护膜105[图4(d)]。保护膜可以采用BPSG膜或NSG膜等。接着，用各向异性蚀刻部分地除去保护膜105。通过各向异性蚀刻，可不使用光掩模而在接触孔侧壁的阻挡金属层表面以及在接触孔侧壁与接触孔底面的接合部的接触侧底面的阻挡金属层表面上留下绝缘膜[图4(e)]。由此，具有使接触孔内部的阻挡金属层表面变得平滑，并使后续的布线材料覆盖改善的效果。
接着，用溅射方法淀积Al-Si或Al-Si-Cu等布线材料106。该布线材料上涂敷光刻胶膜(未特别加以图示)，在形成掩模图案后进行蚀刻，从而形成布线图案[图4(f)及图1]。
下面说明实施例2。
在上述实施例1中，如果在半导体衬底与第1层间绝缘膜之间存在比第1层间绝缘膜更易蚀刻的薄膜时，如图3所示，则会局部地存在阻挡金属层薄的部分。在其上淀积由绝缘膜组成的保护膜。然后，通过进行各向异性蚀刻，可在接触孔侧壁的阻挡金属层表面并在接触孔侧壁与接触孔底面的接合部的接触侧底面的阻挡金属层表面上留下绝缘膜。从而，使连接孔内部的阻挡金属层表面变得平滑，具有使后续的布线材料的覆盖改善的效果。
Claims (4)
1.一种半导体装置的制造方法，其特征在于所述方法由如下工序构成：
在半导体衬底的表面上形成第1层间绝缘膜；
在所述第1层间绝缘膜的表面上形成第2层间绝缘膜；
在涂敷于所述第2层间绝缘膜表面的光刻胶膜上形成图案；
以所述光刻胶膜作为掩模，蚀刻所述第2层间绝缘膜和所述第1层间绝缘膜，形成到达所述半导体衬底表面的开口部；
在所述开口部的内壁和所述第2层间绝缘膜表面上形成阻挡金属层；
在所述阻挡金属层表面上淀积由绝缘膜形成的保护膜；
对所述保护膜进行各向异性蚀刻，并留存侧壁状绝缘膜，以覆盖所述开口部侧壁的阻挡金属层表面以及位于接触孔侧壁与接触孔底面的接合部的接触侧底面的阻挡金属层表面；
在所述侧壁状绝缘膜、所述阻挡金属层及所述第2层间绝缘膜表面上淀积布线材料；以及
将所述阻挡金属层和所述布线材料蚀刻成要求的形状。
2.一种半导体装置的制造方法，其特征在于所述方法由如下工序构成：
在半导体衬底的表面上形成第1层间绝缘膜；
在所述半导体衬底和所述第1层间绝缘膜之间形成比所述第1层间绝缘膜更易于被蚀刻的薄膜；
在所述第1层间绝缘膜的表面上形成第2层间绝缘膜；
在所述第2层间绝缘膜表面上用光刻胶膜形成图案；
以所述光刻胶膜为掩模，蚀刻所述第2层间绝缘膜和所述第1层间绝缘膜，形成到达所述半导体衬底表面的开口部；
在所述开口部的内壁和所述第2层间绝缘膜表面上形成阻挡金属层；
在所述阻挡金属层表面上淀积由绝缘膜形成的保护膜；
对所述保护膜进行各向异性蚀刻，并留存侧壁状绝缘膜，以覆盖所述开口部侧壁的阻挡金属层表面以及位于接触孔侧壁与接触孔底面的接合部的接触侧底面的阻挡金属层表面；
在所述侧壁状绝缘膜、所述阻挡金属层及所述第2层间绝缘膜表面上淀积布线材料；以及
将所述阻挡金属层和所述布线材料蚀刻成要求的形状。
3.如权利要求1所述的半导体装置的制造方法，其特征在于：
所述保护膜由BPSG膜或NSG膜形成，所述阻挡金属层由TiN或Ti及TiN双层膜形成。
4.如权利要求2所述的半导体装置的制造方法，其特征在于：
所述保护膜由BPSG膜或NSG膜形成，所述阻挡金属层由TiN或Ti及TiN双层膜形成。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007-222660 | 2007-08-29 | ||
| JP2007222660 | 2007-08-29 | ||
| JP2007222660A JP5291310B2 (ja) | 2007-08-29 | 2007-08-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101378035A true CN101378035A (zh) | 2009-03-04 |
| CN101378035B CN101378035B (zh) | 2014-06-25 |
Family
ID=40408147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810213401.XA Expired - Fee Related CN101378035B (zh) | 2007-08-29 | 2008-08-29 | 半导体装置的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7737027B2 (zh) |
| JP (1) | JP5291310B2 (zh) |
| KR (1) | KR101491150B1 (zh) |
| CN (1) | CN101378035B (zh) |
| TW (1) | TWI495039B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103038156A (zh) * | 2010-05-31 | 2013-04-10 | 罗伯特·博世有限公司 | 具有敷镀通孔的器件及其制造方法 |
| CN107799400A (zh) * | 2016-08-29 | 2018-03-13 | 东京毅力科创株式会社 | 处理被处理体的方法 |
| CN108364937A (zh) * | 2017-01-26 | 2018-08-03 | 三星电子株式会社 | 包括电阻结构的半导体器件 |
| CN108511415A (zh) * | 2017-02-28 | 2018-09-07 | 佳能株式会社 | 电子组件制造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010063294B4 (de) * | 2010-12-16 | 2019-07-11 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen |
| US20210020455A1 (en) * | 2019-07-17 | 2021-01-21 | Nanya Technology Corporation | Conductive via structure |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1032247A (ja) * | 1996-07-17 | 1998-02-03 | Sony Corp | 半導体装置及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005033173A (ja) * | 2003-06-16 | 2005-02-03 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| KR100641362B1 (ko) * | 2005-01-13 | 2006-10-31 | 삼성전자주식회사 | 이중 확산방지막을 갖는 배선구조 및 그 제조방법 |
-
2007
- 2007-08-29 JP JP2007222660A patent/JP5291310B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-27 US US12/229,808 patent/US7737027B2/en not_active Expired - Fee Related
- 2008-08-28 TW TW097132911A patent/TWI495039B/zh not_active IP Right Cessation
- 2008-08-28 KR KR20080084577A patent/KR101491150B1/ko active IP Right Grant
- 2008-08-29 CN CN200810213401.XA patent/CN101378035B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1032247A (ja) * | 1996-07-17 | 1998-02-03 | Sony Corp | 半導体装置及びその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103038156A (zh) * | 2010-05-31 | 2013-04-10 | 罗伯特·博世有限公司 | 具有敷镀通孔的器件及其制造方法 |
| CN107799400A (zh) * | 2016-08-29 | 2018-03-13 | 东京毅力科创株式会社 | 处理被处理体的方法 |
| CN108364937A (zh) * | 2017-01-26 | 2018-08-03 | 三星电子株式会社 | 包括电阻结构的半导体器件 |
| CN108364937B (zh) * | 2017-01-26 | 2022-12-27 | 三星电子株式会社 | 包括电阻结构的半导体器件 |
| CN108511415A (zh) * | 2017-02-28 | 2018-09-07 | 佳能株式会社 | 电子组件制造方法 |
| CN108511415B (zh) * | 2017-02-28 | 2022-06-14 | 佳能株式会社 | 电子组件制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200929440A (en) | 2009-07-01 |
| US7737027B2 (en) | 2010-06-15 |
| JP2009054947A (ja) | 2009-03-12 |
| TWI495039B (zh) | 2015-08-01 |
| US20090061620A1 (en) | 2009-03-05 |
| KR20090023231A (ko) | 2009-03-04 |
| CN101378035B (zh) | 2014-06-25 |
| KR101491150B1 (ko) | 2015-02-06 |
| JP5291310B2 (ja) | 2013-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11011421B2 (en) | Semiconductor device having voids and method of forming same | |
| CN104241249B (zh) | 硅通孔互连结构及其制作方法 | |
| CN101378035B (zh) | 半导体装置的制造方法 | |
| CN110060956A (zh) | 半导体装置的制造方法 | |
| US8969193B2 (en) | Method of producing a semiconductor device having an interconnect through the substrate | |
| CN100424868C (zh) | 半导体装置及其制造方法 | |
| JPH0974095A (ja) | 半導体装置の製造方法 | |
| KR100996188B1 (ko) | 반도체 장치 제조방법 | |
| JPS6376351A (ja) | 多層配線の形成方法 | |
| KR100741269B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100498647B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| JPH02151034A (ja) | 半導体装置の製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JP5362970B2 (ja) | 半導体装置の製造方法 | |
| JPS63237441A (ja) | 半導体装置 | |
| KR100728965B1 (ko) | 반도체 소자의 제조방법 | |
| JP2004079805A (ja) | 配線、配線の形成方法、半導体装置及びその製造方法 | |
| KR100260522B1 (ko) | 반도체소자의콘택홀매립방법 | |
| US20070015364A1 (en) | Method for avoiding exposure of void caused by dielectric gap-filling, and fabricating process and structure of dielectric film | |
| JP2008166326A (ja) | 半導体装置の製造方法 | |
| KR20070074183A (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR19990057301A (ko) | 고집적 커패시터 및 그 형성방법 | |
| KR20080002503A (ko) | 반도체 소자의 게이트 및 그의 형성방법 | |
| JP2009033209A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160321 Address after: Chiba County, Japan Patentee after: DynaFine Semiconductor Co.,Ltd. Address before: Chiba, Chiba, Japan Patentee before: Seiko Instruments Inc. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Chiba County, Japan Patentee after: ABLIC Inc. Address before: Chiba County, Japan Patentee before: DynaFine Semiconductor Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140625 Termination date: 20210829 |