DE10230947A1 - Halbleitervorrichtung und Herstellungsverfahren dafür - Google Patents

Halbleitervorrichtung und Herstellungsverfahren dafür

Info

Publication number
DE10230947A1
DE10230947A1 DE10230947A DE10230947A DE10230947A1 DE 10230947 A1 DE10230947 A1 DE 10230947A1 DE 10230947 A DE10230947 A DE 10230947A DE 10230947 A DE10230947 A DE 10230947A DE 10230947 A1 DE10230947 A1 DE 10230947A1
Authority
DE
Germany
Prior art keywords
insulating film
interconnections
forming
protective insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10230947A
Other languages
English (en)
Inventor
Mahito Sawada
Hiroshi Tobimatsu
Kouji Oda
Yuuki Kamiura
Kouji Shibata
Hiroyuki Kawata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Publication of DE10230947A1 publication Critical patent/DE10230947A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Es werden ein Herstellungsverfahren einer Halbleitervorrichtung und eine Halbleitervorrichtung bereitgestellt, wobei ein erfolgreiches Füllen eines Isolierfilms mittels HDP-CVD (chemischer Dampfabscheidung mit Plasma hoher Dichte) in einer Lücke bzw. einer Vertiefung zwischen dicht angeordneten Zwischenverbindungen gewährleistet ist. Das Verfahren schließt die Schritte des Bildens von Halbleiterelementen auf einem Halbleitersubstrat, des Bildens einer Vielzahl von Zwischenverbindungen (3) mit oberen Schutzschichten (4) Seite an Seite auf den Halbleiterelementen zum elektrischen Verbinden der Halbleiterelemente, des Bildens eines Schutzisolierfilms (5) mittels eines vom HDP-CVD verschiedenen CVD-Verfahrens zum Bedecken der oberen und seitlichen Oberflächen der Zwischenverbindungen sowie einer Bodenoberfläche einer Lücke zwischen den Zwischenverbindungen sowie des Bildens eines Isolierfilms (6) mittels HDP-CVD zum Bedecken des Schutzisolierfilms und zum Füllen der Lücke zwischen den Zwischenverbindungen, die mit dem Schutzisolierfilm bedeckt ist, ein.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und auf ein Herstellungsverfahren davon, was ein erfolgreiches Füllen einer Lücke zwischen Zwischenverbindungen, die zur elektrischen Verbindung von Halbleiterelementen auf einem Halbleitersubstrat angeordnet sind, mit einem isolierenden Film ermöglicht und ferner eine Rißbildung oder ein Abplatzen der Zwischenverbindungen verhindert, was ansonsten auftreten würde, wenn mit dem isolierenden Film gefüllt wird.
  • Bei einer Halbleitervorrichtung werden Zwischenverbindun, insbesondere Aluminium-Zwischenverbindungen, zum elektrischen Verbinden von Halbleiterelementen miteinander, die auf einem Halbleitersubstrat gebildet sind, verwendet. Bei den Halbleitervorrichtungen in den zurückliegenden Jahren, welche enge Zwischenräume oder Einschnitte bzw. Täler zwischen den Zwischenverbindungen aufweisen, ist die chemische Dampfabscheidung unter Einsatz eines Plasmas hoher Dichte (nachfolgend HDP-CVD: chemische Dampfabscheidung mit Plasma hoher Dichte) zur Bildung eines isolierenden Films angewandt worden, um die Lücken zwischen den Zwischenverbindungen zu füllen.
  • Fig. 7 ist eine Querschnittsansicht, die Aluminium-Zwischenverbindungen 103 bei einer den Anmeldern bekannten Halbleitervorrichtung zeigt, welche auf einem Zwischenschichtisolierfilm 101, der auf einem Halbleitersubstrat gebildet ist, aufgebracht sind. Bei Fig. 7 ist ein Ti/TiN-Film 102 unter der Aluminium-Zwischenverbindung 103 als deren Unterschicht gebildet. Auf der Aluminium-Zwischenverbindung 103 ist ein Ti/TiN-Film 104 als deren Oberschicht gebildet. Der Oberschicht-Ti/TiN-Film 104 fungiert als ein Antireflektionsfilm zum Zeitpunkt der Zwischenverbindungs-Musterbildung. Der Unterschicht-Ti/TiN-Film 102 ist vorgesehen, um die Toleranz gegenüber der Migration einer mechanischen Beanspruchung und einer elektrischen Migration der Aluminium-Zwischenverbindung zu verbessern.
  • Die Aluminium-Zwischenverbindungen 103 sind mit einem isolierenden Film (nachfolgend als "HDP-Isolierfilm" bezeichnet) 106 bedeckt, welcher mittels HDP-CVD gebildet ist. Auf dem HDP-Isolierfilm 106 ist ein Isolierfilm 107 gebildet, welcher durch ein Verfahren abgeschieden ist, welches sich von der HDP-CVD unterscheidet. Die Bildung des Isolierfilms 107 mittels HDP-CVD würde eine Schädigung gegenüber dem Isolierfilm 106 verursachen, da, wie später beschrieben werden wird, während der HDP-CVD eine Zerstäubung gleichzeitig mit der Filmabscheidung durchgeführt wird.
  • Bei dem oben beschriebenen Herstellungsverfahren stehen zum Zeitpunkt der Zwischenverbindungs-Musterbildung die Ti/TiN- Filme von den Seitenwänden der Aluminium-Zwischenverbindungen nach außen ab, so daß Dachvorsprünge oder Überhänge geschaffen werden. Bei der anschließenden HDP-CVD werden ein Plasma hoher Dichte und eine Substratvorspannung in Kombination benutzt. Unter einer starken Ausrichtung der Filmspezies in einer vertikalen Richtung werden Filmabscheidung und Zerstäubung gleichzeitig ausgeführt. Da der Oberschicht-Ti/TiN-Film Überhänge besitzt, die von den oberen Ecken der Aluminium- Zwischenverbindung nach außen vorstehen, treten leicht Hohlräume unterhalb der Überhänge auf (in den in Fig. 7 durch "D" bezeichneten Bereichen), was zu einer unzureichenden Lückenfüllung führt. Zusätzlich neigt die Aluminium-Zwischenverbindung während der HDP-CVD dazu, aufgrund der Zerstäubung an Deformationen zu leiden. Es ist sehr leicht möglich, daß ein Riß oder ein Abplatzen bei der Aluminium-Zwischenverbindung in Erscheinung tritt, z. B. bei dem in Fig. 7 durch "E" bezeichneten Bereich.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung und ein Herstellungsverfahren dafür bereitzustellen, wodurch Hohlräume unterhalb von Überhängen sowie Splitter oder Risse in den Zwischenverbindungen verhindert werden, wenn ein Isolierfilm zwischen Zwischenverbindungen durch HDP-CVD gefüllt wird, selbst wenn ein Ti/TiN-Film, der als ein Antireflektionsfilm zum Zeitpunkt der Zwischenverbindungs-Musterbildung dient, an den oberen Ecken von jeder Zwischenverbindung hervorsteht.
  • Diese Aufgabe wird gelöst durch das Herstellungsverfahren einer Halbleitervorrichtung gemäß Anspruch 1 und durch eine Halbleitervorrichtung gemäß Anspruch 7. Bevorzugte Ausführungsformen sind in den Unteransprüchen festgelegt.
  • Das Herstellungsverfahren einer Halbleitervorrichtung gemäß einem Gegenstand der vorliegenden Erfindung schließt die Schritte ein: Bilden von Halbleiterelementen auf einem Halbleitersubstrat; Bilden einer Vielzahl von Zwischenverbindungen, Seite an Seite, auf den Halbleiterelementen zum elektrischen Verbinden der Halbleiterelemente miteinander, wobei jede Zwischenverbindung eine obere Schutzschicht auf deren oberer Oberfläche aufweist; Bilden eines schützenden Isolierfilms durch chemische Dampfabscheidung (CVD), die sich von der chemischen Dampfabscheidung mit Plasma hoher Dichte (HDP- CVD) unterscheidet, zum Bedecken der oberen und seitlichen Oberflächen der Zwischenverbindungen sowie einer Bodenoberfläche einer Lücke zwischen den Zwischenverbindungen; und Bilden eines Isolierfilms durch HDP-CVD zum Bedecken des schützenden Isolierfilms sowie zum Füllen der Lücke zwischen den Zwischenverbindungen, die von dem schützenden Isolierfilm bedeckt ist.
  • Mit diesem Verfahren ist es selbst dann, wenn die obere Schutzschicht von den oberen Ecken der Zwischenverbindung nach außen vorsteht, möglich, die CVD zu verwenden, die die Eigenschaft einer geringen Richtungswirkung in der vertikalen Richtung aufweist, um den schützenden Isolierfilm ohne Hohlräume unterhalb solcher Überhänge abzuscheiden. Darüber hinaus verhindert selbst dann, wenn die Temperatur während der Filmabscheidung mittels HDP-CVD sich erhöht, der schützende Isolierfilm, welcher die Zwischenverbindungen bedeckt, eine Rißbildung oder ein Abplatzen davon aufgrund einer solchen Temperaturerhöhung.
  • Ein CVD, welches sich von der HDP-CVD unterscheidet, schließt Parallelplatten-Plasma-CVD, thermische CVD und andere ein. Angenommen, daß die Halbleiterelemente Halbleiterelementbereiche sind, die in dem Halbleitersubstrat gebildet sind, können die Zwischenverbindungen auf dem Halbleitersubstrat in Kontakt damit gebildet werden, oder sie können auf höherem Niveau auf einem Zwischenschicht-Isolierfilm in Kontakt damit gebildet werden. Zum Beispiel kann ein Ti/TiN-Film als obere Schutzschicht angewandt werden.
  • Im Schritt der Bildung des schützenden Isolierfilms beim Verfahren der vorliegenden Erfindung kann zumindest ein Film aus der Gruppe SiO2-Film, SiON-Film, Si3N4-Film und Fluor enthaltender SiO2-Film als dem schützenden Isolierfilm unter Verwendung von TEOS (Tetraethyl-Orthosilikat) als einem Rohmaterial gebildet werden.
  • Mit diesem Aufbau ist es möglich, die Zwischenverbindungen mit einem Schutzisolierfilm zu bedecken, welcher eine ausgezeichnete Überdeckungsfähigkeit aufweist.
  • Im relevanten Schritt der Bildung des Schutzisolierfilms wird der Schutzisolierfilm vorzugsweise bei einer Temperatur von nicht mehr als 400°C abgeschieden.
  • Mit diesem Aufbau wird, selbst wenn die Zwischenverbindungen aus Aluminium gefertigt sind, eine Rißbildung oder ein Abplatzen des Aluminiums verhindert.
  • Beim Schritt der Bildung des Isolierfilms mittels HDP-CVD im Verfahren der vorliegenden Erfindung können sich die Bedingungen bei der Filmabscheidung im Anfangsstadium und im nachfolgenden Stadium unterscheiden. Speziell wird im Anfangsstadium der Isolierfilm unter einer Bedingung abgeschieden, die eine intensivere Zerstäubung fördert, als beim gewöhnlichen HDP-CVD. Somit schreitet die Filmabscheidung voran, während der Schutzisolierfilm, welcher die oberen Abschnitte der Zwischenverbindungen bedeckt, unter Zerstäubung geätzt wird, um die Öffnung zwischen benachbarten Zwischenverbindungen aufzuweiten. Im anschließenden Stadium wird der Isolierfilm unter einer Bedingung abgeschieden, die eine weniger intensive Zerstäubung als im Anfangsstadium zuläßt.
  • Bei einer solchen Ausgestaltung ist es möglich, ohne die Anzahl der Prozeßschritte zu erhöhen, die Lücke zwischen den Zwischenverbindungen zu füllen, während die Öffnung aufgeweitet wird, welche sich bei der Bildung des Schutzisolierfilms verengt hatte. Dies verhindert ein Versagen der Lückenfüllung zwischen den Zwischenverbindungen.
  • Bei dem Verfahren der vorliegenden Erfindung kann der gebildete Schutzisolierfilm zurückgeätzt werden vor der Bildung des Isolierfilms mittels HDP-CVD.
  • Wenn die Öffnung zwischen den Zwischenverbindungen durch den Schutzisolierfilm abgeblockt ist, ist es möglich, den Schutzisolierfilm zurückzuätzen, um die Öffnung wieder zu öffnen. Folglich kann der Isolierfilm mittels HDP-CVD gebildet werden, um die Lücke zwischen den Zwischenverbindungen bis zum Boden erfolgreich zu füllen. Natürlich kann eine Zerstäubung mittels HDP-CVD dieses Rückätzen begleiten.
  • Der Schritt der Bildung der Zwischenverbindungen im Verfahren der vorliegenden Erfindung kann den Schritt der Bildung einer Schicht als unterer Schutzschichten, die unter den Zwischenverbindungen lokalisiert sind, einschließen.
  • Mit dieser Ausgestaltung kann, selbst wenn die Zwischenverbindung zum Beispiel aus Aluminium gefertigt ist, die Toleranz gegenüber einer Migration mechanischer Belastungen und einer elektrischen Migration verbessert werden.
  • Beim Verfahren der vorliegenden Erfindung kann die Zwischenverbindung eine Aluminium-Zwischenverbindung sein.
  • Mit dieser Ausgestaltung ist es möglich, eine herkömmliche Anlage zum Bilden einer Zwischenverbindung stabil und bei niedrigen Kosten zu verwenden.
  • Gemäß einem anderen Gegenstand stellt die vorliegende Erfindung eine Halbleitervorrichtung wie in Anspruch 7 definiert zur Verfügung.
  • Die vorangehenden sowie weitere Aufgaben, Merkmale, Gegenstände und Vorteile der vorliegenden Erfindung werden deutlicher aus der nachfolgenden detaillierten Beschreibung der vorliegenden Erfindung bei Betrachtung im Zusammenhang mit den beigefügten Zeichnungen.
  • Fig. 1 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • Fig. 2 ist eine Querschnittsansicht, die einen Schritt in einem Halbleitervorrichtungs-Herstellungverfahren gemäß einer zweiten Ausführungsform der vorliegenden Erfindung veranschaulicht, wobei ein gebildeter Schutzisolierfilm einen verengten Abstand zwischen gegenüberliegenden, oberen Ecken der benachbarten Zwischenverbindungen aufweist.
  • Fig. 3 ist eine Querschnittsansicht, die ein frühes Stadium der Filmabscheidung mittels HDP-CVD veranschaulicht, wobei eine Zerstäubung in Bezug auf den in Fig. 2 gezeigten Schutzisolierfilm 5 ausgeführt wird.
  • Fig. 4 ist eine Querschnittsansicht, die ein Stadium nach Abschluß einer späteren Stufe der Filmabscheidung zeigt, die der in Fig. 3 gezeigten Stufe folgt, wobei das Zerstäuben abgeschwächt wird.
  • Fig. 5 ist eine Querschnittsansicht, die einen Schritt in einem Halbleitervorrichtungs-Herstellungsverfahren gemäß einer dritten Ausführungsform der vorliegenden Erfindung veranschaulicht, wobei ein gebildeter Schutzisolierfilm eine Öffnung zwischen benachbarten Zwischenverbindungen abgeblockt hat.
  • Fig. 6 ist eine Querschnittsansicht, die ein Stadium zeigt, bei dem ein Rückätzen bewirkt worden ist, um die Öffnung zwischen den in Fig. 5 gezeigten Zwischenverbindungen wieder zu öffnen.
  • Fig. 7 ist eine Querschnittsansicht, die eine den Anmeldern bekannte Halbleitervorrichtung zeigt.
  • Nachfolgend werden Ausführungsformen der vorliegenden Erfindung im Detail unter Bezugnahme auf die Zeichnungen beschrieben.
    • Erste Ausführungsform
  • Fig. 1 zeigt, daß eine Aluminium-Zwischenverbindung 3 auf einem Zwischenschichtisolierfilm 1 aufgebracht ist. Unter der Aluminium-Zwischenverbindung 3 ist ein Ti/TiN-Film 2 als eine "Unterschutzschicht" gebildet. Ein Ti/TiN-Film 4 ist auf das Oberteil der Aluminium-Zwischenverbindung 1 als "Oberschutzschicht" aufgebracht. Der Ti/TiN-Film 2 als die Unterschutzschicht dient zur Verbesserung der Toleranz gegenüber einer Migration von mechanischer Belastung und gegenüber elektrischer Migration der Aluminium-Zwischenverbindung. Der Ti/TiN- Film 4 als Oberschutzschicht fungiert als ein Antireflektionsfilm zum Zeitpunkt der Zwischenverbindungs-Musterbildung. Das Höhen/Längen-Verhältnis (h/L) einer Lücke zwischen benachbarten Zwischenverbindungen 3 mit in Fig. 1 gezeigten Oberschutzschichten beträgt nicht weniger als 1,45. Die Zwischenverbindungsbreite ist nicht größer als 0,4 µm.
  • Ein dünner Isolierfilm 5 wird zum Bedecken der Aluminium- Zwischenverbindung 3 mit den oberen und unteren Schutzschichten 4, 2 sowie zum Bedecken des Zwischenschichtisolierfilms 1 gebildet. Der dünne Isolierfilm 5 wird mittels CVD abgeschieden, welches im Unterschied zum HDP-CVD eine geringe Richtungswirkung in vertikaler Richtung ausübt. Somit ist es, selbst wenn die Oberschutzschicht 4 an beiden Ecken von den Seitenwänden der Zwischenverbindung nach außen hervorsteht, möglich, den dünnen Isolierfilm 5 ohne Hohlräume unter den Überhängen abzuscheiden. Ein Isolierfilm 6 wird dann mittels HDP-CVD zum Bedecken des dünnen Isolierfilms 5 sowie zum Füllen der Lücke zwischen den Zwischenverbindungen gebildet. Dann wird noch ein anderer Isolierfilm 7 mittels einem sich von HDP-CVD unterscheidenden CVD auf dem HDP-Isolierfilm 6 gebildet.
  • Die Abscheidungstemperatur beim Abscheiden des dünnen Isolierfilms 5 mittels CVD, welches sich von dem HDP-CVD unterscheidet, zum Bedecken der Aluminium-Zwischenverbindungen beträgt nicht höher als 400°C. Der dünne Isolierfilm 5 besitzt eine Filmdicke in der Größenordnung von 50-100 nm. Die Begrenzung der Abscheidungstemperatur, 400°C nicht zu überschreiten, verhindert eine Fraktur aufgrund einer Deformierung der Aluminium-Zwischenverbindung, die ansonsten während der Abscheidung des dünnen Isolierfilms 5 auftreten würde. Die Aluminium-Zwischenverbindung ist durch den dünnen Isolierfilm 5 vor der Abscheidung des Isolierfilms 6 mittels HDP-CVD bedeckt, so daß eine Aluminiumfraktur aufgrund einer Deformierung der Aluminium-Zwischenverbindung wegen einer Temperaturerhöhung während der Abscheidung mittels HDP-CVD unterdrückt ist. Als dünner Isolierfilm 5 kann ein SiO2-, ein SiON-, ein SiN- oder ein FSG-Film mit TEOS als Ausgangsmaterial, das hinsichtlich der Stufenabdeckung ausgezeichnet ist, allein oder in jeglicher Kombination angewandt werden. Die Bildung eines solchen Isolierfilms mit ausgezeichneter Stufenbedeckungseigenschaft unterdrückt das Auftreten von Hohlräumen und stellt somit ein erfolgreiches Füllen unterhalb der Überhänge des Ti/TiN-Films 4 sicher.
    • Zweite Ausführungsform
  • Fig. 2-4 veranschaulichen das Herstellungsverfahren der Halbleitervorrichtung gemäß der zweiten Ausführungsform. Wenn der Isolierfilm, welcher die Aluminium-Zwischenverbindung bedeckt, durch ein anderes CVD-Verfahren als das HDP-CVD wie oben beschrieben gebildet wird, wird der so auf einer Seitenwand der Zwischenverbindung gebildete Film dicker werden bei einem oberen Abschnitt der Seitenwand und dünner bei einem tieferen Abschnitt davon. Fig. 2 zeigt einen Zustand, wo die Filmdicke des Isolierfilms beim oberen Abschnitt der Seitenwand dicker geworden ist als diejenige bei dem tieferen Abschnitt der Seitenwand, so daß ein Abstand bzw. eine Öffnung zwischen den gegenüberliegenden, oberen Ecken der benachbarten Zwischenverbindungen gering geworden ist. Es wäre schwierig, den Raum zwischen den Zwischenverbindungen durch eine solch enge Öffnung zu füllen, wie in dem durch "A" in Fig. 2 bezeichneten Bereich gezeigt.
  • Um ein solches Problem zu lösen, wird der Isolierfilm 6 mittels HDP-CVD in einem Schritt, der aus mehreren Stufen besteht, abgeschieden. Eine solche Mehrstufen-Abscheidung verhindert ein unzureichendes Füllen des Isolierfilms im Raum zwischen den Zwischenverbindungen.
  • Speziell wird die Anfangsstufe der Abscheidung des HDP- Isolierfilms 6 unter einer Bedingung ausgeführt, die eine intensive Zerstäubung zuläßt. Somit werden, wie in Fig. 3 gezeigt, Teile des Films 5 an den oberen Ecken der Zwischenverbindungen weggeätzt, und dieses weggeätzte wird auf dem Boden des Raums zwischen den Zwischenverbindungen eingebracht und abgeschieden. In dieser Anfangsstufe der Abscheidung öffnet sich die Öffnung zwischen den Zwischenverbindungen, wie in dem durch "B" in Fig. 3 bezeichneten Bereich gezeigt. Gleichzeitig schreitet die Abscheidung mittels HDP-CVD voran, und der Isolierfilm 6a wird gebildet. So laufen das Aufweiten der Öffnung zwischen den oberen Abschnitten der benachbarten Zwischenverbindungen sowie die Filmabscheidung am Boden der Lücke dazwischen gleichzeitig ab. Danach wird eine spätere Stufe der Abscheidung des HDP-Isolierfilms 6 unter einer Bedingung ausgeführt, die ein weniger intensives Zerstäuben als in der Anfangsstufe zuläßt, so daß der Isolierfilm 6b abgeschieden wird, wie in Fig. 4 gezeigt. Folglich ist es möglich, einen Isolierfilm ohne Hohlräume zwischen den Aluminium-Zwischenverbindungen effizient und in einer kürzeren Prozessierzeit zu bilden.
    • Dritte Ausführungsform
  • Fig. 5 und 6 veranschaulichen das Herstellungsverfahren der Halbleitervorrichtung gemäß der dritten Ausführungsform. Es gibt Fälle, in denen der schützende, dünne Isolierfilm 5, der wie oben abgeschieden wurde, die Öffnung zwischen den benachbarten Zwischenverbindungen abblockt, wie in Fig. 5 gezeigt. In einem solchen Fall kann der Isolierfilm 5 rückgeätzt werden, um das Öffnen zwischen den Zwischenverbindungen sicherzustellen, bevor der Isolierfilm durch HDP-CVD gefüllt wird. Folglich kann ein Isolierfilm ohne Hohlräume gebildet werden.
  • In den oben beschriebenen Ausführungsformen ist die Struktur erläutert worden mit einer Schicht aus Aluminium-Zwischenverbindungen und einem Zwischenschichtisolierfilm. Die vorliegende Erfindung ist natürlich auf Ausgestaltungen mit zwei oder mehreren solcher Strukturen, die übereinander gestapelt sind, anwendbar.
  • Obgleich die vorliegende Erfindung im einzelnen beschrieben und veranschaulicht wurde, wird deutlich, daß dies lediglich zur Veranschaulichung diente und nicht als einschränkend zu verstehen ist, wobei der Gedanke und der Umfang der vorliegenden Erfindung lediglich durch den Inhalt der beigefügten Ansprüche begrenzt ist.

Claims (13)

1. Herstellungsverfahren für eine Halbleitervorrichtung mit den Schritten:
Bilden von Halbleiterelementen auf einem Halbleitersubstrat;
Bilden einer Vielzahl von Zwischenverbindungen (3) Seite an Seite auf den Halbleiterelementen zum elektrischen Verbinden der Halbleiterelemente miteinander, wobei jede Zwischenverbindung eine obere Schutzschicht (4) auf der oberen Oberfläche davon aufweist;
Bilden eines Schutzisolierfilms (5) mittels chemischer Dampfabscheidung, die sich von einer chemischen Dampfabscheidung mit Plasma hoher Dichte unterscheidet, um obere und seitliche Oberflächen der Zwischenverbindungen und eine Bodenoberfläche einer Lücke zwischen den Zwischenverbindungen zu bedecken; und
Bilden eines Isolierfilms (6) durch chemische Dampfabscheidung mit Plasma hoher Dichte, um den Schutzisolierfilm zu bedecken und die Lücke zwischen den Zwischenverbindungen, die mit dem Schutzisolierfilm bedeckt ist, zu füllen.
2. Herstellungsverfahren für eine Halbleitervorrichtung gemäß Anspruch 1, wobei der Schritt der Bildung des Schutzisolierfilms den Schritt der Bildung mindestens eines Films aus der Gruppe SiO2-Film, SiON-Film, Si3N4-Film und Fluor-haltiger SiO2-Film als dem Schutzisolierfilm (5) mit Tetraethyl- Orthosilikat als Ausgangsmaterial durch eine andere chemische Dampfabscheidung als der chemischen Dampfabscheidung mit Plasma hoher Dichte einschließt.
3. Herstellungsverfahren einer Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei der Schutzisolierfilm bei einer Temperatur von nicht mehr als 400°C abgeschieden wird.
4. Herstellungsverfahren einer Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 3, wobei der Schritt der Bildung des Isolierfilms mittels chemischer Dampfabscheidung mit Plasma hoher Dichte den Schritt der Abscheidung des Isolierfilms (6a) in einer Anfangsstufe bei einer Bedingung, die ein intensiveres Zerstäuben als bei einer gewöhnlichen chemischen Dampfabscheidung mit Plasma hoher Dichte unterstützt, derart, daß der Schutzisolierfilm (5) auf den Zwischenverbindungen unter Aufweiten einer Öffnung zwischen den Zwischenverbindungen zerstäubt wird, und in einer nachfolgenden Stufe das Abscheiden des Isolierfilms (6b) unter einer Bedingung, die ein weniger intensives Zerstäuben als in der Anfangsstufe zuläßt, einschließt.
5. Herstellungsverfahren einer Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 4, wobei nach dem Schritt der Bildung des Schutzisolierfilms der Schutzisolierfilm (5) rückgeätzt wird vor dem Schritt der Bildung des Isolierfilms (6) durch die chemische Dampfabscheidung mit Plasma hoher Dichte.
6. Herstellungsverfahren einer Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 5, wobei der Schritt der Bildung der Zwischenverbindungen den Schritt der Abscheidung einer Schicht für untere Schutzschichten (2), die unter den Zwischenverbindungen lokalisiert sind, einschließt.
7. Halbleitervorrichtung mit:
Halbleiterelementen, die auf einem Halbleitersubstrat gebildet sind;
einer Vielzahl von Zwischenverbindungen (3), die Seite an Seite zum elektrischen Verbinden der Halbleiterelemente miteinander angeordnet sind, wobei jede der Zwischenverbindungen auf deren oberer Oberfläche eine obere Schutzschicht (4) aufweist;
einem Schutzisolierfilm (5), der durch eine von der chemischen Dampfabscheidung mit Plasma hoher Dichte verschiedenen chemischen Dampfabscheidung gebildet ist, zum Bedecken der oberen und seitlichen Oberflächen der Zwischenverbindungen sowie einer Bodenoberfläche einer Lücke zwischen den Zwischenverbindungen; und
einem Isolierfilm (6), der mittels chemischer Dampfabscheidung mit Plasma hoher Dichte gebildet ist, zum Bedecken des Schutzisolierfilms (5) und zum Füllen der Lücke zwischen den Zwischenverbindungen (3), die mit dem Schutzisolierfilm bedeckt ist.
8. Halbleitervorrichtung gemäß Anspruch 7, wobei ein Höhen/Längen (h/L)-Verhältnis einer Höhe "h" der Zwischenverbindung mit der oberen Schutzschicht gegenüber einer Breite "L" der Lücke zwischen den Zwischenverbindungen nicht kleiner ist als 1,45.
9. Halbleitervorrichtung gemäß Anspruch 7 oder 8, wobei die Zwischenverbindungen eine Zwischenverbindungsbreite von nicht . größer als 0,4 µm aufweisen.
10. Halbleitervorrichtung gemäß einem der Ansprüche 7 bis 9, wobei der Schutzisolierfilm gebildet ist aus mindestens einem Film aus der Gruppe SiO2-Film, SiON-Film, Si3N4-Film und Fluor-haltiger SiO2-Film.
11. Halbleitervorrichtung gemäß irgendeinem der Ansprüche 7 bis 10, wobei der Schutzisolierfilm, der die Zwischenverbindungen bedeckt, mittels Zerstäubung geätzt wird in der Nähe einer Öffnung zwischen gegenüberliegenden Ecken von benachbarten Zwischenverbindungen.
12. Halbleitervorrichtung gemäß irgendeinem der Ansprüche 7 bis 11, wobei der Schutzisolierfilm auf den Zwischenverbindungen rückgeätzt wird.
13. Halbleitervorrichtung gemäß irgendeinem der Ansprüche 7 bis 12, wobei die Zwischenverbindung mit einer unteren Schutzschicht (2) unterlegt ist.
DE10230947A 2002-01-04 2002-07-09 Halbleitervorrichtung und Herstellungsverfahren dafür Withdrawn DE10230947A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002000076A JP2003203970A (ja) 2002-01-04 2002-01-04 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
DE10230947A1 true DE10230947A1 (de) 2003-07-24

Family

ID=19190442

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10230947A Withdrawn DE10230947A1 (de) 2002-01-04 2002-07-09 Halbleitervorrichtung und Herstellungsverfahren dafür

Country Status (5)

Country Link
US (1) US6645859B1 (de)
JP (1) JP2003203970A (de)
KR (1) KR100453305B1 (de)
CN (1) CN1430248A (de)
DE (1) DE10230947A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4679277B2 (ja) * 2005-07-11 2011-04-27 富士通セミコンダクター株式会社 半導体装置の製造方法
US7648921B2 (en) * 2006-09-22 2010-01-19 Macronix International Co., Ltd. Method of forming dielectric layer
KR20080100626A (ko) * 2007-05-14 2008-11-19 네스트 주식회사 반도체 소자의 역순 갭 충전 방법
JP2008294123A (ja) 2007-05-23 2008-12-04 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9490209B2 (en) * 2013-03-13 2016-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Electro-migration barrier for Cu interconnect
JP2017220642A (ja) 2016-06-10 2017-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350672B1 (en) * 1997-07-28 2002-02-26 United Microelectronics Corp. Interconnect structure with gas dielectric compatible with unlanded vias
JP3141827B2 (ja) 1997-11-20 2001-03-07 日本電気株式会社 半導体装置の製造方法
US6037018A (en) * 1998-07-01 2000-03-14 Taiwan Semiconductor Maufacturing Company Shallow trench isolation filled by high density plasma chemical vapor deposition
US6090714A (en) * 1998-10-23 2000-07-18 Taiwan Semiconductor Manufacturing Company Chemical mechanical polish (CMP) planarizing trench fill method employing composite trench fill layer
KR20000027935A (ko) * 1998-10-29 2000-05-15 김영환 반도체 소자의 층간 절연막 형성 방법
GB2356289A (en) 1999-08-19 2001-05-16 Lucent Technologies Inc Process for deposition of low-k dielectric gap filling layer onto high aspect ratio features in integrated circuits
TW424328B (en) * 1999-09-17 2001-03-01 Taiwan Semiconductor Mfg EEPROM with high capacitance coupling ratio
KR20010051285A (ko) 1999-10-28 2001-06-25 윌리엄 비. 켐플러 평탄화와 간극 충전을 강화시키기 위한ｈｓｑ/ｐｅｔｅｏｓ ｉｌｄ 스택 위의 ｈｄｐ 캡핑층또는 폴리쉬층
US6248673B1 (en) * 2000-02-23 2001-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Hydrogen thermal annealing method for stabilizing microelectronic devices

Also Published As

Publication number Publication date
KR100453305B1 (ko) 2004-10-20
JP2003203970A (ja) 2003-07-18
CN1430248A (zh) 2003-07-16
KR20030060048A (ko) 2003-07-12
US6645859B1 (en) 2003-11-11

Similar Documents

Publication Publication Date Title
DE112012003959B4 (de) Struktur und Verfahren zum Verringern von vertikaler Rissausbreitung
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE4310955C2 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE19750918B4 (de) Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren
DE3834241A1 (de) Halbleitereinrichtung
DE19634125A1 (de) Verfahren zum Herstellen von Verbindungsschichten in einer Halbleiterkomponente
DE19826031C2 (de) Verfahren zum Ausbilden von Kontaktelementen eines Halbleiterbauteils
DE19935946A1 (de) Verfahren zum Ausbilden einer dielektrischen Schicht
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE10256346A1 (de) Halbleiterbauelement mit MIM-Kondensator und Herstellungsverfahren
DE4300355C2 (de) Halbleitervorrichtung und Herstellungsverfahren
DE4100525C2 (de) Verfahren zum Bilden einer isolierenden Schicht in einer Halbleitereinrichtung
DE102018203792B4 (de) Nicht-Dorn-Schnittbildung
DE102018205693B4 (de) Verfahren zum bilden von selbstausgerichteten schnitten
DE4232621C1 (de) Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur
DE19603450B4 (de) Halbleitervorrichtung mit einer Polyzidstruktur und Verfahren zur Herstellung derselben
DE102020115239A1 (de) Vertikale Speichervorrichtung
DE102020116563A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE10230947A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE4342817B4 (de) Verfahren zur Bildung eines Kontaktloches für eine Metall-Leitung in einem Halbleiter-Bauelement
DE10031881B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
DE19835898A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE69932664T2 (de) Verfahren und Vorrichtung zum Schutz eines Gebietes, welches einem zu ätzenden Gebiet benachbart ist, und Verfahren zur Herstellung einer Sicherung
DE102020118844A1 (de) Halbleitervorrichtungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee