DE102020115239A1 - Vertikale Speichervorrichtung - Google Patents

Vertikale Speichervorrichtung Download PDF

Info

Publication number
DE102020115239A1
DE102020115239A1 DE102020115239.6A DE102020115239A DE102020115239A1 DE 102020115239 A1 DE102020115239 A1 DE 102020115239A1 DE 102020115239 A DE102020115239 A DE 102020115239A DE 102020115239 A1 DE102020115239 A1 DE 102020115239A1
Authority
DE
Germany
Prior art keywords
pattern
gate electrode
subdivision
electrode structures
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020115239.6A
Other languages
English (en)
Inventor
Seungmin Song
Kangmin Kim
JoongShik SHIN
Geunwon LIM
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102020115239A1 publication Critical patent/DE102020115239A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688Integrated circuits having a three-dimensional layout
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Abstract

Eine vertikale Speichervorrichtung enthält Gate-Elektroden-Strukturen, Kanäle, erste bis dritte Unterteilungsmuster und eine erste Trägerschicht. Die Gate-Elektroden-Struktur enthält Gate-Elektroden, die in einer ersten Richtung gestapelt sind und sich in eine zweite Richtung erstrecken. Die Gate-Elektroden-Strukturen sind in einer dritten Richtung voneinander beabstandet. Das erste Unterteilungsmuster erstreckt sich in die zweite Richtung zwischen den Gate-Elektroden-Strukturen. Die zweiten und dritten Unterteilungsmuster sind wechselweise in der zweiten Richtung zwischen den Gate-Elektroden-Strukturen angeordnet. Die erste Trägerschicht ist auf den Gate-Elektroden-Strukturen auf im Wesentlichen derselben Höhe wie obere Abschnitte der ersten und zweiten Unterteilungsmuster und berührt die oberen Abschnitte der ersten und zweiten Unterteilungsmuster. Die oberen Abschnitte der ersten und zweiten Unterteilungsmuster sind in einer Draufsicht in einem Zickzackmuster in die zweite Richtung angeordnet.

Description

  • Querverweis auf ähnliche Anmeldungen
  • Diese Anmeldung beansprucht die Priorität unter 35 U.S.C. 9 119 der am 30. Oktober 2019 beim Koreanischen Amt für Geistiges Eigentum (KIPO) eingereichten koreanischen Patentanmeldung Nr. 10-2019-0136325 , deren Offenbarung durch Verweis in ihrer Gesamtheit hierin aufgenommen ist.
  • Technisches Gebiet
  • Ausführungsbeispiele des erfinderischen Konzepts beziehen sich auf eine vertikale Speichervorrichtung.
  • Beschreibung der verwandten Technik
  • In einer VNAND-Flashspeichervorrichtung kann ein Mold (bzw. eine Form), die Opferschichten zur Ausbildung der Gate-Elektroden enthält, gebogen werden oder herunterfallen, wenn sich die Anzahl an gestapelten Gate-Elektroden erhöht.
  • Kurzfassung
  • Nach einem Ausführungsbeispiel des erfinderischen Konzepts kann eine vertikale Speichervorrichtung Gate-Elektroden-Strukturen, Kanäle, ein erstes Unterteilungsmuster, zweite und dritte Unterteilungsmuster und eine erste Trägerschicht enthalten. Jede der Gate-Elektroden-Strukturen kann Gate-Elektroden enthalten, die auf einem Substrat in einer ersten Richtung, die im Wesentlichen senkrecht zu einer oberen Oberfläche des Substrats ist, voneinander beabstandet sind und sich in eine zweite Richtung erstrecken, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats ist. Die Gate-Elektroden-Strukturen können in einer dritten Richtung, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats ist und die zweite Richtung schneidet, voneinander beabstandet sein. Jeder der Kanäle kann sich durch eine der Gate-Elektroden-Strukturen in die erste Richtung erstrecken. Das erste Unterteilungsmuster kann sich in die zweite Richtung zwischen ersten der in der dritten Richtung benachbarten Gate-Elektroden-Strukturen erstrecken. Die zweiten und dritten Unterteilungsmuster können wechselweise in der zweiten Richtung zwischen zweiten der in der dritten Richtung benachbarten Gate-Elektroden-Strukturen angeordnet sein. Die erste Trägerschicht kann auf den Gate-Elektroden-Strukturen auf im Wesentlichen derselben Höhe wie obere Abschnitte der ersten und zweiten Unterteilungsmuster ausgebildet sein. Die erste Trägerschicht kann die oberen Abschnitte der ersten und zweiten Unterteilungsmuster berühren. Die oberen Abschnitte der ersten Unterteilungsmuster und die oberen Abschnitte der zweiten Unterteilungsmuster können in einer Draufsicht in einem Zickzackmuster in die zweite Richtung angeordnet sein.
  • Nach einem Ausführungsbeispiel des erfinderischen Konzepts kann eine vertikale Speichervorrichtung Gate-Elektroden-Strukturen, Kanäle, ein erstes Unterteilungsmuster, ein zweites Unterteilungsmuster, dritte Unterteilungsmuster und eine Trägerschicht enthalten. Jede der Gate-Elektroden-Strukturen kann Gate-Elektroden enthalten, die auf einem Substrat in einer ersten Richtung, die im Wesentlichen senkrecht zu einer oberen Oberfläche des Substrats ist, voneinander beabstandet sind und sich in eine zweite Richtung erstrecken, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats ist. Die Gate-Elektroden-Strukturen können in einer dritten Richtung, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats ist und die zweite Richtung schneidet, voneinander beabstandet sein. Die Kanäle können sich durch eine der Gate-Elektroden-Strukturen in die erste Richtung erstrecken. Das erste Unterteilungsmuster kann einen ersten unteren Abschnitt und erste obere Abschnitte enthalten. Der erste untere Abschnitt kann sich in der zweiten Richtung zwischen ersten der in der dritten Richtung benachbarten Gate-Elektroden-Strukturen erstrecken, um die ersten der Gate-Elektroden-Strukturen voneinander zu trennen. Die ersten oberen Abschnitte können in der zweiten Richtung voneinander beabstandet sein und eine obere Oberfläche des ersten unteren Abschnitts berühren. Das zweite Unterteilungsmuster kann zweite untere Abschnitte und zweite obere Abschnitte enthalten. Die zweiten unteren Abschnitte können in der zweiten Richtung voneinander beabstandet sein und zwischen zweiten der Gate-Elektroden-Strukturen angeordnet sein. Die zweiten oberen Abschnitte können obere Oberflächen der zweiten unteren Abschnitte berühren. Die dritten Unterteilungsmuster können zwischen den zweiten unteren Abschnitten des zweiten Unterteilungsmusters angeordnet sein. Die Trägerschicht kann auf den Gate-Elektroden-Strukturen ausgebildet sein und kann jeweils Seitenwänden der ersten und zweiten oberen Abschnitte der ersten und zweiten Unterteilungsmuster zugewandt sein.
  • Nach einem Ausführungsbeispiel des erfinderischen Konzepts kann eine vertikale Speichervorrichtung Gate-Elektroden-Strukturen, Kanäle, erste Unterteilungsmuster, zweite Unterteilungsmuster, eine Trägerschicht und erste und zweite Isoliermuster enthalten. Jede der Gate-Elektroden-Strukturen kann Gate-Elektroden enthalten, die auf einem Substrat in einer ersten Richtung, die im Wesentlichen senkrecht zu einer oberen Oberfläche des Substrats ist, voneinander beabstandet sind und sich in eine zweite Richtung erstrecken, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats ist. Die Gate-Elektroden-Strukturen können in einer dritten Richtung, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats ist und die zweite Richtung schneidet, voneinander beabstandet sein. Die Kanäle können sich durch eine der Gate-Elektroden-Strukturen in die erste Richtung erstrecken. Jedes der ersten Unterteilungsmuster kann sich in die zweite Richtung zwischen ersten der in der dritten Richtung benachbarten Gate-Elektroden-Strukturen erstrecken, um die ersten der Gate-Elektroden-Strukturen voneinander zu trennen. Die zweiten Unterteilungsmuster können in der zweiten Richtung zwischen zweiten der in der dritten Richtung benachbarten Gate-Elektroden-Strukturen voneinander beabstandet sein. Die Trägerschicht kann auf den Gate-Elektroden-Strukturen und den ersten und zweiten Unterteilungsmustern ausgebildet sein und kann erste und zweite Öffnungen enthalten, die jeweils obere Oberflächen der ersten und zweiten Unterteilungsmuster zumindest teilweise freilegen. Die ersten und zweiten Isoliermuster können jeweils die ersten und zweiten Öffnungen füllen. Die ersten und zweiten Isoliermuster können in einem Zickzackmuster in die dritte Richtung angeordnet sein.
  • Nach einem Ausführungsbeispiel des erfinderischen Konzepts kann eine vertikale Speichervorrichtung eine gemeinsame Source-Platte (CSP), ein Kanalverbindungsmuster, eine erste Trägerschicht, Gate-Elektroden-Strukturen, Kanäle, ein erster Unterteilungsmuster, zweite und dritte Unterteilungsmuster und eine zweite Trägerschicht enthalten. Die CSP kann auf einem Substrat ausgebildet sein. Das Kanalverbindungsmuster und die erste Trägerschicht können sequenziell in einer ersten Richtung, die im Wesentlichen senkrecht zu einer oberen Oberfläche des Substrats ist, gestapelt sein. Die Gate-Elektroden-Strukturen können jeweils Gate-Elektroden enthalten, die in der ersten Richtung voneinander beabstandet auf der ersten Trägerschicht sind und sich in eine zweite Richtung erstrecken, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats ist. Die Gate-Elektroden-Strukturen können in einer dritten Richtung, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats ist und die zweite Richtung schneidet, voneinander beabstandet sein. Die Kanäle können sich jeweils in die erste Richtung durch eines von den Gate-Elektroden-Strukturen, der ersten Trägerschicht und dem Kanalverbindungsmuster auf der CSP erstrecken und die Kanäle können elektrisch miteinander verbunden sein. Das erste Unterteilungsmuster kann sich in die zweite Richtung zwischen ersten der in der dritten Richtung benachbarten Gate-Elektroden-Strukturen erstrecken, um die ersten der Gate-Elektroden-Strukturen voneinander zu trennen. Die zweiten und dritten Unterteilungsmuster können wechselweise in der zweiten Richtung zwischen zweiten der in der dritten Richtung benachbarten Gate-Elektroden-Strukturen angeordnet sein, um die zweiten der Gate-Elektroden-Strukturen voneinander zu trennen. Die zweite Trägerschicht kann auf den Gate-Elektroden-Strukturen auf im Wesentlichen derselben Höhe wie obere Abschnitte der ersten und zweiten Unterteilungsmuster ausgebildet sein. Die oberen Abschnitte des ersten Unterteilungsmusters und die oberen Abschnitte der zweiten Unterteilungsmuster können in der zweiten Richtung in einem Zickzackmuster angeordnet sein.
  • Ein Verfahren zur Herstellung einer vertikalen Speichervorrichtung kann enthalten: das Ausbilden einer gemeinsamen Source-Platte (CSP) auf einem Substrat in einer ersten Richtung, das Ausbilden einer Mehrzahl an Isolierschichten und einer Mehrzahl an Opferschichten, die wechselweise in die erste Richtung gestapelt sind, um ein Mold auf der CSP auszubilden, das Ätzen des Molds, um eine erste Öffnung auszubilden, welche die CSP freilegt und die Mehrzahl an Opferschichten in Opfermuster unterteilt, wobei die zweite Öffnung die Opfermuster in einer dritten Richtung, welche die erste Richtung schneidet, trennt, das Ausbilden von ersten Unterteilungsmustern in der ersten Öffnung, das Ausbilden von zweiten und dritten Öffnungen, die sich in eine zweite Richtung, welche die erste und dritte Richtung schneidet, erstrecken, wobei die zweiten Öffnungen zwischen den zweiten Unterteilungsmustern in der zweiten Richtung angeordnet sind, das Ausbilden einer ersten Trägerschicht auf dem Mold und dem ersten Unterteilungsmuster, wobei die erste Trägerschicht vierte und fünfte Öffnungen enthält, das Entfernen der Opfermuster, um eine Lücke zwischen der Mehrzahl an Isolierschichten auszubilden, das Ausbilden von Gate-Elektroden in der Lücke, wobei die Gate-Elektroden wechselweise mit der Mehrzahl an Isolierschichten gestapelt sind, das Füllen der zweiten bis fünften Öffnungen, um eine Unterteilungsschicht auszubilden, und das Planarisieren der Unterteilungsschicht bis die erste Trägerschicht freigelegt ist, um zweite und dritte Unterteilungsmuster auszubilden, wobei das zweite Unterteilungsmuster in den zweiten und vierten Öffnungen angeordnet ist und das dritte Unterteilungsmuster in den dritten und fünften Öffnungen angeordnet ist. Die ersten und dritten Unterteilungsmuster sind wechselweise in die zweite Richtung angeordnet.
  • Figurenliste
    • 1, 2A, 2B und 3 sind eine Draufsicht und Querschnittsansichten, die eine vertikale Speichervorrichtung in Übereinstimmung mit Ausführungsbeispielen des erfinderischen Konzepts darstellen.
    • 4 bis 25 sind Draufsichten und Querschnittsansichten, die ein Verfahren zur Herstellung einer vertikalen Speichervorrichtung in Übereinstimmung mit Ausführungsbeispielen des erfinderischen Konzepts darstellen.
    • 26 und 27 sind Draufsichten, die vertikale Speichervorrichtungen in Übereinstimmung mit Ausführungsbeispielen des erfinderischen Konzepts darstellen.
    • 28 bis 30 sind Draufsichten, die vertikale Speichervorrichtungen in Übereinstimmung mit Ausführungsbeispielen des erfinderischen Konzepts darstellen.
  • Detaillierte Beschreibung der Ausführungsformen
  • Ausführungsbeispiele des erfinderischen Konzepts sehen eine vertikale Speichervorrichtung mit verbesserten Eigenschaften vor.
  • Ausführungsbeispiele des erfinderischen Konzepts werden nachfolgend mit Bezug auf die beigefügten Zeichnungen ausführlicher beschrieben. Gleiche Bezugszeichen können sich in der gesamten Anmeldung auf gleiche Elemente beziehen.
  • Es versteht sich, dass obwohl die Begriffe „erstes“, „zweites“, „drittes“ etc. hierin verwendet werden, um verschiedene Elemente, Komponenten, Bereiche, Schichten und/oder Abschnitte zu schreiben, diese Elemente, Komponenten, Bereiche, Schichten und/oder Abschnitte nicht auf diese Begriffe beschränkt sein sollen. Diese Begriffe werden lediglich verwendet, um ein Element, eine Komponente, einen Bereich, eine Schicht und/oder einen Abschnitt von anderen Bereichen, Schichten oder Abschnitten zu unterscheiden. Somit können die unten beschriebenen ersten Elemente, Komponenten, Bereiche, Schichten oder Abschnitte als zweite oder dritte Elemente, Komponenten, Bereiche, Schichten oder Abschnitte bezeichnet werden, ohne dabei von den Lehren des erfinderischen Konzepts abzuweichen.
  • Nachfolgend in dieser Beschreibung (nicht zwangsläufig in den Ansprüchen) kann eine Richtung, die im Wesentlichen senkrecht zu einer oberen Oberfläche eines Substrats ist, als eine erste Richtung bezeichnet werden und zwei Richtungen, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats sind und einander schneiden, können jeweils als zweite und dritte Richtung bezeichnet werden. In Ausführungsbeispielen des erfinderischen Konzepts können die zweite und dritte Richtung im Wesentlichen senkrecht zueinander sein.
  • 1, 2A, 2B und 3 sind eine Draufsicht und Querschnittsansichten, die eine vertikale Speichervorrichtung in Übereinstimmung mit Ausführungsbeispielen des erfinderischen Konzepts darstellen. 1 ist die Draufsicht, 2A und 2B sind Querschnittsansichten entlang einer Linie A-A' aus 1 und 3 ist eine Querschnittsansicht entlang einer Linie B-B' aus 1. Um eine Komplexität der Zeichnungen zu vermeiden, zeigt 1 keine vierten und fünften Isolierzwischenschichten, Kontaktstopfen und Verdrahtungen.
  • Bezugnehmend auf 1, 2A und 3 kann die vertikale Speichervorrichtung eine gemeinsame Source-Platte (CSP) 100, ein Kanalverbindungsmuster 280, eine erste Trägerschicht 150, eine zweite Trägerschicht 300, eine Gate-Elektroden-Struktur, einen Kanal 200, eine Ladungsspeicherstruktur 190 und erste bis vierte Unterteilungsmuster 230, 235, 350 und 355 auf einem Substrat 10 enthalten. Die vertikale Speichervorrichtung kann ferner untere Schaltungsmuster, ein Füllmuster 210, ein Verschlussmuster 220, ein Isoliermuster 165, erste bis vierte Isolierzwischenschichten 20, 180, 240 und 360, eine fünfte Isolierzwischenschicht, einen Kontaktstopfen 370 und eine obere Verdrahtung 380 enthalten.
  • Das Substrat 10 kann Silizium, Germanium, Silizium-Germanium oder eine III-V-Verbindung, wie GaP, GaAs, GaSb etc. enthalten. In Ausführungsbeispielen des erfinderischen Konzepts kann das Substrat 10 ein Silizium-auf-Isolator(SOI)-Substrat oder ein Germanium-auf-Isolator(GOI)-Substrat sein.
  • In Ausführungsbeispielen des erfinderischen Konzepts kann die vertikale Speichervorrichtung eine Cell-Over-Periphery(COP)-Struktur aufweisen. Mit anderen Worten können die unteren Schaltungsmuster auf dem Substrat 10 ausgebildet sein und Speicherzellen können über den unteren Schaltungsmustern ausgebildet sein. Die unteren Schaltungsmuster können z.B. Transistoren, untere Kontaktstopfen, untere Verdrahtungen, untere Durchkontaktierungen etc. enthalten. Die unteren Schaltungsmuster können durch die erste Isolierzwischenschicht 20 auf dem Substrat 10 bedeckt sein.
  • Die CSP 100 kann auf der ersten Isolierzwischenschicht 20 ausgebildet sein und kann z.B. mit n-Typ-Verunreinigungen dotiertes Polysilizium enthalten.
  • Die Gate-Elektroden-Struktur kann Gate-Elektroden 342, 344 und 346 enthalten, die in der ersten Richtung auf der CSP 100 voneinander beabstandet sind. Jede der Gate-Elektroden 342, 344 und 346 kann sich in die zweite Richtung erstrecken. Längen der Gate-Elektroden 342, 344 und 346, die sich in die zweite Richtung erstrecken, können sich von unteren Ebenen zu oberen Ebenen verringern und somit kann die Gate-Elektroden-Struktur eine Treppenform aufweisen.
  • Die Gate-Elektroden 342, 344 und 346 können erste, zweite und dritte Gate-Elektroden 342, 344 und 346 enthalten, die sequenziell in die erste Richtung gestapelt sind. Die erste Gate-Elektrode 342 kann als eine Masse-Auswahlleitung (GSL) dienen, jede der zweiten Gate-Elektroden 344 kann als eine Wortleitung dienen und die dritte Gate-Elektrode 346 kann als eine String-Auswahlleitung (SSL) dienen.
  • Jede der ersten bis dritten Gate-Elektroden 342, 344 und 346 kann auf einer oder einer Mehrzahl an Ebenen ausgebildet sein. In Ausführungsbeispielen des erfinderischen Konzepts kann die erste Gate-Elektrode 342 auf einer untersten Ebene ausgebildet sein, die dritte Gate-Elektrode 346 kann auf einer obersten Ebene und einer Ebene direkt unter der obersten Ebene ausgebildet sein und die zweite Gate-Elektrode 344 kann auf einer Mehrzahl an Ebenen zwischen der ersten und dritten Gate-Elektrode 342 und 346 ausgebildet sein. Die oberste Ebene ist am weitesten vom Substrat 10 entfernt und die unterste Ebene ist dem Substrat 10 am nächsten. Oder mit anderen Worten: die oberste Ebene (oder eine obere Ebene) ist näher an der ersten Trägerschicht 150 als am Substrat 10.
  • Jede der ersten bis dritten Gate-Elektroden 342, 344 und 346 kann ein leitfähiges Muster und ein Barrieremuster, das untere und obere Oberflächen und eine Seitenwand des leitfähigen Musters bedeckt, enthalten. Das leitfähige Muster kann ein Metall mit niedrigem Widerstand, z.B. Wolfram, Titan, Tantal, Platin etc. enthalten und das Barrieremuster kann ein Metallnitrid, z.B. Titannitrid, Tantalnitrid etc. enthalten.
  • Untere und obere Oberflächen und eine Seitenwand, die dem Kanal 200 zugewandt ist, einer jeden der Gate-Elektroden 342, 344 und 346 können von einem zweiten Sperrmuster 335 bedeckt sein. Das zweite Sperrmuster 335 kann ein Metalloxid, z.B. Aluminiumoxid, Hafniumoxid etc. enthalten und kann somit als ein Metalloxidmuster bezeichnet werden. Das zweite Sperrmuster 335 kann außerdem Seitenwände der Isoliermuster 165, die erste und zweite Trägerschicht 150 und 300, das Kanalverbindungsmuster 280, die zweite und dritte Isolierzwischenschicht 180 und 240 und eine obere Oberfläche der CSP 100 bedecken.
  • Das Isoliermuster 165 kann zwischen den Gate-Elektroden 342, 344 und 346, die in der ersten Richtung benachbart zueinander sind, ausgebildet sein und die Gate-Elektroden 342, 344 und 346 und die Isoliermuster 165 können ein Mold mit einer Treppenform ausbilden. Das Isoliermuster 165 kann Oxid enthalten, z.B. Siliziumoxid.
  • In Ausführungsbeispielen des erfinderischen Konzepts kann sich die Gate-Elektroden-Struktur in die zweite Richtung erstrecken und eine Mehrzahl an Gate-Elektroden-Strukturen kann in der dritten Richtung ausgebildet sein. Die zweiten bis vierten Unterteilungsmuster 235, 350 und 355 können zwischen den Gate-Elektroden-Strukturen, die in der dritten Richtung voneinander getrennt sein können, ausgebildet sein.
  • Das dritte Unterteilungsmuster 350 kann einen ersten unteren Abschnitt 350a, der sich in die zweite Richtung zwischen die Gate-Elektroden-Strukturen erstreckt, und erste obere Abschnitte 350b, die in der zweiten Richtung voneinander beabstandet sind und von denen jeder eine obere Oberfläche des ersten unteren Abschnitts 350a berühren kann, enthalten. Die Gate-Elektroden-Strukturen können durch den ersten unteren Abschnitt 350a und das dritte Unterteilungsmuster 350 in der dritten Richtung voneinander getrennt sein.
  • In einem Ausführungsbeispiel des erfinderischen Konzepts kann eine Breite in der dritten Richtung von jedem der ersten oberen Abschnitte 350b größer sein als eine Breite in der dritten Richtung des ersten unteren Abschnitts 350a; allerdings ist das erfinderische Konzept womöglich nicht darauf beschränkt. Das zweite Sperrmuster 335 kann einen Abschnitt einer Seitenwand des ersten unteren Abschnitts 350a des dritten Unterteilungsmusters 350 und eine Seitenwand des ersten oberen Abschnitts 350b des dritten Unterteilungsmusters 350 bedecken. Eine Mehrzahl an dritten Unterteilungsmustern 350 kann in der dritten Richtung voneinander beabstandet sein.
  • Das vierte Unterteilungsmuster 355 kann zweite untere Abschnitte 355a, die in der zweiten Richtung zwischen den Gate-Elektroden-Strukturen voneinander beabstandet sind, und zweite obere Abschnitte 355b, die jeweils obere Oberflächen der zweiten unteren Abschnitte 355a, die in der zweiten Richtung benachbart zueinander sind (z.B. benachbarte zweite untere Abschnitte), gemeinsamen berühren, enthalten. in Ausführungsbeispielen des erfinderischen Konzepts können die vierten Unterteilungsmuster 355 zwischen den dritten Unterteilungsmustern 350, die in der dritten Richtung benachbart zueinander sind (z.B. benachbarte dritte Unterteilungsmuster), ausgebildet sein.
  • In einem Ausführungsbeispiel des erfinderischen Konzepts kann eine Breite in der dritten Richtung von jedem der zweiten oberen Abschnitte 355b größer sein als eine Breite in der dritten Richtung von jedem der zweiten unteren Abschnitte 355a; allerdings ist das erfinderische Konzept womöglich nicht darauf beschränkt. Das zweite Sperrmuster 335 kann einen Abschnitt einer Seitenwand des zweiten unteren Abschnitts 355a des vierten Unterteilungsmusters 355 und eine Seitendwand des zweiten oberen Abschnitts 355b des vierten Unterteilungsmusters 355 bedecken. Mit anderen Worten können die zweiten oberen Abschnitte 355b und die zweiten unteren Abschnitte 355a des vierten Unterteilungsmusters 355 den ersten oberen Abschnitten 350b und dem ersten unteren Abschnitt 350a des dritten Unterteilungsmusters 350 ähnlich sein; allerdings ist das erfinderische Konzept womöglich nicht darauf beschränkt.
  • In Ausführungsbeispielen des erfinderischen Konzepts können die ersten oberen Abschnitte 350b des dritten Unterteilungsmusters 350 und die zweiten oberen Abschnitte 355b des vierten Unterteilungsmusters 355 in einer Draufsicht in einem Zickzackmuster entlang der zweiten Richtung oder der dritten Richtung angeordnet sein. In Ausführungsbeispielen des erfinderischen Konzepts kann jeder der ersten oberen Abschnitte 350b des dritten Unterteilungsmusters 350 mindestens einen der zweiten oberen Abschnitte 355b der vierten Unterteilungsmuster 355 in der dritten Richtung teilweise überlappen. In Ausführungsbeispielen des erfinderischen Konzepts können die ersten oberen Abschnitte 350b des dritten Unterteilungsmusters 350 und die zweiten oberen Abschnitte 355b des vierten Unterteilungsmusters 355 auf im Wesentlichen derselben Höhe angeordnet sein.
  • Die dritten und vierten Unterteilungsmuster 350 und 355 können im Wesentlichen dasselbe Material enthalten, z.B. ein Oxid wie Siliziumoxid. Somit können die dritten und vierten Unterteilungsmuster 350 und 355 jeweils als erste und zweite Isoliermuster bezeichnet werden. Alternativ können die ersten und zweiten oberen Abschnitte 350b und 355b oder die ersten und zweiten unteren Abschnitte 350a und 355a der dritten und vierten Unterteilungsmuster 350 und 355 jeweils als die ersten und zweiten Isoliermuster bezeichnet werden. Wenn die ersten und zweiten oberen Abschnitte 350b und 355b der dritten und vierten Unterteilungsmuster 350 und 355 jeweils als die ersten und zweiten Isoliermuster bezeichnet werden, können die ersten und zweiten Isoliermuster in einem Zickzackmuster entlang der zweiten Richtung oder der dritten Richtung angeordnet sein und jedes der ersten Isoliermuster kann mindestens eines der zweiten Isoliermuster in der dritten Richtung teilweise überlappen.
  • Das zweite Unterteilungsmuster 235 kann zwischen den zweiten unteren Abschnitten 355a der vierten Unterteilungsmuster, die in der zweiten Richtung benachbart zueinander sind, ausgebildet sein und kann damit verbunden sein. Somit können die Gate-Elektroden-Strukturen durch die zweiten Unterteilungsmuster 235 und die zweiten unteren Abschnitte 355a der vierten Unterteilungsmuster 355 in der dritten Richtung voneinander getrennt sein. In Ausführungsbeispielen des erfinderischen Konzepts kann jedes der zweiten Unterteilungsmuster 235 den zweiten oberen Abschnitt 355b des vierten Unterteilungsmusters 355 in der ersten Richtung überlappen.
  • In Ausführungsbeispielen des erfinderischen Konzepts kann eine obere Oberfläche des zweiten Unterteilungsmusters 235 im Wesentlichen koplanar zu einer oberen Oberfläche der zweiten Isolierzwischenschicht 180 auf einem obersten einen der Isoliermuster 165 und des Verschlussmusters 220 sein und kann somit niedriger sein als obere Oberflächen der ersten und zweiten unteren Abschnitte 350a und 355a der dritten und vierten Unterteilungsmuster 350 und 355, die im Wesentlichen koplanar zu einer oberen Oberfläche der dritten Isolierzwischenschicht 240 auf der zweiten Isolierzwischenschicht 180 sein können. Mit anderen Worten ist ein Abstand der oberen Oberflächen der ersten und zweiten unteren Abschnitte 350a und 355a der dritten und vierten Unterteilungsmuster 350 und 355 zum Substrat 10 größer als ein Abstand der oberen Oberfläche des zweiten Unterteilungsmusters 235 zum Substrat 10.
  • Das zweite Unterteilungsmuster 235 kann ein Oxid enthalten, z.B. Siliziumoxid. Somit können die zweiten bis vierten Unterteilungsmuster 235, 350 und 355 im Wesentlichen dasselbe Material enthalten.
  • Der Kanal 200 kann in einem Kanalloch ausgebildet sein, das sich durch das Mold erstreckt und das die ersten bis dritten Gate-Elektroden 342, 344 und 346, die in der ersten Richtung sequenziell gestapelt sind, und die Isoliermuster 165, die dazwischen angeordnet sind, und die zweite Isolierzwischenschicht 180 enthalten kann, um eine obere Oberfläche der CSP 100 freizulegen. Somit kann sich der Kanal 200 in die erste Richtung erstrecken.
  • Zum Beispiel kann sich der Kanal 200 in die erste Richtung auf der CSP 100 erstrecken und kann eine becherartige Form aufweisen. Der Kanal 200 kann undotiertes oder dotiertes Polysilizium oder monokristallines Silizium erhalten.
  • In Ausführungsbeispielen des erfinderischen Konzepts kann der Kanal 200 sowohl in der zweiten als auch in der dritten Richtung ausgebildet sein. Eine in der zweiten Richtung angeordnete Mehrzahl an Kanälen 200 kann eine Kanalspalte ausbilden, eine in der dritten Richtung angeordnete Mehrzahl an Kanalspalten kann eine Kanalgruppe ausbilden und eine in der dritten Richtung angeordnete Mehrzahl an Kanalgruppen kann einen Kanalblock ausbilden. In den Figuren enthält ein Kanalblock zwei Kanalgruppen und jede der Kanalgruppen enthält neun Kanalspalten; allerding ist das erfinderische Konzept womöglich nicht darauf beschränkt.
  • Die Ladungsspeicherstruktur 190 kann einen oberen Abschnitt, der sich in der ersten Richtung erstreckt, um einen Großteil einer äußeren Seitenwand des Kanals 200 zu bedecken, und eine hohle zylindrische Form aufweist, und einen unteren Abschnitt, der eine Bodenoberfläche und eine untere Seitenwand des Kanals 200 auf der CSP 100 bedeckt und eine becherartige Form aufweist, enthalten. Der untere Abschnitt der Ladungsspeicherstruktur 190 kann vom oberen Abschnitt der Ladungsspeicherstruktur 190 beabstandet sein. Sowohl der untere als auch der obere Abschnitt der Ladungsspeicherstruktur 190 kann ein Tunnelisoliermuster, ein Ladungsspeichermuster und ein erstes Sperrmuster enthalten, die sequenziell von der äußeren Seitenwand und/oder der Bodenoberfläche des Kanals 200 aus gestapelt sind.
  • Das Tunnelisoliermuster und das erste Sperrmuster können ein Oxid, z.B. Siliziumoxid, enthalten und das Ladungsspeichermuster kann ein Nitrid, z.B. Siliziumnitrid, enthalten.
  • Das Füllmuster 210 kann einen durch eine innere Seitenwand des Kanals 200 ausgebildeten Innenraum füllen. Das Füllmuster 210 kann ein Oxid enthalten, z.B. Siliziumoxid.
  • Der Kanal 200, die Ladungsspeicherstruktur 190 und das Füllmuster 210 können im Kanalloch auf der CSP 100 ausgebildet sein und das Verschlussmuster 200 kann in einem oberen Abschnitt des Kanallochs, z.B. auf dem Kanal 200, der Ladungsspeicherstruktur 190 und des Füllmusters 210 ausgebildet sein. Das Verschlussmuster 220 kann z.B. mit n-Typ-Verunreinigungen dotiertes Polysilizium enthalten.
  • Das erste Unterteilungsmuster 230 kann sich durch obere Abschnitte der in der Kanalspalte an einem mittleren Abschnitt in der dritten Richtung von jeder der Kanalgruppen enthaltenen Kanäle 200 erstrecken und kann sich in die zweite Richtung erstrecken. Mit andern Worten kann sich das erste Unterteilungsmuster 230 in die zweite Richtung zwischen die dritten und vierten Unterteilungsmuster 350 und 355 erstrecken. In Ausführungsbeispielen des erfinderischen Konzepts kann sich das erste Unterteilungsmuster 230 nicht nur durch die oberen Abschnitte des Kanals 200 erstrecken, sondern auch durch obere Abschnitte der Ladungsspeicherstruktur 190 und des Füllmusters 210, das Verschlussmuster 200, die zweite Isolierzwischenschicht 180, die Isoliermuster 165 auf oberen zwei Ebenen und die dritten Gate-Elektroden 346 erstrecken. Somit können die dritten Gate-Elektroden 346 auf den oberen zwei Ebenen in der Gate-Elektroden-Struktur durch das erste Unterteilungsmuster 230 in der dritten Richtung voneinander getrennt sein.
  • Das Kanalverbindungsmuster 280 und die erste Trägerschicht 150 können sequenziell in die erste Richtung auf der CSP 100 gestapelt sein. Das Kanalverbindungsmuster 280 kann eine untere äußere Seitenwand von jedem der Kanäle 200, z.B. eine äußere Seitenwand von jedem der Kanäle 200, die zwischen dem unteren und oberen Abschnitt der Ladungsspeicherstruktur 190, die nicht von der Ladungsspeicherstruktur 190 bedeckt sind, ausgebildet sind, berühren und somit können die in jeder Kanalgruppe enthaltenen Kanäle 200 miteinander verbunden sein. Das Kanalverbindungsmuster 280 kann z.B. mit n-Typ-Verunreinigungen dotiertes Polysilizium enthalten und kann einen Luftspalt 285 darin aufweisen.
  • Die erste Trägerschicht 150 kann zwischen dem Kanalverbindungsmuster 280 und der ersten Gate-Elektrode 342 ausgebildet sein. Allerdings kann sich ein Abschnitt der ersten Trägerschicht 150 durch das Kanalverbindungsmuster 280 erstrecken, um eine obere Oberfläche der CSP 100, die als ein Trägermuster bezeichnet werden kann, zu berühren. Eine Mehrzahl an Trägerschichten kann ausgebildet sein und kann verschiedene Layout-Typen aufweisen. Die erste Trägerschicht 150 kann z.B. mit n-Typ-Verunreinigungen dotiertes Polysilizium enthalten.
  • Die zweite Isolierzwischenschicht 180 kann das Mold bedecken und kann auf der CSP 100 und dem obersten einen der Isoliermuster 165 ausgebildet sein. Die dritte Isolierzwischenschicht 240 kann auf der zweiten Isolierzwischenschicht 180, dem Verschlussmuster 220 und den ersten und zweiten Unterteilungsmustern 230 und 235 ausgebildet sein.
  • Die zweite Trägerschicht 300 kann auf der dritten Isolierzwischenschicht 240 ausgebildet sein und kann fünfte und sechste Öffnungen 310 und 315 enthalten (Bezug zu 18). Somit kann die zweite Trägerschicht 300 jeweils auf im Wesentlichen derselben Höhe wie die ersten und zweiten oberen Abschnitte 350b und 355b der dritten und vierten Unterteilungsmuster 350 und 355 in den fünften und sechsten Öffnungen 310 und 315 ausgebildet sein und kann einem Abschnitt des zweiten Sperrmusters 335 auf Seitenwänden der fünften und sechsten Öffnungen 310 und 315 zugewandt sein. Die zweite Trägerschicht 300 kann ein Oxid enthalten, z.B. Siliziumoxid.
  • Die vierte Isolierzwischenschicht 360 kann auf der zweiten Trägerschicht 300 und den ersten oberen Abschnitten 350b und 355b der dritten und vierten Unterteilungsmuster 350 und 355 ausgebildet sein und die fünfte Isolierzwischenschicht kann auf der vierten Isolierzwischenschicht 360 ausgebildet sein.
  • Der Kontaktstopfen 370 kann sich durch die dritte und vierte Isolierzwischenschicht 240 und 360 und die zweite Trägerschicht 300 erstrecken, um eine obere Oberfläche des Verschlussmusters 220 zu berühren, und die obere Verdrahtung 380 kann sich in die dritte Richtung erstrecken, um die Kontaktstopfen 370 zu berühren. In Ausführungsbeispielen des erfinderischen Konzepts kann eine Mehrzahl an oberen Verdrahtungen 380 in die zweite Richtung ausgebildet sein. Die obere Verdrahtung 380 kann als eine Bitleitung der vertikalen Speichervorrichtung dienen.
  • Das vierte Unterteilungsmuster 355 kann einen hervorstehenden Abschnitt 355c enthalten. Mindestens ein Abschnitt des hervorstehenden Abschnitts 355c kann auf im Wesentlichen derselben Höhe wie das Kanalverbindungsmuster 280 ausgebildet sein, um unter dem zweiten Unterteilungsmuster 235 in die zweite Richtung hervorzustehen. Eine Oberfläche des hervorstehenden Abschnitts 355c des vierten Unterteilungsmusters 355 kann durch das zweite Sperrmuster 335 bedeckt sein.
  • Alternativ kann bezugnehmend auf 2B das Kanalverbindungsmuster 280 anstatt dem hervorstehenden Abschnitt 355c des vierten Unterteilungsmusters 355 unter dem zweiten Verteilungsmuster 235 ausgebildet sein. In diesem Fall können die in jeder der in der zweiten Richtung benachbarten Kanalgruppen enthaltenen Kanäle 200 durch das Kanalverbindungsmuster 280 elektrisch miteinander verbunden sein.
  • Wie oben dargestellt, kann die vertikale Speichervorrichtung die zweiten bis vierten Unterteilungsmuster 235, 350 und 355 zwischen den Gate-Elektroden-Strukturen und die zweite Trägerschicht 300 auf den Gate-Elektroden-Strukturen enthalten. Somit wird das Mold, welche die Gate-Elektroden-Strukturen enthält, womöglich nicht gebogen oder fällt nicht herunter, obwohl das Mold eine hohe obere Oberfläche oder eine lange Erweiterungslänge aufweist, wie unten dargestellt und beschrieben wird.
  • 4 bis 25 sind Draufsichten und Querschnittsansichten, die ein Verfahren zur Herstellung einer vertikalen Speichervorrichtung in Übereinstimmung mit Ausführungsbeispielen des erfinderischen Konzepts darstellen. 4, 6, 8, 10, 16, 18 und 20 sind die Draufsichten und 5, 7, 9, 11-15, 17, 19 und 21-25 sind die Querschnittsansichten.
  • 5, 7, 9, 12, 14, 22 und 24 sind Querschnittsansichten entlang Linien A-A' aus entsprechenden Draufsichten und 11, 13, 15, 17, 19, 21, 23 und 25 sind Querschnittsansichten entlang Linien B-B' aus entsprechenden Draufsichten.
  • Bezugnehmend auf 4 und 5 können untere Schaltungsmuster auf dem Substrat 10 ausgebildet sein und die erste Isolierzwischenschicht 20 kann auf dem Substrat 10 ausgebildet sein, um die erste Isolierzwischenschicht 20 zu bedecken.
  • Die CSP 100, eine Opferschichtstruktur 140 und die erste Trägerschicht 150 können sequenziell auf der ersten Isolierzwischenschicht 20 ausgebildet sein.
  • Die Opferschichtstruktur 140 kann eine erste bis dritte Opferschicht 110, 120 und 130, die sequenziell gestapelt sind, enthalten. Sowohl die erste als auch die dritte Opferschicht 110 und 130 können ein Oxid, z.B. Siliziumoxid, enthalten und die zweite Opferschicht 120 kann ein Nitrid, z.B. Siliziumnitrid, enthalten.
  • Die Trägerschicht 150 kann ein Material mit einer Ätzselektivität in Bezug auf die erste bis dritte Opferschicht 110, 120 und 130 enthalten, z.B. mit n-Typ-Verunreinigungen dotiertes Polysilizium. In Ausführungsbeispielen des erfinderischen Konzepts kann die erste Trägerschicht 150 durch Abscheiden von mit n-Typ-Verunreinigungen dotiertem amorphem Silizium und durch Durchführen einer Wärmebehandlung oder durch Kristallisierung durch während des Abscheidungsprozesses für andere Strukturen erzeugte Wärme ausgebildet sein, um mit n-Typ-Verunreinigungen dotiertes Polysilizium zu enthalten.
  • Eine Isolierschicht 160 und eine vierte Opferschicht 170 können wechselweise und wiederholt auf der ersten Trägerschicht 150 ausgebildet sein und somit kann ein Mold-Schicht ausgebildet sein, welche die Isolierschichten 160 und die vierten Opferschichten 170 enthält. Die Isolierschicht 160 kann ein Oxid, z.B. Siliziumoxid, enthalten und die vierte Opferschicht 170 kann ein Material mit einer Ätzselektivität in Bezug auf die Isolierschicht 160, z.B. ein Nitrid wie Siliziumnitrid, enthalten.
  • Bezugnehmend auf 6 und 7 können ein Ätzprozess unter Verwendung eines Fotoresistmusters als eine Ätzmaske und ein Trimmprozess zur Reduzierung eines Bereichs des Fotoresistmusters wechselweise und wiederholt durchgeführt werden, um ein Mold mit einer Mehrzahl an Stufenschichten auszubilden, welche jeweils die vierte Opferschicht 170 und die Isolierschicht 160, die sequenziell gestapelt sind und eine Treppenform aufweisen, enthält.
  • Die zweite Isolierzwischenschicht 180 kann auf der CSP 100 ausgebildet sein, um das Mold zu bedecken, und ein Kanalloch kann durch die zweite Isolierzwischenschicht 180, das Mold, die erste Trägerschicht 150 und die Opferschichtstruktur 140 ausgebildet sein, um eine obere Oberfläche der CSP 100 freizulegen. Eine Mehrzahl an Kanallöchern kann sowohl in der zweiten als auch in der dritten Richtung ausgebildet sein.
  • Eine Ladungsspeicherstrukturschicht und eine Kanalschicht können auf einer Seitenwand von jedem der Kanallöcher, der freigelegten oberen Oberfläche der CSP 100 und einer oberen Oberfläche der zweiten Isolierzwischenschicht 180 ausgebildet sein und eine Füllschicht kann auf der Kanalschicht ausgebildet sein, um die Kanallöcher zu füllen. Die Füllschicht, die Kanalschicht und die Ladungsspeicherstrukturschicht können planarisiert werden, bis die obere Oberfläche der zweiten Isolierzwischenschicht 180 freigelegt werden kann, um die Ladungsspeicherstruktur 190, den Kanal 200 und das Füllmuster 210 in jedem der Kanallöcher auszubilden.
  • In Ausführungsbeispielen des erfinderischen Konzepts kann eine Mehrzahl an Kanälen 200 in sowohl der zweiten als auch in der dritten Richtung ausgebildet sein. Die in der zweiten Richtung angeordnete Mehrzahl an Kanälen 200 kann eine Kanalspalte ausbilden, eine in der dritten Richtung angeordnete Mehrzahl an Kanalspalten kann eine Kanalgruppe ausbilden und eine in zweiten Richtung angeordnete Mehrzahl an Kanalgruppen kann einen Kanalblock ausbilden.
  • In Ausführungsbeispielen des erfinderischen Konzepts kann die Ladungsspeicherstruktur 190 ein Tunnelisoliermuster, ein Ladungsspeichermuster und ein erstes Sperrmuster enthalten, die sequenziell in eine horizontale Richtung, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats 10 ist, von einer äußeren Seitenwand des Kanals 200 aus gestapelt sind.
  • Ein oberer Abschnitt einer Säulenstruktur, welche die Ladungsspeicherstruktur 190, den Kanal 200 und das Füllmuster 210, die in jedem der Kanallöcher gestapelt sind, enthält, kann entfernt werden, um eine Aussparung auszubilden, und das Verschlussmuster 220 kann ausgebildet sein, um die Aussparung zu füllen.
  • Bezugnehmend auf 8 und 9 können die zweite Isolierzwischenschicht 180, manche der Isolierschichten 160 und manche der vierten Opferschichten 170 geätzt werden, um eine erste Öffnung, die sich in die zweite Richtung erstreckt, auszubilden, und das erste Unterteilungsmuster 230 kann ausgebildet sein, um die erste Öffnung zu füllen.
  • In einem Ausführungsbeispiel des erfinderischen Konzepts kann sich das erste Unterteilungsmuster 230 durch obere Abschnitte der in der Kanalspalte an einem mittleren Abschnitt in der dritten Richtung von jeder Kanalgruppe enthaltenen Kanälen 200 erstrecken. In Ausführungsbeispielen des erfinderischen Konzepts kann sich das erste Unterteilungsmuster 230 nicht nur durch die oberen Abschnitte der Kanäle 200 erstrecken, sondem auch jeweils durch die vierten Opferschichten 170 auf den oberen zwei Ebenen und die Isolierschichten 160 auf den oberen zwei Ebenen und einen Abschnitt von einer der direkt darunterliegenden Isolierschichten 160. Das erste Unterteilungsmuster 230 kann sich in die zweite Richtung erstrecken und kann sich durch in dem Mold enthaltene obere zwei Stufenschichten erstrecken. Somit können die vierten Opferschichten 170 auf den oberen zwei Ebenen durch das erste Unterteilungsmuster 230 in der dritten Richtung voneinander getrennt sein.
  • Zusätzlich können die zweite Isolierzwischenschicht 180, das Mold, die erste Trägerschicht 150 und die Opferschichtstruktur 140 geätzt werden, um eine zweite Öffnung, die eine obere Oberfläche der CSP 100 freilegt, auszubilden, und das zweite Unterteilungsmuster 235 kann in der zweiten Öffnung ausgebildet sein. In Ausführungsbeispielen des erfinderischen Konzepts kann eine Mehrzahl an zweiten Unterteilungsmustern 235 in der zweiten Richtung zwischen den in der dritten Richtung benachbarten ersten Unterteilungsmustern 230, insbesondere zwischen den in jedem Kanalblock in der dritten Richtung benachbarten Kanalgruppen, voneinander getrennt sein.
  • Die ersten und zweiten Unterteilungsmuster 230 und 235 können durch denselben Ätzprozess und Abscheidungsprozess oder durch unabhängige Ätzprozesse und Abscheidungsprozesse ausgebildet werden.
  • Bezugnehmend auf 10 und 11 kann die dritte Isolierzwischenschicht 240 auf der zweiten Isolierzwischenschicht 180, dem Verschlussmuster 220 und den ersten und zweiten Unterteilungsmustern 230 und 235 ausgebildet sein und dritte und vierte Öffnungen 260 und 265 können durch die zweite und dritte Isolierzwischenschicht 180 und 240 und das Mold durch z.B. einen Trockenätzprozess ausgebildet werden.
  • Der Trockenätzprozess kann durchgeführt werden, bis jede der dritten und vierten Öffnungen 260 und 265 eine obere Oberfläche der ersten Trägerschicht 150 freilegen kann, und jede der dritten und vierten Öffnungen 260 und 265 kann sich durch einen oberen Abschnitt der ersten Trägerschicht 150 erstrecken. Die in dem Mold enthaltenen Isolierschichten 160 und vierten Opferschichten 170 können durch die dritten und vierten Öffnungen 260 und 265 freigelegt sein.
  • In Ausführungsbeispielen des erfinderischen Konzepts kann sich die dritte Öffnung 260 in der zweiten Richtung zwischen den in der dritten Richtung benachbarten Kanalblöcken erstrecken und eine Mehrzahl an dritten Öffnungen 260 kann in der dritten Richtung ausgebildet sein. In Ausführungsbeispielen des erfinderischen Konzepts kann die vierte Öffnung 265 zwischen den in der zweiten Richtung angeordneten zweiten Unterteilungsmustern 235 ausgebildet sein und kann mit Endabschnitten in der zweiten Richtung von jedem der zweiten Unterteilungsmuster 235 verbunden sein. Mit anderen Worten kann eine Mehrzahl an vierten Öffnungen 265 in der zweiten Richtung voneinander getrennt sein und jede der vierten Öffnungen 265 kann zwischen in jedem Kanalblock in der dritten Richtung benachbarten Kanalgruppen ausgebildet sein.
  • Während das zweite Unterteilungsmuster 235 und die dritten und vierten Öffnungen 260 und 265 ausgebildet werden, kann die Isolierschicht 160 in eine Mehrzahl an ersten Isoliermustern 165, die sich jeweils in die zweite Richtung erstrecken, unterteilt werden, und die vierte Opferschicht 170 kann in eine Mehrzahl an vierten Opferschichten 175, die sich jeweils in die zweite Richtung erstrecken, unterteilt werden.
  • Eine Mehrzahl an vierten Öffnungen 265 kann in der zweiten Richtung zwischen den in der dritten Richtung benachbarten dritten Öffnungen 260, wobei sich jede davon in die zweite Richtung erstreckt, voneinander getrennt sein und das zweite Unterteilungsmuster 235 kann zwischen den in der zweiten Richtung benachbarten vierten Öffnungen 265 ausgebildet sein. Somit, obwohl eine Höhe einer oberen Oberfläche des Molds hoch ist und eine Länge des Molds, die sich in die zweite Richtung erstreckt, lang ist, erstreckt sich die vierte Öffnung 265 nicht zu Endabschnitten in der zweiten Richtung des Molds. Eine Mehrzahl an vierten Öffnungen 265 ist in der zweiten Richtung voneinander beabstandet und das zweite Unterteilungsmuster 235 ist dazwischen ausgebildet und somit ist das Mold in der dritten Richtung womöglich nicht gebogen oder fällt nicht herunter.
  • Eine erste Abstandsschicht kann auf Seitenwänden der dritten und vierten Öffnungen 260 und 265 und der dritten Isolierzwischenschicht 240 ausgebildet sein und kann anisotrop geätzt sein, um Abschnitte der erste Abstandsschicht auf Böden der dritten und vierten Öffnungen 260 und 265 zu entfernen, sodass ein erstes Abstandsstück 250 ausgebildet werden kann und eine obere Oberfläche der ersten Trägerschicht 150 freigelegt werden kann.
  • Der freigelegte Abschnitt der ersten Trägerschicht 150 und ein Abschnitt der Opferschichtstruktur 140 darunter können entfernt werden, um die dritten und vierten Öffnungen 260 und 265 nach unten zu vergrößern. Somit können die dritten und vierten Öffnungen 260 und 265 eine obere Oberfläche der CSP 100 freilegen und sich ferner durch einen oberen Abschnitt der CSP 100 erstrecken.
  • In Ausführungsbeispielen des erfinderischen Konzepts kann das erste Abstandsstück 250 undotiertes amorphes Silizium oder undotiertes Polysilizium enthalten. Wenn allerdings das erste Abstandsstück 250 undotiertes amorphes Silizium enthält, kann das erste Abstandsstück 250 durch während Abscheidungsprozessen für andere Schichten erzeugte Wärme kristallisiert werden, um undotiertes Polysilizium zu enthalten.
  • Bezugnehmend auf 12 und 13 kann die durch die dritten und vierten Öffnungen 260 und 265 freigelegte Opferschichtstruktur 140 z.B. durch einen Nassätzprozess entfernt werden, um eine erste Lücke 270 auszubilden.
  • Der Nassätzprozess kann z.B. unter Verwendung von Fluorwasserstoffsäure oder Phosphorsäure durchgeführt werden.
  • Wenn die Opferschichtstruktur 140 teilweise entfernt wird, können Seitenwände der dritten und vierten Öffnungen 260 und 265 durch das erste Abstandsstück 250 bedeckt werden und somit werden die Isoliermuster 165 und die vierten Opferschichten 175 womöglich nicht entfernt.
  • Wenn die erste Lücke 270 gebildet wird, können eine untere Oberfläche der ersten Trägerschicht 150 und eine obere Oberfläche der CSP 100 freigelegt werden. Zusätzlich kann ein Abschnitt einer Seitenwand der Ladungsspeicherstruktur 190 durch die erste Lücke 270 freigelegt werden und der freigelegte Abschnitt der Seitenwand der Ladungsspeicherstruktur 190 kann während des Nassätzprozesses ebenfalls entfernt werden, um eine äußere Seitenwand des Kanals 200 freizulegen. Dementsprechend kann die Ladungsspeicherstruktur 190 in einen oberen Abschnitt, der sich durch das Mold erstreck und einen Großteil der äußeren Seitenwand des Kanals 200 bedeckt, und einen unteren Abschnitt, der eine Bodenoberfläche des Kanals 200 auf der CSP 100 bedeckt, unterteilt werden.
  • Wenn die erste Lücke 270 gebildet wird, kann ein Abschnitt des zweiten Unterteilungsmusters 235 auf im Wesentlichen derselben Höhe wie die Opferschichtstruktur 190 ebenfalls entfernt werden, um eine zweite Lücke 275 auszubilden.
  • Bezugnehmend auf 14 und 15 kann das erste Abstandsstück 250 entfernt werden, eine Kanalverbindungsschicht kann auf den Seitenwänden der dritten und vierten Öffnungen 260 und 265 und in der ersten und zweiten Lücke 270 und 275 ausgebildet sein, und ein Rückätzprozess oder ein Nassätzprozesse können zum Beispiel durchgeführt werden, um Abschnitte der Kanalverbindungsschicht in den dritten und vierten Öffnungen 260 und 265 zu entfernen, sodass das Kanalverbindungsmuster 280 in der ersten Lücke 270 ausgebildet wird.
  • Während des Rückätzprozesses oder des Nassätzprozesses kann ein Abschnitt der Kanalverbindungsschicht in der zweiten Lücke 275 ebenfalls entfernt werden; allerdings ist das erfinderische Konzept womöglich nicht darauf beschränkt. Somit kann der Abschnitt der Kanalverbindungsschicht in der zweiten Lücke 275 in manchen Fällen als das Kanalverbindungsmuster 280 darin verbleiben.
  • Während das Kanalverbindungsmuster 280 ausgebildet wird, können die Kanäle 200 in jeder Kanalgruppe miteinander verbunden sein, und wenn das Kanalverbindungsmuster 280 in der zweiten Lücke 275 verbleibt, können die Kanäle 200 in jedem Kanalblock über das Kanalverbindungsmuster 280 miteinander verbunden sein.
  • Das Kanalverbindungsmuster 280 kann z.B. mit n-Typ-Verunreinigungen dotiertes amorphes Silizium enthalten und kann durch während Abscheidungsprozessen für andere Schichten erzeugte Wärme kristallisiert werden, um mit n-Typ-Verunreinigungen dotiertes Polysilizium zu enthalten.
  • Der Luftspalt 285 kann im Kanalverbindungsmuster 280 ausgebildet sein.
  • Bezugnehmend auf 16 und 17 kann ein zweites Abstandsstück 290 auf den Seitenwänden der dritten und vierten Öffnungen 260 und 265 und der freigelegten oberen Oberfläche der CSP 100 ausgebildet sein und eine fünfte Opferschicht 295 kann auf dem zweiten Abstandsstück 290 ausgebildet sein, um die dritten und vierten Öffnungen 260 und 265 zu füllen.
  • Wenn das Kanalverbindungsmuster 280 nicht in der zweiten Lücke 275 verbleibt, kann das zweite Abstandsstück 290 ebenfalls auf unteren und oberen Oberflächen und Seitenwänden der zweiten Lücke 275 ausgebildet sein, und ein verbleibender Abschnitt der zweiten Lücke 275 kann mit der fünften Opferschicht 295 gefüllt sein.
  • Das zweite Abstandsstück 290 kann ein Nitrid, z.B. Siliziumnitrid, enthalten und die fünfte Opferschicht 295 kann z.B. Polysilizium enthalten.
  • Bezugnehmend auf 18 und 19 kann die zweite Trägerschicht 300 auf der dritten Isolierzwischenschicht 240, dem zweiten Abstandsstück 290 und der fünften Opferschicht 295 ausgebildet sein und kann teilweise geätzt werden, um die fünften und sechsten Öffnungen 310 und 315 auszubilden.
  • In Ausführungsbeispielen des erfinderischen Konzepts kann die fünfte Öffnung 310 die dritte Öffnung 260, in der das zweite Abstandsstück 290 und die fünfte Opferschicht 295 ausgebildet sind, in der ersten Richtung überlappen und eine Mehrzahl an fünften Öffnungen 310 kann auf jeder der dritten Öffnungen 260 in der zweiten Richtung voneinander beabstandet sein. In einem Ausführungsbeispiel des erfinderischen Konzepts kann die fünfte Öffnung 310 eine Breite in der dritten Richtung aufweisen, die größer ist als jene der dritten Öffnung 260; allerdings ist das erfinderische Konzept womöglich nicht darauf beschränkt.
  • In Ausführungsbeispielen des erfinderischen Konzepts kann die sechste Öffnung 315 das zweite Unterteilungsmuster 235 und die vierte Öffnung 265, in der das zweite Abstandsstück 290 und die fünfte Opferschicht 295 ausgebildet sind, in der ersten Richtung überlappen und eine Mehrzahl an sechsten Öffnungen 315 kann auf dem zweiten Unterteilungsmuster 235 und der vierten Öffnung 265 in der zweiten Richtung voneinander beabstandet sein. In einem Ausführungsbeispiel des erfinderischen Konzepts kann die sechste Öffnung 315 eine Breite in der dritten Richtung aufweisen, die größer ist als jene der vierten Öffnung 265 und des zweiten Unterteilungsmusters 235; allerdings ist das erfinderische Konzept womöglich nicht darauf beschränkt.
  • In einem Ausführungsbeispiel des erfinderischen Konzepts kann die sechste Öffnung 315 gegenüberliegende Abschnitte der in der zweiten Richtung benachbarten vierten Öffnungen 265 und des dazwischen angeordneten zweiten Unterteilungsmusters 235 in der ersten Richtung überlappen.
  • In Ausführungsbeispielen des erfinderischen Konzepts können die fünften und sechsten Öffnungen 310 und 315 in der zweiten Richtung in einem Zickzackmuster angeordnet sein. Die fünften und sechsten Öffnungen 310 und 315 können einander in der dritten Richtung teilweise überlappen.
  • Bezugnehmend auf 20 und 21 können das zweite Abstandsstück 290 und die fünfte Opferschicht 295 in den dritten und vierten Öffnungen 260 und 265 durch die fünften und sechsten Öffnungen 310 und 315 entfernt werden und somit können die dritten und vierten Öffnungen 260 und 265 erneut ausgebildet werden.
  • Obwohl die dritten und vierten Öffnungen 260 und 265 erneut ausgebildet werden, können obere Enden der dritten und vierten Öffnungen 260 und 265 zumindest teilweise durch die zweite Trägerschicht 300 bedeckt sein. Somit, obwohl das Mold eine hohe obere Oberfläche und eine lange Erweiterungslänge in der zweiten Richtung aufweist, ist das Mold aufgrund dessen, dass die zweite Trägerschicht 300 einen Bereich der dritten und vierten Öffnungen 260 und 265 zumindest teilweise bedeckt, in der dritten Richtung womöglich nicht gebogen oder fällt nicht herunter.
  • In Ausführungsbeispielen des erfinderischen Konzepts können das zweite Abstandsstück 290 und die fünfte Opferschicht 295 durch einen Nassätzprozess entfernt werden und wenn das zweite Abstandsstück 290 und die fünfte Opferschicht 295 in der zweiten Lücke 275 ausgebildet sind, können sie außerdem entfernt werden, um die zweite Lücke 275 erneut auszubilden.
  • Die durch die dritten und vierten Öffnungen 260 und 265 freigelegten vierten Opferschichten 175 können entfernt werden, um eine dritte Lücke 320 zwischen den Isoliermustern 165 auf jeweiligen Ebenen auszubilden, und ein Abschnitt einer äußeren Seitenwand der Ladungsspeicherstruktur 190 kann durch die dritten Lücken 320 freigelegt sein.
  • In Ausführungsbeispielen des erfinderischen Konzepts können die vierten Opferschichten 175 durch einen Nassätzprozess unter Verwendung von Phosphorsäure oder Schwefelsäure entfernt werden.
  • Bezugnehmend auf 22 und 23 kann eine zweite Sperrschicht 330 auf dem freigelegten Abschnitt der äußeren Seitenwand der Ladungsspeicherstruktur 190, einer inneren Wand der dritten Lücken 320, Oberflächen der Isoliermuster 165, einer Seitenwand der ersten Trägerschicht 150, einer Seitenwand des Kanalverbindungsmusters 280, einer oberen Oberfläche der CSP 100, einer Seitenwand und einem Abschnitt einer oberen Oberfläche der dritten Isolierzwischenschicht 240 und einer Seitenwand und einer oberen Oberfläche der zweiten Trägerschicht 300 ausgebildet sein. Eine Gate-Elektroden-Schicht kann auf der zweiten Sperrschicht 330 ausgebildet sein.
  • Wenn die zweite Lücke 275 erneut ausgebildet wird, können die zweite Sperrschicht 330 und die Gate-Elektroden-Schicht in der zweiten Lücke 275 ausgebildet sein.
  • Die Gate-Elektroden-Schicht kann eine Gate-Barriereschicht und eine leitfähige Gate-Schicht, die sequenziell gestapelt sind, enthalten. Die Gate-Barriereschicht kann ein Metallnitrid enthalten und die leitfähige Gate-Schicht kann ein Metall enthalten.
  • Die Gate-Elektroden-Schicht kann teilweise entfernt werden, um eine Gate-Elektrode in jeder der dritten Lücken 320 auszubilden. In Ausführungsbeispielen des erfinderischen Konzepts kann die Gate-Elektroden-Schicht durch einen Nassätzprozess teilweise entfernt werden. Wenn die zweite Sperrschicht 330 und die Gate-Elektroden-Schicht in der zweiten Lücke 275 ausgebildet sind, kann die Gate-Elektroden-Schicht entfernt werden.
  • In Ausführungsbeispielen des erfinderischen Konzepts kann sich die Gate-Elektrode in die zweite Richtung erstrecken und eine Mehrzahl an Gate-Elektroden kann in der ersten Richtung ausgebildet sein, um eine Gate-Elektroden-Struktur auszubilden. Die Gate-Elektroden-Struktur kann eine Treppenform aufweisen, die Stufenschichten der Gate-Elektroden enthält.
  • Zusätzlich kann eine Mehrzahl an Gate-Elektroden-Strukturen in der dritten Richtung ausgebildet sein und kann durch die dritten und vierten Öffnungen 260 und 265 und das zweite Unterteilungsmuster 235 voneinander beabstandet sein. Die Gate-Elektroden-Struktur kann die ersten, zweiten und dritten Gate-Elektroden 342, 344 und 346, die sequenziell in die erste Richtung gestapelt sind, enthalten. In Ausführungsbeispielen des erfinderischen Konzepts kann die erste Gate-Elektrode 342 auf einer untersten Ebene ausgebildet sein und kann als eine Masse-Auswahlleitung (GSL) dienen. Die dritte Gate-Elektrode 346 kann auf einer obersten Ebene und einer zweitobersten Ebene (z.B. unter der obersten Ebene) ausgebildet sein und kann als eine String-Auswahlleitung (SSL) dienen. Die zweite Gate-Elektrode 344 kann auf einer Mehrzahl an Ebenen zwischen der ersten und dritten Gate-Elektrode 342 und 346 ausgebildet sein und kann als eine Wortleitung dienen.
  • Bezugnehmend auf 1, 24 und 25 kann eine dritte Unterteilungsschicht auf der zweiten Sperrschicht 330 ausgebildet sein, um die dritten bis sechsten Öffnungen 260, 265, 310 und 315 zu füllen, und die dritte Unterteilungsschicht und die zweite Sperrschicht 330 können planarisiert werden, bis eine obere Oberfläche der zweiten Trägerschicht 300 freigelegt werden kann, um die dritten und vierten Unterteilungsmuster 350 und 355 und das zweite Sperrmuster 335 auszubilden.
  • Das dritte Unterteilungsmuster 350 kann die dritten und fünften Öffnungen 260 und 310 füllen und kann sich in die zweite Richtung erstrecken. Der erste obere Abschnitt 350b, der die fünfte Öffnung 310 füllt, kann eine Breite in der dritten Richtung aufweisen, die größer ist als jene des ersten unteren Abschnitts 350a, der die dritte Öffnung 260 füllt, und eine Mehrzahl an ersten oberen Abschnitten 350b kann auf dem ersten unteren Abschnitt 350a, der sich in die zweite Richtung erstreckt, in der zweiten Richtung voneinander beabstandet sein.
  • Das vierte Unterteilungsmuster 355 kann die vierten und sechsen Öffnungen 265 und 315 füllen. Der zweite obere Abschnitt 355b, der die sechste Öffnung 315 füllt, kann eine Breite in der dritten Richtung aufweisen, die größer ist als jene des zweiten unteren Abschnitts 355a, der die vierte Öffnung 265 füllt. Der zweite untere Abschnitt 255a kann sich in die zweite Richtung erstrecken, kann allerdings durch die zweiten Unterteilungsmuster 235 teilweise geschnitten sein. Die zweiten oberen Abschnitte 355b können auf den zweiten unteren Abschnitten 355a und den zweiten Unterteilungsmustern 235 in der zweiten Richtung voneinander beabstandet sein.
  • Wenn die zweite Sperrschicht 330 in der zweiten Lücke 275 ausgebildet ist und die Gate-Elektroden-Schicht aus der zweiten Lücke 275 entfernt wird, kann der hervorstehende Abschnitt 355c des vierten Unterteilungsmusters 355 in einem verbleibenden Abschnitt der zweiten Lücke 275 ausgebildet sein.
  • Erneut bezugnehmend auf 2A, 2B und 3 kann die vierte Isolierzwischenschicht 360 auf der zweiten Trägerschicht 300, den dritten und vierten Unterteilungsmustern 350 und 355 und dem zweiten Sperrmuster 335 ausgebildet sein und der Kontaktstopfen 370 kann durch die dritte und vierte Isolierzwischenschicht 240 und 360 und die zweite Trägerschicht 300 ausgebildet sein, um eine obere Oberfläche des Verschlussmusters 220 zu berühren.
  • Eine fünfte Isolierzwischenschicht kann auf der vierten Isolierzwischenschicht 360 und dem Kontaktstopfen 370 angeordnet sein und die obere Verdrahtung 380 kann durch die fünfte Isolierzwischenschicht ausgebildet sein, um eine obere Oberfläche des Kontaktstopfens 370 zu berühren. Die obere Verdrahtung 380 kann als eine Bitleitung der vertikalen Speichervorrichtung dienen. In Ausführungsbeispielen des erfinderischen Konzepts kann sich die obere Verdrahtung 380 in die dritte Richtung erstrecken und eine Mehrzahl an oberen Verdrahtungen 380 kann in der zweiten Richtung voneinander beabstandet sein.
  • Die vertikale Speichervorrichtung kann durch die oben beschriebenen Prozesse hergestellt werden.
  • Wie oben dargestellt, obwohl das Mold eine hohe obere Oberfläche und eine lange Erweiterungslänge in der zweiten Richtung aufweist, aufgrund dessen, dass die zweite Trägerschicht 300 ein oberes Ende der dritten Öffnung 260, die sich durch das Mold erstreckt, zumindest teilweise bedeckt und sich in die zweite Richtung erstreckt, und dass das zweite Unterteilungsmuster 235 zwischen den vierten Öffnungen 265 ist, die sich jeweils durch das Mold erstrecken und in der zweiten Richtung voneinander beabstandet sind, ist das Mold in der dritten Richtung womöglich nicht gebogen oder fällt nicht herunter.
  • 26 und 27 sind Draufsichten, die vertikale Speichervorrichtungen in Übereinstimmung mit Ausführungsbeispielen des erfinderischen Konzepts darstellen. Die vertikalen Speichervorrichtungen können jenen aus 1 bis 3 im Wesentlichen gleich sein, mit Ausnahme mancher Elemente. Somit beziehen sich gleiche Bezugszeichen auf gleiche Elemente und detaillierte Beschreibungen davon sind hierin weggelassen.
  • Bezugnehmend auf 26 kann das vierte Unterteilungsmuster 355 die zweiten unteren Abschnitte 355a, die in der zweiten Richtung voneinander beabstandet sind und mit den zweiten Unterteilungsmustern 235 verbunden sind, und die zweiten oberen Abschnitte 355b, die jeweils obere Oberflächen der zweiten unteren Abschnitte 355a berühren, enthalten.
  • In diesem Fall können die ersten und zweiten oberen Abschnitte 350b und 355b der dritten und vierten Unterteilungsmuster 350 und 355 jeweils in der zweiten Richtung oder in der dritten Richtung in einem Zickzackmuster angeordnet sein und die ersten oberen Abschnitte 350b von jedem der dritten Unterteilungsmuster 350 können die zweiten oberen Abschnitte 355b der vierten Unterteilungsmuster 355 in der dritten Richtung überlappen.
  • Bezugnehmend auf 27 kann das vierte Unterteilungsmuster 355 die zweiten unteren Abschnitte 355a, die in der zweiten Richtung voneinander beabstandet sind und mit den zweiten Unterteilungsmustern 235 verbunden sind, und die zweiten oberen Abschnitte 355b, die in der zweiten Richtung voneinander beabstandet sind und jeweils mit oberen Oberflächen der zweiten unteren Abschnitte 355a verbunden sind, enthalten.
  • In diesem Fall können die ersten und zweiten oberen Abschnitte 350b und 355b der dritten und vierten Unterteilungsmuster 350 und 355 jeweils in der zweiten Richtung oder in der dritten Richtung in einem Zickzackmuster angeordnet sein und die ersten oberen Abschnitte 350b von jedem der dritten Unterteilungsmuster 350 können die zweiten oberen Abschnitte 355b der vierten Unterteilungsmuster 355 in der dritten Richtung überlappen.
  • 28 bis 30 sind Draufsichten, die vertikale Speichervorrichtungen in Übereinstimmung mit Ausführungsbeispielen des erfinderischen Konzepts darstellen. Die vertikalen Speichervorrichtungen können jenen aus 1, 26 und 27 im Wesentlichen gleich sein, mit Ausnahme mancher Elemente. Somit beziehen sich gleiche Bezugszeichen auf gleiche Elemente und detaillierte Beschreibungen davon sind hierin weggelassen.
  • Bezugnehmend auf 28 bis 30 kann eine Mehrzahl an vierten Unterteilungsmustern 355 in der dritten Richtung zwischen den in der dritten Richtung benachbarten dritten Unterteilungsmustern 350 voneinander beabstandet sein.
  • Mit anderen Worten können die in der zweiten Richtung voneinander beabstandeten vierten Unterteilungsmuster 355 eine vierte Unterteilungsmusterspalte ausbilden und eine Mehrzahl an vierten Unterteilungsmusterspalten kann in der dritten Richtung zwischen in der dritten Richtung benachbarten dritten Unterteilungsmustern 350 voneinander beabstandet sein.
  • Wie oben beschrieben, kann die vertikale Speichervorrichtung in Übereinstimmung mit Ausführungsbeispielen des erfinderischen Konzepts zweite bis vierte Unterteilungsmuster zwischen Gate-Elektroden-Strukturen und eine zweite Trägerschicht auf den Gate-Elektroden-Strukturen enthalten. Somit sind die Gate-Elektroden-Strukturen womöglich nicht gebogen oder fallen nicht herunter.
  • Obwohl das erfinderische Konzept mit Bezug auf Ausführungsspiele davon besonders gezeigt und beschrieben worden ist, versteht es sich für einen Fachmann, dass Variationen in Form und Detail darin vorgenommen werden können, ohne dabei vom Geist und Umfang des erfinderischen Konzepts, wie es in den nachfolgenden Ansprüchen dargelegt ist, abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020190136325 [0001]

Claims (20)

  1. Vertikale Speichervorrichtung, aufweisend: Gate-Elektroden-Strukturen, die jeweils Gate-Elektroden enthalten, die auf einem Substrat in einer ersten Richtung, die im Wesentlichen senkrecht zu einer oberen Oberfläche des Substrats ist, voneinander beabstandet sind, wobei sich jede der Gate-Elektroden in eine zweite Richtung erstreckt, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats ist, und wobei die Gate-Elektroden-Strukturen in einer dritten Richtung, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats ist und die zweite Richtung schneidet, voneinander beabstandet sind; Kanäle, die sich jeweils durch eine der Gate-Elektroden-Strukturen in die erste Richtung erstrecken, ein erstes Unterteilungsmuster, das sich in die zweite Richtung zwischen ersten der in der dritten Richtung benachbarten Gate-Elektroden-Strukturen erstreckt; zweite und dritte Unterteilungsmuster, die wechselweise in der zweiten Richtung zwischen zweiten der in der dritten Richtung benachbarten Gate-Elektroden-Strukturen angeordnet sind; und eine erste Trägerschicht auf den Gate-Elektroden-Strukturen, wobei die erste Trägerschicht auf im Wesentlichen derselben Höhe ist wie obere Abschnitte der ersten und zweiten Unterteilungsmuster und die oberen Abschnitte der ersten und zweiten Unterteilungsmuster berührt, wobei die oberen Abschnitte der ersten Unterteilungsmuster und die oberen Abschnitte der zweiten Unterteilungsmuster in einer Draufsicht in einem Zickzackmuster in die zweite Richtung angeordnet sind.
  2. Vertikale Speichervorrichtung nach Anspruch 1, wobei jeder der oberen Abschnitte der ersten Unterteilungsmuster die oberen Abschnitte der zweiten Unterteilungsmuster in der dritten Richtung teilweise überlappt.
  3. Vertikale Speichervorrichtung nach Anspruch 1, wobei das erste Unterteilungsmuster eines von einer Mehrzahl an ersten Unterteilungsmustern ist, die in der dritten Richtung voneinander beabstandet sind, und wobei das zweite Unterteilungsmuster zwischen benachbarten ersten Unterteilungsmustern von der Mehrzahl an in der dritten Richtung benachbarten ersten Unterteilungsmustern angeordnet ist.
  4. Vertikale Speichervorrichtung nach Anspruch 3, wobei das zweite Unterteilungsmuster eines von einer Mehrzahl an zweiten Unterteilungsmustern ist, die in der dritten Richtung zwischen den benachbarten ersten Unterteilungsmustern voneinander beabstandet sind.
  5. Vertikale Speichervorrichtung nach Anspruch 1, wobei das erste Unterteilungsmuster einen unteren Abschnitt enthält, der sich in die zweite Richtung erstreckt, und wobei die oberen Abschnitte des ersten Unterteilungsmusters in der zweiten Richtung voneinander beabstandet sind, und wobei jeder der oberen Abschnitte des ersten Unterteilungsmusters eine obere Oberfläche des unteren Abschnitts des ersten Unterteilungsmusters berührt.
  6. Vertikale Speichervorrichtung nach Anspruch 5, wobei eine Breite in der dritten Richtung von jedem der oberen Abschnitte des ersten Unterteilungsmusters größer ist als jene des unteren Abschnitts davon.
  7. Vertikale Speichervorrichtung nach Anspruch 5, wobei ein Abstand der oberen Oberfläche des unteren Abschnitts des ersten Unterteilungsmusters zum Substrat größer ist als ein Abstand einer oberen Oberfläche des dritten Unterteilungsmusters zum Substrat.
  8. Vertikale Speichervorrichtung nach Anspruch 5, ferner aufweisend ein Metalloxidmuster, das eine Seitenwand von jedem der oberen Abschnitte des ersten Unterteilungsmusters bedeckt.
  9. Vertikale Speichervorrichtung nach Anspruch 8, ferner aufweisend ein Sperrmuster, das untere und obere Oberflächen und eine Seitenwand von jeder der Gate-Elektroden bedeckt, wobei das Sperrmuster ein Material enthält, das im Wesentlichen dasselbe ist wie jenes des Metalloxidmusters.
  10. Vertikale Speichervorrichtung nach Anspruch 1, wobei das zweite Unterteilungsmuster untere Abschnitte enthält, die in der zweiten Richtung voneinander beabstandet sind und mit den dritten Unterteilungsmustern verbunden sind, und wobei der obere Abschnitt des zweiten Unterteilungsmusters obere Oberflächen von benachbarten unteren Abschnitten der in der zweiten Richtung benachbarten unteren Abschnitte gemeinsam berührt.
  11. Vertikale Speichervorrichtung nach Anspruch 10, wobei das dritte Unterteilungsmuster den oberen Abschnitt des zweiten Unterteilungsmusters in der ersten Richtung überlappt.
  12. Vertikale Speichervorrichtung nach Anspruch 10, wobei eine Breite in die dritte Richtung des oberen Abschnitts des zweiten Unterteilungsmusters größer ist als jene der unteren Abschnitte davon.
  13. Vertikale Speichervorrichtung nach Anspruch 10, wobei ein Abstand von oberen Oberflächen der unteren Abschnitte des zweiten Unterteilungsmusters zum Substrat größer ist als ein Abstand einer oberen Oberfläche des dritten Unterteilungsmusters zum Substrat.
  14. Vertikale Speichervorrichtung nach Anspruch 1, wobei das zweite Unterteilungsmuster untere Abschnitte enthält, die in der zweiten Richtung voneinander beabstandet sind und mit den dritten Unterteilungsmustern verbunden sind, und wobei die oberen Abschnitte des zweiten Unterteilungsmusters jeweils obere Oberflächen der unteren Abschnitte berühren.
  15. Vertikale Speichervorrichtung nach Anspruch 1, wobei das zweite Unterteilungsmuster untere Abschnitte enthält, die in der zweiten Richtung voneinander beabstandet sind und mit den dritten Unterteilungsmustern verbunden sind, und wobei die oberen Oberflächen des zweiten Unterteilungsmusters auf jedem der unteren Abschnitte voneinander beabstandet sind und jeweils eine obere Oberfläche eines entsprechenden der unteren Abschnitte berühren.
  16. Vertikale Speichervorrichtung, aufweisend: Gate-Elektroden-Strukturen, die jeweils Gate-Elektroden enthalten, die auf einem Substrat in einer ersten Richtung, die im Wesentlichen senkrecht zu einer oberen Oberfläche des Substrats ist, voneinander beabstandet sind, wobei sich jede der Gate-Elektroden in eine zweite Richtung erstreckt, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats ist, und wobei die Gate-Elektroden-Strukturen in einer dritten Richtung, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats ist und die zweite Richtung schneidet, voneinander beabstandet sind; Kanäle, die sich jeweils durch eine der Gate-Elektroden-Strukturen in die erste Richtung erstrecken, ein erstes Unterteilungsmuster, enthaltend: einen ersten unteren Abschnitt, der sich in der zweiten Richtung zwischen ersten der in der dritten Richtung benachbarten Gate-Elektroden-Strukturen erstreckt, um die ersten der Gate-Elektroden-Strukturen voneinander zu trennen; und erste obere Abschnitte, die in der zweiten Richtung voneinander beabstandet sind und eine obere Oberfläche des ersten unteren Abschnitts berühren, ein zweites Unterteilungsmuster, enthaltend: zweite untere Abschnitte, die in der zweiten Richtung voneinander beabstandet sind und zwischen zweiten der Gate-Elektroden-Strukturen angeordnet sind; und zweite obere Abschnitte, die obere Oberflächen der zweiten unteren Abschnitte berühren; dritte Unterteilungsmuster, die zwischen den zweiten unteren Abschnitten des zweiten Unterteilungsmusters angeordnet sind; und eine Trägerschicht auf den Gate-Elektroden-Strukturen, die jeweils Seitenwänden der ersten und zweiten oberen Abschnitte der ersten und zweiten Unterteilungsmuster zugewandt sind.
  17. Vertikale Speichervorrichtung nach Anspruch 16, wobei die ersten und zweiten oberen Abschnitte der ersten und zweiten Unterteilungsmuster jeweils auf im Wesentlichen derselben Höhe sind.
  18. Vertikale Speichervorrichtung nach Anspruch 16, wobei Breiten in der dritten Richtung der ersten und zweiten oberen Abschnitte der jeweils ersten und zweiten Unterteilungsmuster größer sind als Breiten in der dritten Richtung der ersten und zweiten unteren Abschnitte der jeweils ersten und zweiten Unterteilungsmuster.
  19. Vertikale Speichervorrichtung, aufweisend: eine gemeinsame Source-Platte (CSP) auf einem Substrat; ein Kanalverbindungsmuster und eine erste Trägerschicht, die auf der CSP sequenziell in einer ersten Richtung, die im Wesentlichen senkrecht zu einer oberen Oberfläche des Substrats ist, gestapelt sind; Gate-Elektroden-Strukturen, die jeweils Gate-Elektroden enthalten, die in der ersten Richtung voneinander beabstandet auf der ersten Trägerschicht sind, wobei sich jede der Gate-Elektroden in eine zweite Richtung erstreckt, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats ist, und wobei die Gate-Elektroden-Strukturen in einer dritten Richtung, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats ist und die zweite Richtung schneidet, voneinander beabstandet sind; Kanäle, die sich in die erste Richtung durch eines von den Gate-Elektroden-Strukturen, der ersten Trägerschicht und dem Kanalverbindungsmuster auf der CSP erstrecken, wobei die Kanäle elektrisch miteinander verbunden sind; ein erstes Unterteilungsmuster, das sich in die zweite Richtung zwischen ersten der in der dritten Richtung benachbarten Gate-Elektroden-Strukturen erstreckt, um die ersten der Gate-Elektroden-Strukturen voneinander zu trennen; zweite und dritte Unterteilungsmuster, die wechselweise in der zweiten Richtung zwischen zweiten der in der dritten Richtung benachbarten Gate-Elektroden-Strukturen angeordnet sind, um die zweiten der Gate-Elektroden-Strukturen voneinander zu trennen; und eine zweite Trägerschicht auf den Gate-Elektroden-Strukturen, wobei die zweite Trägerschicht auf im Wesentlichen derselben Höhe wie obere Abschnitte der ersten und zweiten Unterteilungsmuster ist, wobei die oberen Abschnitte des ersten Unterteilungsmusters und die oberen Abschnitte der zweiten Unterteilungsmuster in der zweiten Richtung in einem Zickzackmuster angeordnet sind.
  20. Vertikale Speichervorrichtung nach Anspruch 19, ferner aufweisend eine Ladungsspeicherstruktur, die eine Außenseitenwand von jedem der Kanäle bedeckt.
DE102020115239.6A 2019-10-30 2020-06-09 Vertikale Speichervorrichtung Pending DE102020115239A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0136325 2019-10-30
KR1020190136325A KR20210051275A (ko) 2019-10-30 2019-10-30 수직형 메모리 장치

Publications (1)

Publication Number Publication Date
DE102020115239A1 true DE102020115239A1 (de) 2021-05-06

Family

ID=75485457

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020115239.6A Pending DE102020115239A1 (de) 2019-10-30 2020-06-09 Vertikale Speichervorrichtung

Country Status (6)

Country Link
US (2) US11362105B2 (de)
JP (1) JP2021072442A (de)
KR (1) KR20210051275A (de)
CN (1) CN112750841A (de)
DE (1) DE102020115239A1 (de)
SG (1) SG10202006115RA (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220059600A (ko) * 2020-11-03 2022-05-10 삼성전자주식회사 반도체 장치, 그 제조 방법, 및 이를 포함하는 대용량 데이터 저장 시스템
US11974429B2 (en) * 2020-11-06 2024-04-30 Micron Technology, Inc. Method used in forming a memory array comprising strings of memory cells and using bridges in sacrificial material in a tier
TWI775534B (zh) * 2021-07-16 2022-08-21 旺宏電子股份有限公司 三維及式快閃記憶體及其形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929642B1 (ko) 2008-02-20 2009-12-03 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
US8847302B2 (en) 2012-04-10 2014-09-30 Sandisk Technologies Inc. Vertical NAND device with low capacitance and silicided word lines
KR102045288B1 (ko) 2013-01-17 2019-11-15 삼성전자주식회사 수직형 반도체 소자
KR102044823B1 (ko) 2013-02-25 2019-11-15 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102108879B1 (ko) 2013-03-14 2020-05-11 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR20150029403A (ko) 2013-09-10 2015-03-18 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102150253B1 (ko) * 2014-06-24 2020-09-02 삼성전자주식회사 반도체 장치
KR102188501B1 (ko) * 2014-09-02 2020-12-09 삼성전자주식회사 반도체 장치
CN106876397B (zh) * 2017-03-07 2020-05-26 长江存储科技有限责任公司 三维存储器及其形成方法
KR102369654B1 (ko) * 2017-06-21 2022-03-03 삼성전자주식회사 반도체 장치
KR102533146B1 (ko) * 2017-12-08 2023-05-18 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR102518371B1 (ko) * 2018-02-02 2023-04-05 삼성전자주식회사 수직형 메모리 장치
KR102589663B1 (ko) * 2018-08-22 2023-10-17 삼성전자주식회사 3차원 반도체 메모리 소자
JP2020115511A (ja) * 2019-01-17 2020-07-30 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
KR20210125268A (ko) * 2020-04-08 2021-10-18 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20220310651A1 (en) 2022-09-29
JP2021072442A (ja) 2021-05-06
US20210134831A1 (en) 2021-05-06
US11362105B2 (en) 2022-06-14
SG10202006115RA (en) 2021-05-28
CN112750841A (zh) 2021-05-04
KR20210051275A (ko) 2021-05-10

Similar Documents

Publication Publication Date Title
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE102019106763A1 (de) Vergrabene stromschiene und ausbildungsverfahren
DE102005055853B4 (de) Auswahltransistor-Feld, Halbleiterspeicherbauelement und Verfahren zum Herstellen eines Auswahltransistor-Feldes
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE102020111648B4 (de) Halbleiterspeichervorrichtungen
DE102020110366A1 (de) Vertikale Speichervorrichtungen
DE19750918B4 (de) Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren
DE102020115239A1 (de) Vertikale Speichervorrichtung
DE102020110525A1 (de) Vertikale Speichervorrichtungen
DE102018110326A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102016114573A1 (de) Dreidimensionale Halbleitervorrichtungen
DE102018122648A1 (de) Speichervorrichtungen und Verfahren zum Herstellen derselben
DE102020126242B4 (de) Halbleitervorrichtungen mit Ladungsspeicherschichten und Kanalschichten, die sich senkrecht zu einer oberen Oberfläche des Substrats erstrecken
DE102020109802A1 (de) Integrierte-schaltkreis-vorrichtung und verfahren zu ihrer herstellung
DE102020115241A1 (de) Vertikale halbleitervorrichtungen
DE102021100353A1 (de) Dreidimensionale speichervorrichtung und deren herstellungsverfahren
DE102020119491A1 (de) Halbleitervorrichtungen
DE102019203596A1 (de) Mehrfachstrukturierung mit Dornschnitten, die unter Verwendung einer Blockmaske gebildet werden
DE102020122922A1 (de) Halbleitervorrichtung mit Datenspeichermuster
DE102019203224A1 (de) Selbstausgerichtete Mehrfachstrukturierungsprozesse mit geschichteten Dornen
DE102021110431A1 (de) Dreidimensionale Halbleiterspeichervorrichtung und Verfahren zu deren Herstellung
DE102020116563A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE10046915A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102020118844A1 (de) Halbleitervorrichtungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115190

Ipc: H10B0041100000