KR100929642B1 - 반도체 소자 및 그의 제조방법 - Google Patents

반도체 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR100929642B1
KR100929642B1 KR1020080015520A KR20080015520A KR100929642B1 KR 100929642 B1 KR100929642 B1 KR 100929642B1 KR 1020080015520 A KR1020080015520 A KR 1020080015520A KR 20080015520 A KR20080015520 A KR 20080015520A KR 100929642 B1 KR100929642 B1 KR 100929642B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
manufacturing
forming
storage node
Prior art date
Application number
KR1020080015520A
Other languages
English (en)
Other versions
KR20090090202A (ko
Inventor
조호진
박철환
서재욱
김종국
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080015520A priority Critical patent/KR100929642B1/ko
Priority to US12/244,115 priority patent/US8476688B2/en
Publication of KR20090090202A publication Critical patent/KR20090090202A/ko
Application granted granted Critical
Publication of KR100929642B1 publication Critical patent/KR100929642B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 스토리지 노드의 리닝(Leaning) 현상을 개선할 수 있는 반도체 소자 및 그의 제조방법을 개시한다. 개시된 본 발명에 따른 반도체 소자는, 반도체 기판 상부에 형성된 다수의 실린더형 스토리지 노드 및 상기 스토리지 노드들을, 평면상에서 보았을 때, L 자 형상으로 고정하도록 형성된 지지 패턴을 포함한다.

Description

반도체 소자 및 그의 제조방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 소자 및 그의 제조방법에 관한 것으로, 보다 상세하게는, 스토리지 노드의 리닝(Leaning) 현상을 개선할 수 있는 반도체 소자 및 그의 제조방법에 관한 것이다.
반도체 메모리 소자의 수요가 급증함에 따라 고용량의 캐패시터를 얻기 위한 다양한 기술들이 제안되고 있다. 여기서, 캐패시터는 스토리지 노드(Storage Node)와 플레이트 노드(Plate Node) 사이에 유전막(Dielectric)이 개재된 구조로서, 그 용량은 전극의 표면적과 유전막의 유전율에 비례하며, 전극들 간의 간격, 즉, 유전막의 두께에 반비례한다.
따라서, 고용량의 캐패시터를 얻기 위해 유전율이 큰 유전막을 사용하거나, 전극의 표면적을 확대시키거나, 또는, 전극들 간의 거리를 줄이는 것이 요구된다. 그런데, 전극들 간의 거리, 즉, 유전막의 두께를 줄이는 것은 그 한계가 있는 바, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전막을 사용하거나, 또는, 캐패시터의 높이를 증가시켜 전극의 표면적을 넓히는 방식으로 진행되고 있다.
여기서, 상기 전극의 표면적을 증가시키기 위한 방법으로는 캐패시터의 형태를 오목(Concave) 또는 실린더(Cylinder) 형태의 3차원 구조로 형성하는 방법이 있는데, 이 중에서도 실린더 형태의 캐패시터는 스토리지 노드의 양면을 모두 활용할 수 있는 CIAIC(Cathode-Insulator-Anode-Insulator-Cathode) 구조를 갖기 때문에 오목 형태의 캐패시터에 비해 상대적으로 매우 넓은 전극 면적을 가지며, 고집적 소자에 적용하기에 유리하다.
이하에서는, 종래 기술에 따른 실린더형 캐패시터를 갖는 반도체 소자의 제조방법을 간략하게 설명하도록 한다.
반도체 기판 상부에 층간 절연막을 형성한 후, 상기 층간 절연막 내에 스토리지 노드 콘택 플러그를 형성한다. 상기 층간 절연막 상에 스토리지 노드의 형성틀로서 작용할 몰드 절연막을 형성한 다음, 상기 몰드 절연막을 식각하여 스토리지 노드 콘택 플러그를 노출시키는 홀을 형성한다.
그 다음, 상기 홀의 표면을 포함한 몰드 절연막 상에 스토리지 노드용 도전막을 형성한 후, 상기 몰드 절연막 상에 형성된 스토리지 노드용 도전막 부분을 제거하여 스토리지 노드를 형성한다. 상기 스토리지 노드의 형성틀로서 작용한 몰드 절연막을 제거하고, 상기 스토리지 노드 상에 유전막과 플레이트 노드를 차례로 형성하여 실린더형 캐패시터를 형성한다.
그러나, 전술한 종래 기술은 반도체 소자의 고집적화 추세에 부합하여 셀 사이즈가 감소함에 따라, 스토리지 노드의 종횡비가 증가하였을 뿐 아니라 스토리지 노드 사이의 공간이 협소하기 때문에, 스토리지 노드의 리닝 현상이 발생된다.
이에, 상기 스토리지 노드들을 평면상에서 보았을 때, 상기 스토리지 노드들을 사각형, 또는, 라인형으로 고정시키는 지지 패턴을 형성하는 방법이 제안된 바 있다.
하지만, 상기 스토리지 노드들을 사각형으로 고정시키는 경우에는, 상기 스토리지 노드의 리닝 현상에 취약할 뿐 아니라, 상기 지지 패턴이 스토리지 노드와 분리되어 후속 공정시 결함(Defect)으로 작용하는 한계가 있다. 또한, 상기 스토리지 노드들을 라인형으로 고정시키는 경우에는, 후속 유전막과 플레이트 노드용 도전막의 증착시 발생되는 스트레스에 의해 상기 지지 패턴과 스토리지 노드 사이에 크랙(Crack)이 발생되며, 이 때문에, 캐패시터의 방전 전압(Breakdown Voltage)이 저하되어 누설 캐패시턴스가 발생된다.
본 발명은 스토리지 노드의 리닝(Leaning) 현상을 개선할 수 있는 반도체 소자 및 그의 제조방법을 제공한다.
본 발명의 일 실시예에 따른 반도체 소자는, 반도체 기판 상부에 형성된 다수의 실린더형 스토리지 노드 및 상기 스토리지 노드들을, 평면상에서 보았을 때, L 자 형상으로 고정하도록 형성된 지지 패턴을 포함한다.
상기 지지 패턴은 질화막과 비도핑된 폴리실리콘막 중 어느 하나의 막으로 이루어진다.
상기 지지 패턴은 상기 스토리지 노드들을 8∼16개씩 고정하도록 형성된다.
본 발명의 일 실시예에 따른 반도체 소자의 제조방법은, 반도체 기판 상부에 지지막이 개재된 적층 구조의 절연막을 형성하는 단계와, 상기 절연막과 지지막을 식각하여 다수의 홀을 형성하는 단계와, 상기 각 홀 내에 실린더형 스토리지 노드를 형성하는 단계와, 상기 절연막과 지지막을 식각하여 상기 스토리지 노드들을, 평면상에서 보았을 때, L 자 형상으로 고정하는 지지 패턴을 형성하는 단계 및 상기 지지 패턴 형성 후 잔류하는 절연막을 제거하는 단계를 포함한다.
상기 지지막은 질화막, 또는, 비도핑된 폴리실리콘막 중 어느 하나의 막으로 형성한다.
상기 질화막은 퍼니스(Furnace) 방식, PE-CVD(Plasma Enhanced-Chemical Vapor Deposition) 방식 및 HDP(High Density Plasma) 방식 중 어느 하나의 방식으로 형성한다.
상기 스토리지 노드를 형성하는 단계 후, 그리고, 상기 지지 패턴을 형성하는 단계 전, 상기 스토리지 노드가 형성된 반도체 기판을 열처리하는 단계를 더 포함한다.
상기 열처리는 N2 분위기에서 수행한다.
상기 지지 패턴을 형성하는 단계는, 상기 스토리지 노드를 포함한 절연막 상에 캡핑막을 형성하는 단계와, 상기 캡핑막 상에 평면상에서 보았을 때, L 자 형상을 갖는 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 식각 마스크로 상기 캡핑막과 절연막 및 지지막을 식각하는 단계 및 상기 마스크 패턴과 캡핑막을 제거하는 단계를 포함한다.
상기 캡핑막은 산화막으로 형성한다.
상기 산화막은 PE-TEOS(Plasma Enhanced-Tetra Ethyl Ortho Silicate)막과 ALD(Atomic Layer Deposition)-SiO2막 중 어느 하나의 막으로 형성한다.
상기 지지 패턴은 상기 스토리지 노드들을 8∼16개씩 고정하도록 형성한다.
본 발명의 다른 실시예에 따른 반도체 소자는, 반도체 기판 상부에 형성된 다수의 실린더형 스토리지 노드 및 상기 스토리지 노드들을, 평면상에서 보았을 때, + 자 형상으로 고정하도록 형성된 지지 패턴을 포함한다.
상기 지지 패턴은 질화막과 비도핑된 폴리실리콘막 중 어느 하나의 막으로 이루어진다.
상기 지지 패턴은 상기 스토리지 노드들을 10∼18개씩 고정하도록 형성된다.
본 발명의 다른 실시예에 따른 반도체 소자의 제조방법은, 반도체 기판 상부에 지지막이 개재된 적층 구조의 절연막을 형성하는 단계와, 상기 절연막과 지지막을 식각하여 다수의 홀을 형성하는 단계와, 상기 각 홀 내에 실린더형 스토리지 노드를 형성하는 단계와, 상기 절연막과 지지막을 식각하여 상기 스토리지 노드들을, 평면상에서 보았을 때, + 자 형상으로 고정하는 지지 패턴을 형성하는 단계 및 상기 지지 패턴 형성 후 잔류하는 절연막을 제거하는 단계를 포함한다.
상기 지지막은 질화막과 비도핑된 폴리실리콘막 중 어느 하나의 막으로 형성 한다.
상기 질화막은 퍼니스 방식, PE-CVD 방식 및 HDP 방식 중 어느 하나의 방식으로 형성한다.
상기 스토리지 노드를 형성하는 단계 후, 그리고, 상기 지지 패턴을 형성하는 단계 전, 상기 스토리지 노드가 형성된 반도체 기판을 열처리하는 단계를 더 포함한다.
상기 열처리는 N2 분위기에서 수행한다.
상기 지지 패턴을 형성하는 단계는, 상기 스토리지 노드를 포함한 절연막 상에 캡핑막을 형성하는 단계와, 상기 캡핑막 상에 평면상에서 보았을 때, + 자 형상을 갖는 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 식각 마스크로 상기 캡핑막과 절연막 및 지지막을 식각하는 단계 및 상기 마스크 패턴과 캡핑막을 제거하는 단계를 포함한다.
상기 캡핑막은 산화막으로 형성한다.
상기 산화막은 PE-TEOS막과 ALD-SiO2막 중 어느 하나의 막으로 형성한다.
상기 지지 패턴은 상기 스토리지 노드들을 10∼18개씩 고정하도록 형성한다.
본 발명은 다수개의 스토리지 노드들을, 평면상에서 보았을 때, L 자, 또는, + 자 형상으로 고정하는 지지 패턴을 구비함으로써, 절연막을 제거하기 위한 습식 딥-아웃(Dip-Out) 공정시 발생되는 상기 스토리지 노드의 리닝(Leaning) 현상을 방 지할 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자를 설명하기 위한 평면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이, 반도체 기판(100) 상부에 층간 절연막(102)이 형성되어 있으며, 상기 층간절연막(102) 내에 스토리지 노드 콘택 플러그(도시안됨)가 형성되어 있다. 상기 스토리지 노드 콘택 플러그 상에 다수의 실린더형 스토리지 노드(SN)가 형성되어 있다. 그리고, 상기 스토리지 노드 콘택 플러그 및 스토리지 노드(SN)가 형성된 반도체 기판(100) 상에 상기 스토리지 노드(SN)들을 L 자 형상으로 고정하는 지지 패턴(108)이 형성되어 있다. 여기서, 상기 지지 패턴(108)은 질화막과 비도핑된 폴리실리콘막 중 어느 하나의 막으로 이루어지며, 상기 스토리지 노드(SN)들을 16개씩 고정하도록 형성되어 있다.
이와 같이, 본 발명의 일 실시예에 따른 반도체 소자는 상기 스토리지 노드(SN)를 L 자 형상으로 고정하는 지지 패턴(108)을 구비하며, 이를 통해, 본 발명은 상기 스토리지 노드(SN)가 기울어지는 리닝(Leaning) 현상을 방지할 수 있다.
한편, 본 발명의 다른 실시예로서, 상기 스토리지 노드들을 L 자 형상을 고정하는 지지 패턴이 상기 스토리지 노드들을 8개씩 고정하도록 형성되는 방법도 가능하다.
도 2는 본 발명의 다른 실시예에 따른 반도체 소자를 설명하기 위한 평면도로서, 도시된 바와 같이, 반도체 기판(100) 상에 스토리지 노드(SN)들을 8개씩 L 자 형상으로 고정하는 지지 패턴(108)이 형성되어 있다.
도 3a 내지 도 3h는 도 2의 A―A′선에 대응하는, 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 3a를 참조하면, 반도체 기판(100) 상부에 층간 절연막(102)을 형성한 후, 상기 층간절연막(102)을 식각하여 콘택홀(CH)을 형성한다. 상기 콘택홀(CH)을 매립하도록 상기 층간 절연막(102) 상에 도전막, 예컨대, 폴리실리콘막을 형성한다. 상기 폴리실리콘막은, 바람직하게, CVD(Chemical Vapor Deposition) 공정으로 형성한다. 그리고 나서, 상기 층간 절연막(102) 상에 형성된 폴리실리콘막을 에치백(Etch Back)하여 상기 콘택홀(CH) 내에 스토리지 노드 콘택 플러그(104)를 형성한다.
도 3b를 참조하면, 상기 스토리지 노드 콘택 플러그(104) 및 층간 절연막(102) 상에 제1절연막(106)과 지지막(108a) 및 제2절연막(110)을 형성한다. 상기 제1 및 제2절연막(106, 110)은 산화막, 예컨대, PSG(Phospho Silicate Glass)막, PE-TEOS(Plasma Enhanced-Tetra Ethyl Ortho Silicate)막 등의 단일막, 또는, 적층막 구조로 형성한다. 또한, 상기 제1절연막(106)을 형성하기 전에 질화막 재질의 식각 정지막(도시안됨)을 형성해도 무방하다.
여기서, 상기 지지막(108a)은 질화막, 또는, 비도핑된 폴리실리콘막 중 어느 하나의 막으로 형성한다. 상기 질화막은 퍼니스(Furnace) 방식, PE-CVD(Plasma Enhanced-Chemical Vapor Deposition) 방식 및 HDP(High Density Plasma) 방식 중 어느 하나의 방식으로 형성한다.
도 3c를 참조하면, 상기 제2절연막(110)과 지지막(108a) 및 제1절연막(106)을 식각하여 상기 스토리지 노드 콘택 플러그(104)를 노출시키는 다수의 스토리지 노드용 홀(H)을 형성한다.
도 3d를 참조하면, 상기 스토리지 노드용 홀(H)을 포함한 제2절연막(110) 상에 스토리지 노드용 도전막을 형성한다. 상기 스토리지 노드용 도전막은 TiN막과 Ti막의 적층 구조를 포함한다. 상기 TiN막은, 예컨대, CVD 방식으로 형성하며, 상기 Ti막은, 예컨대, PVD(Physical Vapor Deposition) 방식으로 형성한다. 상기 스토리지 노드용 도전막과 스토리지 노드 콘택 플러그(104) 간의 계면에 오믹(Ohmic) 콘택용 TiSi2막(도시안됨)이 형성되도록 급속 열처리를 수행함이 바람직하다.
상기 제2절연막(110) 상에 형성된 스토리지 노드용 도전막 부분을 제거하여 상기 스토리지 노드용 홀(H) 내에 실린더형 스토리지 노드(SN)를 형성한다. 상기 스토리지 노드용 도전막 부분의 제거는, 예컨대, CMP(Chemical Mechanical Polishing), 또는, 에치백 공정으로 수행하며, 상기 스토리지 노드(SN)는 상기 스토리지 노드용 홀(H)에 의해 한정된 제2절연막(110), 지지막(108a) 및 제1절연막(106)의 내측면과 상기 스토리지 노드 콘택 플러그(104) 상에 형성된다.
도 3e를 참조하면, 상기 스토리지 노드(SN)가 형성된 반도체 기판(100)을 열처리한다. 상기 열처리는 상기 스토리지 노드(SN) 내에 함유된 Cl 등의 불순물을 제거함과 아울러 상기 오믹 콘택용 TiSi2막을 형성하는 급속 열처리로 인해 발생된 스트레스를 감소시키기 위해 수행하는 것이며, 바람직하게, N2 분위기에서 수행한다.
도 3f를 참조하면, 상기 열처리가 수행된 반도체 기판(100)의 상기 스토리지 노드(SN)를 포함한 제2절연막(110) 상에 캡핑막(112)을 형성한다. 상기 캡핑막(112)은 상기 스토리지 노드(SN)의 산화를 방지할 수 있는 산화막, 예컨대, PE-TEOS막과 ALD(Atomic Layer Deposition)-SiO2막 중 어느 하나의 막으로 형성하며, 바람직하게, 저온 분위기에서 형성한다. 상기 캡핑막(112) 상에, 평면상에서 보았을 때, L 자 형상을 갖는 마스크 패턴(114)을 형성한다. (도 2의 도면부호 108번 형상 참조)
도 3g를 참조하면, 상기 마스크 패턴을 식각 마스크로 상기 캡핑막, 제2절연막(110), 지지막(108a) 및 제1절연막(106)을 식각하여 상기 스토리지 노드(SN)들을, 평면상에서 보았을 때, L 자 형상으로 고정하는 지지 패턴(108)을 형성한다.(108a→108) 그리고 나서, 상기 마스크 패턴과 캡핑막을 제거한다. 여기서, 상기 지지 패턴(108)은 서로 인접한 스토리지 노드(SN)들을 8∼16개씩 고정하도록 형성한다.
도 3h를 참조하면, 상기 지지 패턴(108) 형성 후 잔류하는 제2절연막과 제1절연막을 제거한다. 상기 제2절연막과 제1절연막의 제거는, 예컨대, 습식 딥-아웃(Dip-Out) 방식으로 수행한다.
이후, 도시하지는 않았으나, 상기 지지 패턴(108)을 포함한 스토리지 노 드(SN) 상에 유전막과 플레이트 노드를 형성한 후, 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 다른 실시예에 따른 반도체 소자의 제조를 완성한다.
이상에서와 같이, 본 발명의 일 실시예 및 다른 실시예는 스토리지 노드들을, 평면상에서 보았을 때, L 자 형상으로 고정하는 지지 패턴을 형성한다. 그러므로, 본 발명은 상기 스토리지 노드들이 기울어지는 리닝 현상을 방지할 수 있으며, 이를 통해, 본 발명은 캐패시터의 용량(Capacitance)을 효과적으로 확보하여 반도체 소자의 제조 수율을 향상시킬 수 있다.
또한, 본 발명은 상기 지지 패턴을 통해 스토리지 노드들을 L 자 형상으로 고정함으로써, 후속으로 진행되는 유전막과 플레이트 노드의 형성시 스토리지 노드에 인가되는 스트레스를 종래보다 1/4 이하로 감소시킬 수 있다. 자세하게, 상기 스토리지 노드들을 라인형으로 고정하는 지지 패턴을 형성하는 종래의 경우에는, 상기 스토리지 노드에 2.59GPa 정도의 스트레스가 인가되는 반면에, 상기 스토리지 노드들을 8개씩, 또는, 16개씩 L 자 형상으로 고정하는 지지 패턴을 형성하는 본 발명의 경우에는, 상기 스토리지 노드에 각각 0.607GPa, 또는, 0.619GPa 정도의 스트레스가 인가된다. 따라서, 본 발명은 상기 스트레스로 인한 크랙(Crack)을 방지하여 캐패시터의 누전(Leak)을 억제함과 아울러 방전 전압(Breakdown Voltage)을 개선하는 효과를 얻을 수 있다.
한편, 전술한 본 발명의 일 실시예 및 다른 실시예에서는 상기 스토리지 노드들을 L 자 형상으로 고정하는 지지 패턴을 형성함으로써 스토리지 노드의 리닝 현상을 방지하였으나, 본 발명의 또 다른 실시예로서, 상기 스토리지 노드들을 + 자 형상으로 고정하는 지지 패턴을 형성함으로써 상기 스토리지 노드의 리닝 현상을 방지할 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 반도체 소자를 설명하기 위한 평면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이, 반도체 기판(400) 상부에 층간 절연막(402)이 형성되어 있으며, 상기 층간 절연막(402) 내에 스토리지 노드 콘택 플러그(도시안됨)가 형성되어 있다. 상기 스토리지 노드 콘택 플러그 상에 다수의 실린더형 스토리지 노드(SN)가 형성되어 있다. 그리고, 상기 스토리지 노드 콘택 플러그 및 스토리지 노드(SN)가 형성된 반도체 기판(400) 상에 상기 스토리지 노드(SN)들을 + 자 형상으로 고정하는 지지 패턴(408)이 형성되어 있다. 여기서, 상기 지지 패턴(408)은 질화막과 비도핑된 폴리실리콘막 중 어느 하나의 막으로 이루어지며, 상기 스토리지 노드(SN)들을 10∼18개씩 고정하도록 형성되어 있다.
이와 같이, 본 발명의 또 다른 실시예에 따른 반도체 소자는 상기 스토리지 노드(SN)를 + 자 형상으로 고정하는 지지 패턴(408)을 구비하며, 이를 통해, 본 발명은 상기 스토리지 노드(SN)가 기울어지는 리닝 현상을 방지할 수 있다.
도 5a 내지 도 5h는 도 4의 B―B′선에 대응하는, 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 5a를 참조하면, 반도체 기판(400) 상부에 층간 절연막(402)을 형성한 후, 상기 층간 절연막(402)을 식각하여 콘택홀(CH)을 형성한다. 상기 콘택홀(CH)을 매립하도록 상기 층간 절연막(402) 상에 도전막, 예컨대, 폴리실리콘막을 형성한다. 상기 폴리실리콘막은, 바람직하게, CVD 공정으로 형성한다. 그리고 나서, 상기 층간 절연막(402) 상에 형성된 폴리실리콘막을 에치백하여 상기 콘택홀(CH) 내에 스토리지 노드 콘택 플러그(404)를 형성한다.
도 5b를 참조하면, 상기 스토리지 노드 콘택 플러그(404) 및 층간 절연막(402) 상에 제1절연막(406)과 지지막(408a) 및 제2절연막(410)을 형성한다. 상기 제1 및 제2절연막(406, 410)은 산화막, 예컨대, PSG막, PE-TEOS막 등의 단일막, 또는, 적층막 구조로 형성한다. 또한, 상기 제1절연막(406)을 형성하기 전에 질화막 재질의 식각 정지막(도시안됨)을 형성해도 무방하다.
여기서, 상기 지지막(408a)은 질화막, 또는, 비도핑된 폴리실리콘막 중 어느 하나의 막으로 형성한다. 상기 질화막은 퍼니스 방식, PE-CVD 방식 및 HDP 방식 중 어느 하나의 방식으로 형성한다.
도 5c를 참조하면, 상기 제2절연막(410)과 지지막(408a) 및 제1절연막(406)을 식각하여 상기 스토리지 노드 콘택 플러그(404)를 노출시키는 다수의 스토리지 노드용 홀(H)을 형성한다.
도 5d를 참조하면, 상기 스토리지 노드용 홀(H)을 포함한 제2절연막(410) 상에 스토리지 노드용 도전막을 형성한다. 상기 스토리지 노드용 도전막은 TiN막과 Ti막의 적층 구조를 포함한다. 상기 TiN막은, 예컨대, CVD 방식으로 형성하며, 상기 Ti막은, 예컨대, PVD 방식으로 형성한다. 상기 스토리지 노드용 도전막과 스토리지 노드 콘택 플러그(404) 간의 계면에 오믹 콘택용 TiSi2막(도시안됨)이 형성되 도록 급속 열처리를 수행함이 바람직하다.
상기 제2절연막(410) 상에 형성된 스토리지 노드용 도전막 부분을 제거하여 상기 스토리지 노드용 홀(H) 내에 실린더형 스토리지 노드(SN)를 형성한다. 상기 스토리지 노드용 도전막 부분의 제거는, 예컨대, CMP, 또는, 에치백 공정으로 수행하며, 상기 스토리지 노드(SN)는 상기 스토리지 노드용 홀(H)에 의해 한정된 제2절연막(410), 지지막(408a) 및 제1절연막(406)의 내측면과 상기 스토리지 노드 콘택 플러그(404) 상에 형성된다.
도 5e를 참조하면, 상기 스토리지 노드(SN)가 형성된 반도체 기판(400)을 열처리한다. 상기 열처리는 상기 스토리지 노드(SN) 내에 함유된 Cl 등의 불순물을 제거함과 아울러 상기 오믹 콘택용 TiSi2막을 형성하는 급속 열처리로 인해 발생된 스트레스를 감소시키기 위해 수행하는 것이며, 바람직하게, N2 분위기에서 수행한다.
도 5f를 참조하면, 상기 열처리가 수행된 반도체 기판(400)의 상기 스토리지 노드(SN)를 포함한 제2절연막(410) 상에 캡핑막(412)을 형성한다. 상기 캡핑막(412)은 상기 스토리지 노드(SN)의 산화를 방지할 수 있는 산화막, 예컨대, PE-TEOS막과 ALD-SiO2막 중 어느 하나의 막으로 형성하며, 바람직하게, 저온 분위기에서 형성한다. 상기 캡핑막(412) 상에, 평면상에서 보았을 때, + 자 형상을 갖는 마스크 패턴(414)을 형성한다. (도 4의 도면부호 408번 형상 참조)
도 5g를 참조하면, 상기 마스크 패턴을 식각 마스크로 상기 캡핑막, 제2절연 막(410), 지지막(408a) 및 제1절연막(406)을 식각하여 상기 스토리지 노드(SN)들을, 평면상에서 보았을 때, + 자 형상으로 고정하는 지지 패턴(408)을 형성한다. (408a→408) 그리고 나서, 상기 마스크 패턴과 캡핑막을 제거한다. 여기서, 상기 지지 패턴(408)은 서로 인접한 스토리지 노드(SN)들을 10∼18개씩 고정하도록 형성한다.
도 5h를 참조하면, 상기 지지 패턴(408) 형성 후 잔류하는 제2절연막과 제1절연막을 제거한다. 상기 제2절연막과 제1절연막의 제거는, 예컨대, 습식 딥-아웃 방식으로 수행한다.
이후, 도시하지는 않았으나, 상기 지지 패턴(408)을 포함한 스토리지 노드(SN) 상에 유전막과 플레이트 노드를 형성한 후, 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자의 제조를 완성한다.
전술한 바와 같이, 본 발명의 또 다른 실시예에서는 상기 스토리지 노드들을, 평면상에서 보았을 때, + 자 형상으로 고정하는 지지 패턴을 형성함으로써, 상기 스토리지 노드들이 기울어지는 리닝 현상을 방지할 수 있을 뿐 아니라 캐패시턴스 누설을 방지할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자를 설명하기 위한 평면도.
도 2는 본 발명의 다른 실시예에 따른 반도체 소자를 설명하기 위한 평면도.
도 3a 내지 도 3h는 도 2의 A―A′선에 대응하는, 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 4는 본 발명의 또 다른 실시예에 따른 반도체 소자를 설명하기 위한 평면도.
도 5a 내지 도 5h는 도 4의 B―B′선에 대응하는, 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 400 : 반도체 기판 102, 402 : 층간 절연막
104, 404 : 스토리지 노드 콘택 플러그 106, 406 : 제1절연막
108a, 408a : 지지막 110, 410 : 제2절연막
SN : 스토리지 노드 112, 412 : 캡핑막
114, 414 : 마스크 패턴 108, 408 : 지지 패턴

Claims (24)

  1. 반도체 기판 상부에 형성된 다수의 실린더형 스토리지 노드; 및
    상기 스토리지 노드들을, 평면상에서 보았을 때, L 자 형상으로 고정하도록 형성된 지지 패턴;
    을 포함하는 반도체 소자.
  2. 제 1 항에 있어서,
    상기 지지 패턴은 질화막과 비도핑된 폴리실리콘막 중 어느 하나의 막으로 이루어진 것을 특징으로 하는 반도체 소자.
  3. 제 1 항에 있어서,
    상기 지지 패턴은 상기 스토리지 노드들을 8∼16개씩 고정하도록 형성된 것을 특징으로 하는 반도체 소자.
  4. 반도체 기판 상부에 지지막이 개재된 적층 구조의 절연막을 형성하는 단계;
    상기 절연막과 지지막을 식각하여 다수의 홀을 형성하는 단계;
    상기 각 홀 내에 실린더형 스토리지 노드를 형성하는 단계;
    상기 절연막과 지지막을 식각하여 상기 스토리지 노드들을, 평면상에서 보았을 때, L 자 형상으로 고정하는 지지 패턴을 형성하는 단계; 및
    상기 지지 패턴 형성 후 잔류하는 절연막을 제거하는 단계;
    를 포함하는 반도체 소자의 제조방법.
  5. 제 4 항에 있어서,
    상기 지지막은 질화막, 또는, 비도핑된 폴리실리콘막 중 어느 하나의 막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 질화막은 퍼니스(Furnace) 방식, PE-CVD(Plasma Enhanced-Chemical Vapor Deposition) 방식 및 HDP(High Density Plasma) 방식 중 어느 하나의 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제 4 항에 있어서,
    상기 스토리지 노드를 형성하는 단계 후, 그리고, 상기 지지 패턴을 형성하는 단계 전,
    상기 스토리지 노드가 형성된 반도체 기판을 열처리하는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 열처리는 N2 분위기에서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제 4 항에 있어서,
    상기 지지 패턴을 형성하는 단계는,
    상기 스토리지 노드를 포함한 절연막 상에 캡핑막을 형성하는 단계;
    상기 캡핑막 상에 평면상에서 보았을 때, L 자 형상을 갖는 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 식각 마스크로 상기 캡핑막과 절연막 및 지지막을 식각하는 단계; 및
    상기 마스크 패턴과 캡핑막을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제 9 항에 있어서,
    상기 캡핑막은 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 제 10 항에 있어서,
    상기 산화막은 PE-TEOS(Plasma Enhanced-Tetra Ethyl Ortho Silicate)막과 ALD(Atomic Layer Deposition)-SiO2막 중 어느 하나의 막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  12. 제 4 항에 있어서,
    상기 지지 패턴은 상기 스토리지 노드들을 8∼16개씩 고정하도록 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  13. 반도체 기판 상부에 형성된 다수의 실린더형 스토리지 노드; 및
    상기 스토리지 노드들을, 평면상에서 보았을 때, + 자 형상으로 고정하도록 형성된 지지 패턴;
    을 포함하는 반도체 소자.
  14. 제 13 항에 있어서,
    상기 지지 패턴은 질화막과 비도핑된 폴리실리콘막 중 어느 하나의 막으로 이루어진 것을 특징으로 하는 반도체 소자.
  15. 제 13 항에 있어서,
    상기 지지 패턴은 상기 스토리지 노드들을 10∼18개씩 고정하도록 형성된 것을 특징으로 하는 반도체 소자.
  16. 반도체 기판 상부에 지지막이 개재된 적층 구조의 절연막을 형성하는 단계;
    상기 절연막과 지지막을 식각하여 다수의 홀을 형성하는 단계;
    상기 각 홀 내에 실린더형 스토리지 노드를 형성하는 단계;
    상기 절연막과 지지막을 식각하여 상기 스토리지 노드들을, 평면상에서 보았을 때, + 자 형상으로 고정하는 지지 패턴을 형성하는 단계; 및
    상기 지지 패턴 형성 후 잔류하는 절연막을 제거하는 단계;
    를 포함하는 반도체 소자의 제조방법.
  17. 제 16 항에 있어서,
    상기 지지막은 질화막과 비도핑된 폴리실리콘막 중 어느 하나의 막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  18. 제 17 항에 있어서,
    상기 질화막은 퍼니스 방식, PE-CVD 방식 및 HDP 방식 중 어느 하나의 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  19. 제 16 항에 있어서,
    상기 스토리지 노드를 형성하는 단계 후, 그리고, 상기 지지 패턴을 형성하는 단계 전,
    상기 스토리지 노드가 형성된 반도체 기판을 열처리하는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  20. 제 19 항에 있어서,
    상기 열처리는 N2 분위기에서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  21. 제 16 항에 있어서,
    상기 지지 패턴을 형성하는 단계는,
    상기 스토리지 노드를 포함한 절연막 상에 캡핑막을 형성하는 단계;
    상기 캡핑막 상에 평면상에서 보았을 때, + 자 형상을 갖는 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 식각 마스크로 상기 캡핑막과 절연막 및 지지막을 식각하는 단계; 및
    상기 마스크 패턴과 캡핑막을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  22. 제 21 항에 있어서,
    상기 캡핑막은 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  23. 제 22 항에 있어서,
    상기 산화막은 PE-TEOS막과 ALD-SiO2막 중 어느 하나의 막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  24. 제 16 항에 있어서,
    상기 지지 패턴은 상기 스토리지 노드들을 10∼18개씩 고정하도록 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020080015520A 2008-02-20 2008-02-20 반도체 소자 및 그의 제조방법 KR100929642B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080015520A KR100929642B1 (ko) 2008-02-20 2008-02-20 반도체 소자 및 그의 제조방법
US12/244,115 US8476688B2 (en) 2008-02-20 2008-10-02 Semiconductor device and method for manufacturing the same,which prevents leaning of a storage node when forming a capacitor having a plurality of storage nodes of “L” or “+” shape support patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080015520A KR100929642B1 (ko) 2008-02-20 2008-02-20 반도체 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20090090202A KR20090090202A (ko) 2009-08-25
KR100929642B1 true KR100929642B1 (ko) 2009-12-03

Family

ID=40954326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080015520A KR100929642B1 (ko) 2008-02-20 2008-02-20 반도체 소자 및 그의 제조방법

Country Status (2)

Country Link
US (1) US8476688B2 (ko)
KR (1) KR100929642B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779549B2 (en) 2010-08-31 2014-07-15 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor and semiconductor device
US11362105B2 (en) 2019-10-30 2022-06-14 Samsung Electronics Co., Ltd. Vertical memory device with support layer

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8233111B2 (en) 2008-12-19 2012-07-31 Lg Display Co., Ltd. Liquid crystal display device
JP2010262989A (ja) * 2009-04-30 2010-11-18 Elpida Memory Inc 半導体装置の製造方法
KR101067889B1 (ko) * 2010-05-07 2011-09-27 주식회사 하이닉스반도체 Ｎｆｃ 마스크 및 그 마스크를 이용한 반도체 소자 제조 방법
KR20120045461A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 아일랜드형 지지 패턴들을 갖는 반도체 소자
EP2655362A1 (en) 2010-12-22 2013-10-30 Abbvie Inc. Hepatitis c inhibitors and uses thereof
KR101776284B1 (ko) * 2011-03-03 2017-09-20 삼성전자주식회사 반도체 기억 소자의 제조 방법
KR101901787B1 (ko) * 2012-03-23 2018-09-28 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
US9184167B2 (en) * 2012-08-21 2015-11-10 Micron Technology, Inc. Memory cell support lattice
US9230966B2 (en) * 2014-04-09 2016-01-05 Nanya Technology Corp. Capacitor and method of manufacturing the same
CN109509836B (zh) * 2017-09-14 2022-11-01 联华电子股份有限公司 形成存储器电容的方法
KR102609519B1 (ko) 2018-11-12 2023-12-04 삼성전자주식회사 반도체 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050083426A (ko) * 2004-02-23 2005-08-26 주식회사 하이닉스반도체 캐패시터 제조 방법
KR20050115471A (ko) * 2004-06-03 2005-12-08 삼성전자주식회사 커패시터의 하부 전극 형성 방법
KR20060007727A (ko) * 2004-07-21 2006-01-26 삼성전자주식회사 스토리지 노드 전극들 사이에 배치된 절연성 지지바를구비하는 반도체소자 제조방법 및 그에 의해 제조된반도체소자
KR20080012536A (ko) * 2006-08-03 2008-02-12 삼성전자주식회사 반도체 집적 회로 장치와 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040000069A (ko) * 2002-06-21 2004-01-03 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US7125781B2 (en) * 2003-09-04 2006-10-24 Micron Technology, Inc. Methods of forming capacitor devices
JP2006135261A (ja) * 2004-11-09 2006-05-25 Elpida Memory Inc キャパシタの製造方法
KR100885922B1 (ko) * 2007-06-13 2009-02-26 삼성전자주식회사 반도체 소자 및 그 반도체 소자 형성방법
TW200933878A (en) * 2008-01-21 2009-08-01 Ind Tech Res Inst Memory capacitor and manufacturing method thereof
KR101524510B1 (ko) * 2008-12-01 2015-06-02 삼성전자주식회사 커패시터 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050083426A (ko) * 2004-02-23 2005-08-26 주식회사 하이닉스반도체 캐패시터 제조 방법
KR20050115471A (ko) * 2004-06-03 2005-12-08 삼성전자주식회사 커패시터의 하부 전극 형성 방법
KR20060007727A (ko) * 2004-07-21 2006-01-26 삼성전자주식회사 스토리지 노드 전극들 사이에 배치된 절연성 지지바를구비하는 반도체소자 제조방법 및 그에 의해 제조된반도체소자
KR20080012536A (ko) * 2006-08-03 2008-02-12 삼성전자주식회사 반도체 집적 회로 장치와 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779549B2 (en) 2010-08-31 2014-07-15 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor and semiconductor device
US11362105B2 (en) 2019-10-30 2022-06-14 Samsung Electronics Co., Ltd. Vertical memory device with support layer

Also Published As

Publication number Publication date
US8476688B2 (en) 2013-07-02
US20090206448A1 (en) 2009-08-20
KR20090090202A (ko) 2009-08-25

Similar Documents

Publication Publication Date Title
KR100929642B1 (ko) 반도체 소자 및 그의 제조방법
US6784069B1 (en) Permeable capacitor electrode
KR100979243B1 (ko) 반도체 소자 및 그의 제조방법
KR20200053809A (ko) 반도체 소자 및 이의 제조방법
KR20040078828A (ko) 반도체소자의 캐패시터 형성방법
US8828864B2 (en) Semiconductor device and method for manufacturing the same
KR100960933B1 (ko) 반도체 소자 및 그의 제조방법
KR20090099775A (ko) 기둥형 전하저장전극을 구비한 캐패시터의 제조 방법
KR20100078971A (ko) 반도체 소자 및 그의 제조방법
KR100849066B1 (ko) 실린더형 엠아이엠 캐패시터 형성방법
KR20100036006A (ko) 반도체 소자의 제조방법
KR20080055215A (ko) 캐패시터의 실린더형 하부전극 형성방법
KR101111922B1 (ko) 반도체 소자 및 그의 제조방법
KR20080003031A (ko) 실린더형 엠아이엠 캐패시터 형성방법
KR101044005B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100594270B1 (ko) 반도체소자의 커패시터 형성방법
KR20090037257A (ko) 반도체 소자의 캐패시터 제조방법
KR20030049843A (ko) 반도체 소자 제조 방법
KR100680959B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100929293B1 (ko) 반도체 소자의 커패시터 제조 방법
KR20070114952A (ko) 커패시터 형성 방법
KR20100138467A (ko) 반도체 소자의 메탈 컨택 형성방법
KR20080028095A (ko) 반도체 소자의 커패시터 형성방법
KR20080088962A (ko) 반도체 소자의 스토리지 노드 형성방법
KR20100109038A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee