KR20080003031A - 실린더형 엠아이엠 캐패시터 형성방법 - Google Patents

실린더형 엠아이엠 캐패시터 형성방법 Download PDF

Info

Publication number
KR20080003031A
KR20080003031A KR1020060061557A KR20060061557A KR20080003031A KR 20080003031 A KR20080003031 A KR 20080003031A KR 1020060061557 A KR1020060061557 A KR 1020060061557A KR 20060061557 A KR20060061557 A KR 20060061557A KR 20080003031 A KR20080003031 A KR 20080003031A
Authority
KR
South Korea
Prior art keywords
storage node
layer
metal
film
forming
Prior art date
Application number
KR1020060061557A
Other languages
English (en)
Inventor
유창준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060061557A priority Critical patent/KR20080003031A/ko
Publication of KR20080003031A publication Critical patent/KR20080003031A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 스토리지 노드용 금속막의 식각시 스토리지 노드의 상단에 형성된 첨점을 제거할 수 있는 실린더형 MIM 캐패시터 형성방법을 개시한다. 개시된 본 발명의 방법은, 수 개의 스토리지 노드 콘택을 구비한 층간절연막이 형성된 반도체 기판 상에 몰드절연막을 형성하는 단계와, 상기 몰드절연막을 식각하여 각 스토리지 노드 콘택을 노출시키면서 스토리지 노드가 형성될 영역을 한정하는 홀을 형성하는 단계와, 상기 홀 표면 및 기판 전면 상에 스토리지 노드용 금속막을 형성하는 단계와, 상기 금속막에 대해 에치백을 수행하여 스토리지 노드를 형성함과 아울러 이웃하는 스토리지 노드간을 분리시키는 단계와, 상기 스토리지 노드에 대해 O2 플라즈마를 수행하여 상기 스토리지 노드 표면에 금속-질산화막을 형성하는 단계와, 상기 금속-질산화막이 형성된 기판 결과물에 대해 딥-아웃 공정을 수행하여 몰드절연막을 제거하는 단계 및 상기 몰드절연막이 제거된 기판 결과물에 대해 에치백을 수행하여 상기 금속-질산화막이 형성되지 않은 스토리지 노드 부분을 제거하는 단계를 포함하는 것을 특징으로 한다.

Description

실린더형 엠아이엠 캐패시터 형성방법{Method for forming cylinder type MIM capacitor }
도 1은 종래의 실린더형 MIM 캐패시터의 스토리지 노드의 상단에 형성된 첨점 부분을 보여주는 도면.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 실린더형 MIM 캐패시터 형성방법을 설명하기 위한 공정별 단면도
* 도면의 주요 부분에 대한 부호의 설명 *
10: 반도체기판 20: 스토리지 노드 콘택
30: 층간절연막 40: 식각방지막
50: 몰드절연막 60: 홀
70: 스토리지 노드 70a: TiONx막
본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 보다 상세하게는, 캐패시터의 누설전류의 증가를 방지할 수 있는 실린더형 엠아이엠(MIM) 캐패시터 형성방법에 관한 것이다.
반도체 메모리 소자의 수요가 급증함에 따라 디램(DRAM)과 같은 메모리 소자에서 소정의 데이터를 저장하는 기억 장소로서 기능하는 고용량의 캐패시터(capacitor)를 얻기 위한 다양한 기술들이 제안되고 있다. 여기서, 캐패시터는 스토리지 노드(storage node)와 플레이트 노드(plate node) 사이에 유전체막(dielectric)이 개재된 구조로서, 그 용량은 전극 표면적과 유전체막의 유전율에 비례하며, 전극들간의 간격, 즉, 유전체막의 두께에 반비례한다.
이러한, 캐패시터는 전형적으로 PIP(Poly-Insulator-Poly) 구조로 형성되어 왔는데, 소자의 고성능화를 위해 보다 우수한 캐패시터(capacitor)가 요구됨에 따라, 최근에는 MIM(Metal-Insulator-Metal) 구조가 부각되고 있다
한편, 고용량의 캐패시터를 얻기 위해서는 유전율이 큰 유전체막을 사용하거나, 전극 표면적을 확대시키거나, 또는, 전극들간의 거리를 줄이는 것이 요구되는데, 상기 전극들간의 거리, 즉, 유전체막의 두께를 줄이는 것은 그 한계가 있으므로, 고용량의 캐패시터를 형성하기 위해서는 유전율이 큰 유전체막을 사용하거나, 또는, 전극 표면적을 넓히는 방식을 진행하고 있다.
상기 전극 표면적을 넓힌 예로서, 스토리지 노드를 오목형(concave)과 실린더형(cylindric)으로 형성한 경우를 들 수 있으며, 최근에는 오목형 보다는 실린더형을 더 선호하는 추세이다.
그 이유는, 상기 실린더형은 내부 면적만을 사용하는 오목형 보다는 내부 면적은 물론, 외부 면적까지도 전극 면적으로 사용함으로서, 캐패시터 높이를 더 낮게 가져갈 수 있기 때문이다.
원칙적으로는, 고용량을 얻기 위해서는 전극 높이를 높게 하는 것이 유리하지만, 이처럼, 전극 높이를 높일 경우에는 단차로 인해 후속 공정의 진행이 다소 어려워질 수 있는 바, 가급적 전극 높이를 낮게 가져가는 것이 후속 공정 진행 측면에서 바람직하기 때문이다.
한편, 도시하지는 않았지만, 일반적인 실린더형 MIM 캐패시터의 형성은, 스토리지 노드 콘택을 포함한 하지층이 형성된 반도체기판 상에 스토리지 노드 영역을 한정하는 홀이 구비된 몰드절연막이 증착된다. 그리고 나서, 상기 홀을 포함한 기판 전면 상에 스토리지 노드용 금속막을 증착한 후, 이를 건식 식각하여 홀 내에 스토리지 노드를 형성함과 아울러 스토리지 노드간을 분리시킨다.
그러나, 상기와 같은 일반적인 스토리지 노드 형성방법은, 상기 스토리지 노드용 금속막 식각시 상기 홀이 형성된 몰드절연막의 프로파일(profile) 및 상기 스토리지 노드용 금속막의 건식식각 특성으로 인해 상기 스토리지 노드용 금속막이 완전히 제거되지 않고, 도 1에서와 같이, 상기 몰드절연막의 측벽에 형성된 스토리지 노드의 상단 부분이 날카롭게 형성, 즉, 첨점이 형성되는 문제점을 가지게 된다.
이렇게, 상기 스토리지 노드의 상단에 형성된 첨점은 전계집중 현상을 발생시키며 캐패시터의 누설전류를 크게 증가시키게 된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 스토리지 노드 상단 부분에 형성된 첨점을 제거하여 누설전류 증가를 방지할 수 있 는 실린더형 엠아이엠(MIM) 캐패시터 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 수 개의 스토리지 노드 콘택을 구비한 층간절연막이 형성된 반도체 기판 상에 몰드절연막을 형성하는 단계; 상기 몰드절연막을 식각하여 각 스토리지 노드 콘택을 노출시키면서 스토리지 노드가 형성될 영역을 한정하는 홀을 형성하는 단계; 상기 홀 표면 및 기판 전면 상에 스토리지 노드용 금속막을 형성하는 단계; 상기 금속막에 대해 에치백을 수행하여 스토리지 노드를 형성함과 아울러 이웃하는 스토리지 노드간을 분리시키는 단계; 상기 스토리지 노드에 대해 O2 플라즈마를 수행하여 상기 스토리지 노드 표면에 금속-질산화막을 형성하는 단계; 상기 금속-질산화막이 형성된 기판 결과물에 대해 딥-아웃 공정을 수행하여 몰드절연막을 제거하는 단계; 및 상기 몰드절연막이 제거된 기판 결과물에 대해 에치백을 수행하여 상기 금속-질산화막이 형성되지 않은 스토리지 노드 부분을 제거하는 단계;를 포함하는 실린더형 MIM 캐패시터 형성방법을 제공한다.
여기서, 상기 스토리지 노드용 금속막은 TiN막인 것을 특징으로 한다.
상기 금속-질산화막은 TiONx막인 것을 특징으로 한다.
상기 스토리지 노드를 형성함과 아울러 이웃하는 스토리지 노드간을 분리시키는 금속막의 에치백 및 상기 금속-질산화막이 형성되는 않은 스토리지 노드 부분을 제거하는 에치백은, Cl2 소오스 가스를 사용하여 수행하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 실린더형 MIM 캐패시터 형성방법에 관한 것으로서, 스토리지 노드를 형성하기 위한 에치백 공정 이후, 상기 스토리지 노드에 대해 O2 플라즈마를 수행하여 스토리지 노드인 TiN막의 일부를 TiONx막으로 형성하며, 스토리지 노드용 홀이 구비된 몰드절연막을 딥-아웃(dip-out) 공정으로 제거하고 나서, 다시 에치백 공정을 수행하여 상기 O2 플라즈마 수행시 TiONx막이 형성되지 않은 TiN막 부분을 제거함으로서, 상기 스토리지 노드의 상단에 형성된 첨점이 제거된다.
이렇게 하면, 상기 TiONx막이 형성되지 않은 스토리지 노드의 TiN막 부분은 스토리지 노드의 첨점 부분임으로, 에치백 공정으로 상기 첨점인 TiN막 부분을 식각함으로서, 상기 스토리지 노드의 상단에 형성된 첨점 부분을 제거할 수 있다.
따라서, 상기 스토리지 상단에 형성된 첨점이 제거되면서, 상기 스토리지 노드 상단 부분에 전기장이 집중되는 현상을 방지할 수 있어, 캐패시터의 누설전류 증가를 억제할 수 있다.
자세하게, 도 2a 내지 도 2e는 본 발명의 실시예에 따른 실린더형 MIM 캐패시터 형성방법을 설명하기 위한 공정별 단면로서, 이를 설명하면 다음과 같다
도 2a를 참조하면, 수 개의 스토리지 노드 콘택(storage lode contact, 20) 을 구비한 층간절연막(30)이 형성된 반도체기판(10)을 마련한다. 그런다음, 상기 기판(10) 상에 질화막 계열의 식각방지막(40)과 산화막 계열의 막인 몰드절연막(50)을 차례로 증착한다.
다음으로, 상기 몰드절연막(50)을 식각하여 각 스토리지 노드 콘택(20)을 노출시키면서 스토리지 노드가 형성될 영역을 한정하는 홀(60)을 형성한다.
도 2b를 참조하면, 상기 홀(60) 표면 및 기판 전면 상에 CVD(Chemical Vapor Deposition) 방식에 따라 TiN막을 사용하여 스토리지 노드용 금속막을 증착한다.
그런다음, 상기 금속막, 즉, TiN막 대해 Cl2 소오스 가스를 사용해서 에치백(etch back)을 수행하여 스토리지 노드(70)를 형성함과 아울러 이웃하는 스토리지 노드(70)간을 분리시킨다.
이때, 상기 홀(60)의 프로파일(profile) 및 상기 에치백의 특성으로 인해 상기 스토리지 노드(70)의 상단부분에 날카로운 면, 즉, 첨점(S)이 발생하게 된다.
도 2c를 참조하면, 상기 스토리지 노드(70)에 대해 O2 플라즈마를 수행하여 상기 스토리지 노드 표면에 TiONx막(70a)을 형성한다.
이때, 상기 TiONx막(70a)은 상기 스토리지 노드 상면의 첨점(S) 부분에는 형성되지 않는다.
도 2d를 참조하면, 실린더형 캐패시터의 구조를 갖도록 상기 TiONx막(70a)이 형성된 기판 결과물에 대해 딥-아웃(dip-out) 공정을 수행하여 상기 몰드절연막을 제거한다.
도 2e를 참조하면, 상기 몰드절연막이 제거된 기판 결과물에 대해 Cl2 소오스 가스를 사용해서 에치백(etch back)을 수행하여 상기 TiONx막이 형성되지 않은 스토리지 노드 부분만 제거한다. 즉, 상기 스토리지 노드 상면의 형성된 첨점 부분을 제거한다.
여기서, 본 발명은 상기 첨점 부분의 TiN막(70)과 상기 TiONx막(70a)의 선택비를 갖는 에치백을 수행함으로서 상기 스토리지 노드의 상단에 형성된 첨점을 제거할 수 있다.
자세하게는, 상기 Cl2 소오스 가스는, TiN막과 TiONx막에 대해 선택비를 갖고 있으므로, 상기 스토리지 노드 상면의 첨점을 제거하기 위한 에치백 수행시, 상기 스토리지 노드 상면의 첨점 부분, 즉, TiN막과 상기 O2 플라즈마 처리로 인해 형성된 TiONx막간의 선택비로 인하여, 상기 첨점인 TiN막은 빨리 제거가 되고, 상기 TiONx막은 상대적으로 천천히 제거됨으로서, 상기 스토리지 노드 상면의 첨점만을 제거할 수 있게 된다.
이와 같이, 상기 스토리지 노드의 상단에 형성된 첨점이 제거되면서 상기 첨점에서 발생하는 차지(charge)의 집중을 방지할 수 있어 누설전류의 증가를 억제할 수 있다.
이후, 도시하지 않았으나, 상기 스토리지 노드 상에 유전체막과 플레이트(plate)를 차례로 형성하여, 본 발명에 따른 실린더형 MIM 캐패시터를 형성한다.
이상, 여기에서는 본 발명의 특정 실시예에 관련하여 도시하고 설명하였지 만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통사의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 O2 플라즈마 처리를 수행하여 스토리지 노드의 표면에 TiONx막을 형성한 후, 상기 TiONx막이 형성된 스토리지 노드에 대해 Cl2 소오스 가스를 사용해서 에치백을 수행함으로서, 상기 스토리지 노드의 상단에 발생된 첨점을 제거할 수 있다.
이로 인해, 상기 스토리지 노드의 상단에 형성된 첨점이 제거되면서 상기 첨점에서 발생하는 차지(charge)의 집중을 방지할 수 있어 누설전류의 증가를 억제할 수 있다.

Claims (4)

  1. 수 개의 스토리지 노드 콘택을 구비한 층간절연막이 형성된 반도체 기판 상에 몰드절연막을 형성하는 단계;
    상기 몰드절연막을 식각하여 각 스토리지 노드 콘택을 노출시키면서 스토리지 노드가 형성될 영역을 한정하는 홀을 형성하는 단계;
    상기 홀 표면 및 기판 전면 상에 스토리지 노드용 금속막을 형성하는 단계;
    상기 금속막에 대해 에치백을 수행하여 스토리지 노드를 형성함과 아울러 이웃하는 스토리지 노드간을 분리시키는 단계;
    상기 스토리지 노드에 대해 O2 플라즈마를 수행하여 상기 스토리지 노드 표면에 금속-질산화막을 형성하는 단계;
    상기 금속-질산화막이 형성된 기판 결과물에 대해 딥-아웃 공정을 수행하여 몰드절연막을 제거하는 단계; 및
    상기 몰드절연막이 제거된 기판 결과물에 대해 에치백을 수행하여 상기 금속-질산화막이 형성되지 않은 스토리지 노드 부분을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 실린더형 MIM 캐패시터 형성방법.
  2. 제 1 항에 있어서,
    상기 스토리지 노드용 금속막은 TiN막인 것을 특징으로 하는 실린더형 MIM 캐패시터 형성방법.
  3. 제 1 항에 있어서,
    상기 금속-질산화막은 TiONx막인 것을 특징으로 하는 실린더형 MIM 캐패시터 형성방법.
  4. 제 1 항에 있어서,
    상기 스토리지 노드를 형성함과 아울러 이웃하는 스토리지 노드간을 분리시키는 금속막의 에치백 및 상기 금속-질산화막이 형성되는 않은 스토리지 노드 부분을 제거하는 에치백은, Cl2 소오스 가스를 사용하여 수행하는 것을 특징으로 하는 실린더형 MIM 캐패시터 형성방법.
KR1020060061557A 2006-06-30 2006-06-30 실린더형 엠아이엠 캐패시터 형성방법 KR20080003031A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060061557A KR20080003031A (ko) 2006-06-30 2006-06-30 실린더형 엠아이엠 캐패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061557A KR20080003031A (ko) 2006-06-30 2006-06-30 실린더형 엠아이엠 캐패시터 형성방법

Publications (1)

Publication Number Publication Date
KR20080003031A true KR20080003031A (ko) 2008-01-07

Family

ID=39214447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061557A KR20080003031A (ko) 2006-06-30 2006-06-30 실린더형 엠아이엠 캐패시터 형성방법

Country Status (1)

Country Link
KR (1) KR20080003031A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008984B1 (ko) * 2008-08-28 2011-01-17 주식회사 하이닉스반도체 반도체 소자의 커패시터 형성 방법
US7923343B2 (en) 2008-08-28 2011-04-12 Hynix Semiconductor Inc. Capacitor of semiconductor device and method for forming the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008984B1 (ko) * 2008-08-28 2011-01-17 주식회사 하이닉스반도체 반도체 소자의 커패시터 형성 방법
US7923343B2 (en) 2008-08-28 2011-04-12 Hynix Semiconductor Inc. Capacitor of semiconductor device and method for forming the same

Similar Documents

Publication Publication Date Title
US8470668B2 (en) Method for forming pillar type capacitor of semiconductor device
KR100929642B1 (ko) 반도체 소자 및 그의 제조방법
US8017491B2 (en) Method for fabricating capacitor
US20080242042A1 (en) Method for fabricating a capacitor in a semiconductor device
US8114733B2 (en) Semiconductor device for preventing the leaning of storage nodes and method for manufacturing the same
KR20120093731A (ko) 반도체소자의 스토리지노드 형성방법 및 이를 이용한 커패시터 형성방법
US8163623B2 (en) Using a mesh to form a lower electrode in a capacitor
KR20090099775A (ko) 기둥형 전하저장전극을 구비한 캐패시터의 제조 방법
KR20080003031A (ko) 실린더형 엠아이엠 캐패시터 형성방법
US20070284643A1 (en) Capacitor structure of semiconductor memory and method for preparing the same
KR20090016810A (ko) 원통형 하부전극을 구비한 캐패시터 제조 방법
CN113299651B (zh) 半导体结构制备方法和半导体结构
WO2023029392A1 (zh) 半导体结构及其形成方法
US20220181327A1 (en) Semiconductor structure and manufacturing method thereof
KR100863521B1 (ko) 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
KR100861367B1 (ko) 반도체 메모리소자의 캐패시터 형성방법
KR100240588B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100876880B1 (ko) 실린더형 캐패시터 형성방법
US20120100713A1 (en) Method for manufacturing semiconductor device
KR100449179B1 (ko) 반도체소자의캐패시터제조방법
KR20070078952A (ko) 반도체 소자의 캐패시터 형성방법
KR100980294B1 (ko) 반도체 소자의 커패시터 형성방법
KR100596777B1 (ko) 반도체 소자의 캐패시터 형성방법
KR101044005B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100913016B1 (ko) 반도체 소자의 캐패시터 및 이의 형성 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid