KR100979243B1 - 반도체 소자 및 그의 제조방법 - Google Patents

반도체 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR100979243B1
KR100979243B1 KR1020080039941A KR20080039941A KR100979243B1 KR 100979243 B1 KR100979243 B1 KR 100979243B1 KR 1020080039941 A KR1020080039941 A KR 1020080039941A KR 20080039941 A KR20080039941 A KR 20080039941A KR 100979243 B1 KR100979243 B1 KR 100979243B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
forming
manufacturing
layer
Prior art date
Application number
KR1020080039941A
Other languages
English (en)
Other versions
KR20090114144A (ko
Inventor
김훈
은병수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080039941A priority Critical patent/KR100979243B1/ko
Priority to US12/169,708 priority patent/US7994561B2/en
Publication of KR20090114144A publication Critical patent/KR20090114144A/ko
Application granted granted Critical
Publication of KR100979243B1 publication Critical patent/KR100979243B1/ko
Priority to US13/173,394 priority patent/US8114733B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 스토리지 노드의 리닝(Leaning) 현상을 개선함과 아울러 크랙(Crack)을 방지할 수 있는 반도체 소자 및 그의 제조방법을 개시한다. 개시된 본 발명에 따른 반도체 소자는, 다수의 실린더형 스토리지 노드를 지지하도록 형성된 지지 패턴을 포함하며, 상기 지지 패턴은 BN막으로 이루어진다.

Description

반도체 소자 및 그의 제조방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 소자 및 그의 제조방법에 관한 것으로, 보다 상세하게는, 스토리지 노드의 리닝(Leaning) 현상을 개선함과 아울러 크랙(Crack)을 방지할 수 있는 반도체 소자 및 그의 제조방법에 관한 것이다.
반도체 메모리 소자의 수요가 급증함에 따라 고용량의 캐패시터를 얻기 위한 다양한 기술들이 제안되고 있다. 여기서, 캐패시터는 스토리지 노드(Storage Node)와 플레이트 노드(Plate Node) 사이에 유전막(Dielectric)이 개재된 구조로서, 그 용량은 전극의 표면적과 유전막의 유전율에 비례하며, 전극들 간의 간격, 즉, 유전막의 두께에 반비례한다.
따라서, 고용량의 캐패시터를 얻기 위해 유전율이 큰 유전막을 사용하거나, 전극의 표면적을 확대시키거나, 또는, 전극들 간의 거리를 줄이는 것이 요구된다. 그런데, 전극들 간의 거리, 즉, 유전막의 두께를 줄이는 것은 그 한계가 있는 바, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전막을 사용하거나, 또는, 캐패시터의 높이를 증가시켜 전극의 표면적을 넓히는 방식으로 진행되고 있다.
여기서, 상기 전극의 표면적을 증가시키기 위한 방법으로는 캐패시터의 형태를 오목(Concave) 또는 실린더(Cylinder) 형태의 3차원 구조로 형성하는 방법이 있는데, 이 중에서도 실린더 형태의 캐패시터는 스토리지 노드의 양면을 모두 활용할 수 있는 구조를 갖기 때문에 오목 형태의 캐패시터에 비해 상대적으로 매우 넓은 전극 면적을 가지며, 고집적 소자에 적용하기에 유리하다.
한편, 상기 실린더형 캐패시터를 형성하기 위해서는 스토리지 노드의 형성틀로서 작용한 몰드 절연막을 모두 제거하는 딥-아웃(Dip-Out) 공정을 수행한다. 하지만, 반도체 소자의 고집적화 추세에 부합하여 셀 사이즈가 감소함에 따라, 스토리지 노드의 종횡비가 증가하였을 뿐 아니라 스토리지 노드 사이의 공간이 협소해졌기 때문에, 상기 딥-아웃 공정시 스토리지 노드가 기울어지는 리닝 현상이 발생된다. 이에, 상기 스토리지 노드들을 고정시키는 지지 패턴을 형성하는 방법이 제안된 바 있다.
그러나, 전술한 종래 기술은 상기 지지 패턴을 낮은 압력 조건 하에서 질화막으로 형성하며, 이렇게 형성된 질화막의 높은 인장 응력(1×109∼1×1010dyne/cm2 정도)에 의해 크랙이 발생된다. 그 결과, 후속 유전막의 형성시, 상기 크랙이 발생된 부분에서 유전막이 불균일하게 형성된다. 이 때문에, 캐패시터의 방전 전압(Breakdown Voltage) 특성이 저하되고, 누설 캐패시턴스가 발생된다.
도 1은 크랙이 발생된 모습을 보여주는 반도체 소자의 사진이다. 도시된 바와 같이, 질화막으로 이루어진 지지 패턴의 높은 인장 응력에 의해 크랙이 발생되 면, 누설 캐패시턴스가 발생되어 반도체 소자 특성 및 신뢰성이 열화된다.
본 발명은 스토리지 노드의 리닝(Leaning) 현상을 개선할 수 있는 반도체 소자 및 그의 제조방법을 제공한다.
또한, 본 발명은 크랙(Crack)을 방지할 수 있는 반도체 소자 및 그의 제조방법을 제공한다.
본 발명의 실시예에 따른 반도체 소자는, 다수의 실린더형 스토리지 노드를 지지하도록 형성된 지지 패턴을 포함하며, 상기 지지 패턴은 BN막으로 이루어진다.
상기 BN막은 100∼300Å의 두께를 갖는다.
본 발명의 실시예에 따른 반도체 소자의 제조방법은, 반도체 기판 상부에 절연막을 형성하는 단계, 상기 절연막 상에 BN막을 형성하는 단계, 상기 BN막과 절연막을 식각하여 다수의 홀을 형성하는 단계, 상기 각 홀 내에 실린더형 스토리지 노드를 형성하는 단계, 상기 BN막을 식각하여, 상기 실린더형 스토리지 노드들을 지지하며 BN막으로 이루어진 지지 패턴을 형성하는 단계 및 상기 지지 패턴 형성 후 잔류하는 절연막을 제거하는 단계를 포함한다.
상기 절연막을 형성하는 단계 후, 상기 절연막 상에 BN막을 형성하는 단계 전, 상기 절연막의 표면을 CMP(Chemical Mechanical Polishing)하는 단계를 더 포함한다.
상기 BN막은 CVD(Chemical Vapor Deposition) 공정으로 형성한다.
상기 CVD 공정은 소오스 가스로서 B3N3H6 가스를 사용하여 수행한다.
상기 CVD 공정은 400∼720℃의 온도 조건 및 4∼10Pa의 압력 조건으로 수행한다.
상기 BN막은 100∼300Å의 두께를 갖도록 형성한다.
상기 지지 패턴을 형성하는 단계는, 상기 스토리지 노드와 BN막 상에 캡핑막을 형성하는 단계, 상기 캡핑막 상에 상기 지지 패턴을 형성하기 위한 마스크 패턴을 형성하는 단계, 상기 마스크 패턴을 식각 마스크로 이용해서, 상기 BN막이 노출되도록 상기 캡핑막을 식각하는 단계, 상기 노출된 BN막을 식각하는 단계, 상기 마스크 패턴을 제거하는 단계 및 상기 캡핑막을 제거하는 단계를 포함한다.
상기 캡핑막은 산화막으로 형성한다.
상기 산화막은 PE-TEOS막을 포함한다.
본 발명은 스토리지 노드들을 고정시키는 지지 패턴을 형성함으로써, 상기 스토리지 노드의 형성틀로서 작용한 몰드 절연막을 제거하기 위한 딥-아웃 공정시 상기 스토리지 노드의 리닝 현상을 개선할 수 있다.
또한, 본 발명은 상기 지지 패턴을 CVD 공정을 통해 헥사고날 구조를 갖는 BN막으로 형성함으로써, 상기 지지 패턴으로 인해 발생되는 크랙을 방지할 수 있다. 따라서, 본 발명은 상기 크랙이 발생된 부분에서 유발되는 누설 캐패시턴스를 억제할 수 있으며, 이를 통해, 반도체 소자 특성 및 신뢰성을 개선할 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 반도체 소자를 설명하기 위한 단면도이다.
도시된 바와 같이, 반도체 기판(200) 상부에 층간 절연막(202)이 형성되어 있으며, 상기 층간 절연막(202) 내에 스토리지 노드 콘택 플러그(204)가 형성되어 있다. 상기 스토리지 노드 콘택 플러그(204) 상에 다수의 실린더형 스토리지 노드(SN)가 형성되어 있다. 그리고, 상기 스토리지 노드 콘택 플러그(204) 및 스토리지 노드(SN)가 형성된 반도체 기판(200) 상에 상기 스토리지 노드(SN)들을 지지하는 지지 패턴(214)이 형성되어 있다. 여기서, 상기 지지 패턴(214)은 BN막, 바람직하게, 결정 성장면이 헥사고날 격자 구조를 갖는 BN막으로 이루어지며, 예컨대, 100∼300Å의 두께를 갖는다.
이와 같이, 본 발명의 실시예에 따른 반도체 소자는 상기 실린더형 스토리지 노드(SN)들을 지지하는 지지 패턴(214)을 구비하며, 이에 따라, 본 발명은 상기 스토리지 노드(SN)의 리닝(Leaning) 현상을 개선할 수 있다.
또한, 본 발명은 상기 지지 패턴(214)이 헥사고날 격자 구조를 갖는 BN막으로 이루어짐으로써, 상기 지지 패턴(214)이 압축 응력(―1×108∼0dyne/cm2 정도)을 가지며, 이를 통해, 본 발명은 상기 지지 패턴(214)의 인장 응력으로 인해 유발되는 크랙을 방지할 수 있다. 따라서, 본 발명은 상기 크랙이 발생된 부분에서 유발되는 누설 캐패시턴스를 억제할 수 있고, 그 결과, 반도체 소자 특성 및 신뢰성을 효과적으로 향상시킬 수 있다.
도 3a 내지 도 3j는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 3a를 참조하면, 반도체 기판(200) 상부에 층간 절연막(202)을 형성한 후, 상기 층간 절연막(202)을 식각하여 콘택홀을 형성한다. 상기 콘택홀을 매립하도록 상기 층간 절연막(202) 상에 도전막, 예컨대, 폴리실리콘막을 형성한다. 상기 층간 절연막(202) 상에 형성된 폴리실리콘막이 제거되도록 상기 폴리실리콘막을 에치백(Etch Back)하여 상기 콘택홀 내에 스토리지 노드 콘택 플러그(204)를 형성한다.
도 3b를 참조하면, 상기 스토리지 노드 콘택 플러그(204)와 층간 절연막(202) 상에 식각 정지막(206)을 형성한 후, 상기 식각 정지막(206) 상에 절연막(212)을 형성한다. 상기 식각 정지막(206)은, 예컨대, 질화막으로 형성하며, 상기 절연막(212)은, 예컨대, PSG(Phospho Silicate Glass)막(208)과 PE-TEOS(Plasma Enhanced-Tetra Ethyl Ortho Silicate)막(210)의 적층막으로 형성한다. 상기 PSG막(208)은, 바람직하게, 3000∼5000Å의 두께로 형성하고, 상기 PE-TEOS막(210)은, 바람직하게, 1000∼14000Å의 두께로 형성한다.
이어서, 상기 PE-TEOS막(210)의 표면에 대해 CMP 공정을 수행한다. 상기 CMP 공정은 상기 PE-TEOS막(210)이, 바람직하게, 1000Å 정도 연마되도록 수행한다.
도 3c를 참조하면, 상기 절연막(212) 상에 후속 딥-아웃 공정시 스토리지 노드 지지용 막으로서 역할하는 BN막(214a)을 형성한다. 상기 BN막(214a)은, 바람직하게, 결정 성장면이 헥사고날 격자 구조를 갖도록 형성하며, 상기 헥사고날 격자 구조를 갖는 BN막(214a)은, 예컨대, 열 CVD 공정으로 형성한다.
여기서, 상기 CVD 공정은 소오스 가스로서, 예컨대, B3N3H6 가스를 사용하여 수행하며, 바람직하게, 100∼720℃의 온도 조건 및 4∼10Pa의 압력 조건으로 수행한다. 상기 CVD 공정을 통해 상기 절연막(212) 상에 100∼300Å의 두께를 갖는 BN막(214a)이 형성된다.
도 3d를 참조하면, 상기 BN막(214a)과 절연막(212) 및 식각 정지막(206)을 식각하여 상기 스토리지 노드 콘택 플러그(204)를 노출시키는 다수의 스토리지 노드용 홀(H)을 형성한다.
도 3e를 참조하면, 상기 스토리지 노드용 홀(H)의 표면을 포함한 BN막(214a) 상에 스토리지 노드용 도전막을 형성한다. 상기 스토리지 노드용 도전막은, 예컨대, TiN막으로 형성하며, 상기 TiN막은 소오스 가스로서, 예컨대, TiCl4 가스를 사용하여 형성한다.
그런 다음, 상기 BN막(214a) 상에 형성된 스토리지 노드용 도전막 부분을 CMP, 또는, 에치-백 공정을 통해 제거하여, 상기 스토리지 노드용 홀(H)의 표면 상에 실린더형 스토리지 노드(SN)를 형성한다.
도 3f를 참조하면, 상기 스토리지 노드(SN)를 포함한 BN막(214a) 상에 캡핑막(216)을 형성한다. 상기 캡핑막(216)은 상기 스토리지 노드(SN)의 산화를 방지할 수 있는 산화막, 예컨대, PE-TEOS막으로 형성하며, 바람직하게, 1000∼1600Å의 두께로 형성한다. 상기 캡핑막(216) 상에 상기 스토리지 노드(SN)들을 지지하는 지지 패턴을 형성하기 위한 마스크 패턴(218)을 형성한다. 상기 마스크 패턴(218)은, 예컨대, 감광막으로 형성한다.
도 3g를 참조하면, 상기 마스크 패턴(218)을 식각 마스크로 이용하여, 상기 캡핑막(216)을 식각한다. 이때, 상기 캡핑막(216)의 식각은 상기 BN막(214a)이 노출되도록 수행한다.
도 3h를 참조하면, 상기 노출된 BN막 부분을 식각하여, 서로 인접한 스토리지 노드(SN)들을 지지하는 지지 패턴(214)을 형성한다.(214a→214) 상기 BN막의 식각시, 상기 BN막 측벽의 스토리지 노드(SN) 부분이 일부 식각될 수도 있다.
도 3i를 참조하면, 상기 지지 패턴(214)이 형성된 반도체 기판의 결과물로부터 상기 마스크 패턴을 제거한 다음, 상기 캡핑막을 제거한다.
도 3j를 참조하면, 상기 지지 패턴(214)의 형성 후 잔류하는 절연막을 제거한다. 상기 절연막의 제거는, 예컨대, 습식 딥-아웃(Dip-Out) 공정으로 수행한다. 한편, 상기 딥-아웃 공정시, 완전히 제거되지 않은 채 잔존하는 캡핑막이 함께 제거될 수도 있다.
이후, 도시하지는 않았으나, 상기 지지 패턴을 포함한 스토리지 노드 상에 유전막과 플레이트 노드를 형성한 후, 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 다른 실시예에 따른 반도체 소자의 제조를 완성한다.
이상에서와 같이, 본 발명의 실시예에서는 스토리지 노드들을 지지하는 지지 패턴을 형성하며, 상기 지지 패턴은 결장 성장면이 헥사고날 격자 구조를 갖는 BN막으로 이루어진다. 여기서, 상기 헥사고날 격자 구조를 갖는 BN막은 산화막 및 절연막과의 식각 선택비의 차가 크다. 자세하게, 산화막 및 절연막:헥사고날 격자 구조를 갖는 BN막의 식각 선택비는 10:1 이상이다.
그러므로, 상기 헥사고날 격자 구조를 갖는 BN막으로 이루어진 지지 패턴은 스토리지 노드의 형성틀로서 작용한 절연막을 제거하기 위한 딥-아웃 공정시 식각되지 않으며, 이를 통해, 본 발명은 상기 지지 패턴을 통해 상기 스토리지 노드들을 고정하여 스토리지 노드들의 리닝 현상을 방지할 수 있다.
또한, 상기 헥사고날 격자 구조를 갖는 BN막은 압축 응력을 갖는 막이다. 그러므로, 본 발명은 종래의 인장 응력을 갖는 지지 패턴으로 인해 유발되는 크랙을 방지할 수 있다. 따라서, 본 발명은 상기 크랙이 발생된 부분에서 유발되는 누설 캐패시턴스를 억제하고, 방전 전압(Breakdown Voltage)을 개선할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 크랙이 발생된 모습을 보여주는 반도체 소자의 사진.
도 2는 본 발명의 실시예에 따른 반도체 소자를 설명하기 위한 단면도.
도 3a 내지 도 3j는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
200 : 반도체 기판 202 : 층간 절연막
204 : 스토리지 노드 콘택 플러그 206 : 식각 정지막
208 : PSG막 210 : PE-TEOS막
212 : 절연막 214a : BN막
H : 스토리지 노드용 홀 SN : 스토리지 노드
216 : 캡핑막 218 : 마스크 패턴
214 : 지지 패턴

Claims (11)

  1. 다수의 실린더형 스토리지 노드를 지지하도록 형성된 지지 패턴을 포함하는 반도체 소자에 있어서,
    상기 지지 패턴은 헥사고날 구조를 갖는 BN막으로 이루어진 것을 특징으로 하는 반도체 소자.
  2. 제 1 항에 있어서,
    상기 BN막은 100∼300Å의 두께를 갖는 것을 특징으로 하는 반도체 소자.
  3. 반도체 기판 상부에 절연막을 형성하는 단계;
    상기 절연막 상에 헥사고날 구조를 갖는 BN막을 형성하는 단계;
    상기 BN막과 절연막을 식각하여 다수의 홀을 형성하는 단계;
    상기 각 홀 내에 실린더형 스토리지 노드를 형성하는 단계;
    상기 BN막을 식각하여, 상기 실린더형 스토리지 노드들을 지지하며 상기 헥사고날 구조를 갖는 BN막으로 이루어진 지지 패턴을 형성하는 단계; 및
    상기 지지 패턴 형성 후 잔류하는 절연막을 제거하는 단계;
    를 포함하는 반도체 소자의 제조방법.
  4. 제 3 항에 있어서,
    상기 절연막을 형성하는 단계 후, 상기 절연막 상에 BN막을 형성하는 단계 전,
    상기 절연막의 표면을 CMP(Chemical Mechanical Polishing)하는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 3 항에 있어서,
    상기 BN막은 CVD(Chemical Vapor Deposition) 공정으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 CVD 공정은 소오스 가스로서 B3N3H6 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제 5 항에 있어서,
    상기 CVD 공정은 400∼720℃의 온도 조건 및 4∼10Pa의 압력 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제 3 항에 있어서,
    상기 BN막은 100∼300Å의 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제 3 항에 있어서,
    상기 지지 패턴을 형성하는 단계는,
    상기 스토리지 노드와 BN막 상에 캡핑막을 형성하는 단계;
    상기 캡핑막 상에 상기 지지 패턴을 형성하기 위한 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 식각 마스크로 이용해서, 상기 BN막이 노출되도록 상기 캡핑막을 식각하는 단계;
    상기 노출된 BN막을 식각하는 단계;
    상기 마스크 패턴을 제거하는 단계; 및
    상기 캡핑막을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제 9 항에 있어서,
    상기 캡핑막은 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 제 10 항에 있어서,
    상기 산화막은 PE-TEOS막을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020080039941A 2008-04-29 2008-04-29 반도체 소자 및 그의 제조방법 KR100979243B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080039941A KR100979243B1 (ko) 2008-04-29 2008-04-29 반도체 소자 및 그의 제조방법
US12/169,708 US7994561B2 (en) 2008-04-29 2008-07-09 Semiconductor device for preventing the leaning of storage nodes
US13/173,394 US8114733B2 (en) 2008-04-29 2011-06-30 Semiconductor device for preventing the leaning of storage nodes and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080039941A KR100979243B1 (ko) 2008-04-29 2008-04-29 반도체 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20090114144A KR20090114144A (ko) 2009-11-03
KR100979243B1 true KR100979243B1 (ko) 2010-08-31

Family

ID=41214179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080039941A KR100979243B1 (ko) 2008-04-29 2008-04-29 반도체 소자 및 그의 제조방법

Country Status (2)

Country Link
US (2) US7994561B2 (ko)
KR (1) KR100979243B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165742A (ja) * 2009-01-13 2010-07-29 Elpida Memory Inc 半導体装置および半導体装置の製造方法
KR20100092221A (ko) * 2009-02-12 2010-08-20 삼성전자주식회사 실린더형 커패시터 하부 전극을 포함하는 반도체 메모리 소자
US8647989B2 (en) * 2011-04-15 2014-02-11 United Microelectronics Corp. Method of forming opening on semiconductor substrate
KR101934421B1 (ko) 2012-11-13 2019-01-03 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
KR102195147B1 (ko) 2014-07-18 2020-12-24 삼성전자주식회사 커패시터를 포함하는 반도체 장치 및 그 제조 방법
KR20170021060A (ko) 2015-08-17 2017-02-27 삼성전자주식회사 반도체 장치
CN105513954B (zh) * 2016-01-29 2019-01-04 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
CN107398780B (zh) * 2016-05-18 2020-03-31 上海新昇半导体科技有限公司 一种晶圆的双面抛光方法
US10692872B2 (en) 2017-12-12 2020-06-23 Varian Semiconductor Equipment Associates, Inc. Device structure for forming semiconductor device having angled contacts

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050000896A (ko) * 2003-06-25 2005-01-06 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR20050019301A (ko) * 2003-08-18 2005-03-03 삼성전자주식회사 개선된 구조적 안정성 및 향상된 캐패시턴스를 갖는캐패시터를 포함하는 반도체 장치 및 그 제조 방법
KR20050059697A (ko) * 2003-12-15 2005-06-21 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR20070086929A (ko) * 2005-01-06 2007-08-27 미쯔비시 지도샤 고교 가부시끼가이샤 통내 분사형 불꽃 점화식 내연기관

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177351B1 (en) * 1997-12-24 2001-01-23 Texas Instruments Incorporated Method and structure for etching a thin film perovskite layer
US6091094A (en) * 1998-06-11 2000-07-18 Siemens Aktiengesellschaft Vertical device formed adjacent to a wordline sidewall and method for semiconductor chips
KR100319560B1 (ko) * 1999-05-03 2002-01-05 윤종용 물리 화학적 연마(cmp) 저지막을 사용한 커패시터 스토리지 전극 형성 방법
US6667502B1 (en) * 1999-08-31 2003-12-23 Micron Technology, Inc. Structurally-stabilized capacitors and method of making of same
KR100311050B1 (ko) * 1999-12-14 2001-11-05 윤종용 커패시터의 전극 제조 방법
US6411492B1 (en) * 2000-05-24 2002-06-25 Conexant Systems, Inc. Structure and method for fabrication of an improved capacitor
KR100331568B1 (ko) * 2000-05-26 2002-04-06 윤종용 반도체 메모리 소자 및 그 제조방법
KR100388682B1 (ko) * 2001-03-03 2003-06-25 삼성전자주식회사 반도체 메모리 장치의 스토리지 전극층 및 그 형성방법
KR100393222B1 (ko) * 2001-04-26 2003-07-31 삼성전자주식회사 커패시터의 스토리지 전극을 포함하는 반도체 장치 및 그제조 방법
US6696336B2 (en) * 2001-05-14 2004-02-24 Micron Technology, Inc. Double sided container process used during the manufacture of a semiconductor device
KR100431656B1 (ko) * 2001-09-11 2004-05-17 삼성전자주식회사 반도체 장치의 제조 방법
JP4005805B2 (ja) * 2001-12-17 2007-11-14 株式会社東芝 半導体装置
KR100449030B1 (ko) * 2002-01-24 2004-09-16 삼성전자주식회사 스택형 캐패시터 및 그의 제조방법
US6784479B2 (en) * 2002-06-05 2004-08-31 Samsung Electronics Co., Ltd. Multi-layer integrated circuit capacitor electrodes
US6914286B2 (en) * 2002-06-27 2005-07-05 Samsung Electronics Co., Ltd. Semiconductor memory devices using sidewall spacers
TWI271872B (en) * 2002-12-30 2007-01-21 Hynix Semiconductor Inc Capacitor and method for fabricating the same
KR100496259B1 (ko) * 2003-02-17 2005-06-17 삼성전자주식회사 다마신 공정을 이용한 배선 및 그 형성 방법, 이를포함하는 반도체 소자 및 그 제조 방법
JP4470144B2 (ja) * 2003-03-19 2010-06-02 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
KR100510527B1 (ko) * 2003-05-01 2005-08-26 삼성전자주식회사 스토리지 전극을 포함하는 반도체 소자 및 그 제조 방법
KR100532435B1 (ko) * 2003-05-15 2005-11-30 삼성전자주식회사 스토리지 노드 및 저항체를 포함하는 반도체 메모리 소자및 그 제조방법
KR100553835B1 (ko) * 2004-01-26 2006-02-24 삼성전자주식회사 캐패시터 및 그 제조 방법
KR100533978B1 (ko) * 2004-06-30 2005-12-07 주식회사 하이닉스반도체 반도체 소자 제조 방법
EP1804301B1 (en) * 2004-10-19 2017-01-11 Nichia Corporation Semiconductor element
KR100620064B1 (ko) * 2004-12-28 2006-09-08 주식회사 하이닉스반도체 반도체장치의 스토리지노드콘택 형성 방법
US7517753B2 (en) * 2005-05-18 2009-04-14 Micron Technology, Inc. Methods of forming pluralities of capacitors
KR100654353B1 (ko) * 2005-06-28 2006-12-08 삼성전자주식회사 커패시터를 구비하는 반도체 집적 회로 장치 및 이의 제조방법
US7199005B2 (en) * 2005-08-02 2007-04-03 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7226845B2 (en) * 2005-08-30 2007-06-05 Micron Technology, Inc. Semiconductor constructions, and methods of forming capacitor devices
US7547598B2 (en) * 2006-01-09 2009-06-16 Hynix Semiconductor Inc. Method for fabricating capacitor in semiconductor device
TWI297931B (en) * 2006-01-11 2008-06-11 Ind Tech Res Inst Cylindrical capacitor and method of manufacturing the same
KR100724074B1 (ko) * 2006-05-22 2007-06-04 삼성전자주식회사 핀 전계 효과 트랜지스터 및 이의 형성 방법
KR100716641B1 (ko) * 2006-06-29 2007-05-09 주식회사 하이닉스반도체 비정질카본층을 이용한 실린더형 캐패시터 제조 방법
KR100865709B1 (ko) * 2007-06-27 2008-10-29 주식회사 하이닉스반도체 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
US7682924B2 (en) * 2007-08-13 2010-03-23 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7736965B2 (en) * 2007-12-06 2010-06-15 International Business Machines Corporation Method of making a FinFET device structure having dual metal and high-k gates
US7700469B2 (en) * 2008-02-26 2010-04-20 Micron Technology, Inc. Methods of forming semiconductor constructions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050000896A (ko) * 2003-06-25 2005-01-06 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR20050019301A (ko) * 2003-08-18 2005-03-03 삼성전자주식회사 개선된 구조적 안정성 및 향상된 캐패시턴스를 갖는캐패시터를 포함하는 반도체 장치 및 그 제조 방법
KR20050059697A (ko) * 2003-12-15 2005-06-21 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR20070086929A (ko) * 2005-01-06 2007-08-27 미쯔비시 지도샤 고교 가부시끼가이샤 통내 분사형 불꽃 점화식 내연기관

Also Published As

Publication number Publication date
US20110256696A1 (en) 2011-10-20
KR20090114144A (ko) 2009-11-03
US7994561B2 (en) 2011-08-09
US20090267197A1 (en) 2009-10-29
US8114733B2 (en) 2012-02-14

Similar Documents

Publication Publication Date Title
KR100979243B1 (ko) 반도체 소자 및 그의 제조방법
KR100929642B1 (ko) 반도체 소자 및 그의 제조방법
US7329917B2 (en) Permeable capacitor electrode
US8941165B2 (en) Methods of fabricating integrated circuit capacitors having u-shaped lower capacitor electrodes
TWI718859B (zh) 動態隨機存取記憶體裝置及其製造方法
KR100960933B1 (ko) 반도체 소자 및 그의 제조방법
KR20100078971A (ko) 반도체 소자 및 그의 제조방법
KR20100036006A (ko) 반도체 소자의 제조방법
KR101111922B1 (ko) 반도체 소자 및 그의 제조방법
KR100842911B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20080001952A (ko) 스토리지 커패시터 및 그의 제조방법
KR101044005B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20080088962A (ko) 반도체 소자의 스토리지 노드 형성방법
KR100745071B1 (ko) 반도체 소자의 제조 방법
KR20030049843A (ko) 반도체 소자 제조 방법
KR101035589B1 (ko) 캐패시터 및 그의 제조방법
KR20090037257A (ko) 반도체 소자의 캐패시터 제조방법
KR20070114952A (ko) 커패시터 형성 방법
KR100680959B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20120093806A (ko) 반도체 소자 및 그 제조 방법
KR20100138467A (ko) 반도체 소자의 메탈 컨택 형성방법
KR20100073097A (ko) 반도체 소자의 커패시터 형성방법
KR20040107133A (ko) 반도체 캐패시터의 저장 전극 형성방법
KR20090100535A (ko) 반도체 소자의 캐패시터 형성방법
KR20040061823A (ko) 반도체소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee