JP2017220642A - 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 - Google Patents

半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 Download PDF

Info

Publication number
JP2017220642A
JP2017220642A JP2016116351A JP2016116351A JP2017220642A JP 2017220642 A JP2017220642 A JP 2017220642A JP 2016116351 A JP2016116351 A JP 2016116351A JP 2016116351 A JP2016116351 A JP 2016116351A JP 2017220642 A JP2017220642 A JP 2017220642A
Authority
JP
Japan
Prior art keywords
film thickness
etching
substrate
outer peripheral
peripheral surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016116351A
Other languages
English (en)
Inventor
大橋　直史
Tadashi Ohashi
直史 大橋
豊田　一行
Kazuyuki Toyoda
一行 豊田
島本　聡
Satoshi Shimamoto
聡 島本
菊池　俊之
Toshiyuki Kikuchi
俊之 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2016116351A priority Critical patent/JP2017220642A/ja
Priority to TW105124473A priority patent/TWI612617B/zh
Priority to KR1020160116184A priority patent/KR101793945B1/ko
Priority to CN201610818466.1A priority patent/CN107492491A/zh
Priority to US15/265,371 priority patent/US9991179B2/en
Publication of JP2017220642A publication Critical patent/JP2017220642A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】エアギャップが形成された半導体装置において、良好な歩留まりを実現可能とする技術を提供する。
【解決手段】
上記課題を解決するために、第一の層間絶縁膜と、前記第一の層間絶縁膜上に形成され、配線として用いられる複数の銅含有膜が埋め込まれる溝と、前記溝の間に設けられ、前記銅含有膜間を絶縁する配線間絶縁膜と、を有する配線層が形成された基板のうち、前記配線層の膜厚情報を受信する工程と、前記基板を処理室の内側に設けられた基板載置部に載置する工程と、前記配線層の膜厚情報に対応したエッチング制御値に基づいて、前記配線層をエッチングする工程と、を有する技術を提供する。
【選択図】図１

Description

本発明は、半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体に関する。
近年、半導体装置は高集積化の傾向にあり、それに伴って配線間が微細化される。このため、配線間において電気的容量が大きくなり、信号の伝搬速度の低下を引き起こすなどの問題がある。そこで、配線間をできるだけ低誘電率化することが求められている。
低誘電率化を実現する方法の一つとして、配線間に空隙を設けるエアギャップ構造が検討されている。空隙を形成する方法として、例えば配線間をエッチングする方法がある。例えば特許文献１にエアギャップの形成方法が記載されている。
特開２００６−３３４７０３
ところが、配線の一部の構造では電界が強くなるため、その部分において電気的容量が大きくなることが懸念される。そのため、歩留まりの低下等を引き起こす恐れがある。
そこで本発明は、エアギャップが形成された半導体装置において、良好な歩留まりを実現可能とする技術を提供することを目的とする。
上記課題を解決するために、第一の層間絶縁膜と、前記第一の層間絶縁膜上に形成され、配線として用いられる複数の銅含有膜が埋め込まれる溝と、前記溝の間に設けられ、前記銅含有膜間を絶縁する配線間絶縁膜と、を有する配線層が形成された基板のうち、前記配線層の膜厚情報を受信する工程と、前記基板を処理室の内側に設けられた基板載置部に載置する工程と、前記配線層の膜厚情報に対応したエッチング制御値に基づいて、前記配線層をエッチングする工程とを有する技術を提供する。
本発明に係る技術によれば、エアギャップが形成された半導体装置において、良好な歩留まりを実現可能とする技術を提供することができる。
一実施形態に係る半導体デバイスの製造フローを説明する説明図である。 一実施形態に係るウエハの説明図である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係る研磨装置を説明する説明図である。 一実施形態に係る研磨装置を説明する説明図である。 一実施形態に係る研磨後の膜厚分布を説明する説明図である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係るウエハの処理状態と、その比較例を説明する説明図である。 一実施形態に係る基板処理装置を説明する説明図である。 一実施形態に係る基板処理装置を説明する説明図である。 一実施形態に係る基板処理装置を説明する説明図である。 一実施形態に係る基板処理装置を説明する説明図である。 一実施形態に係る基板処理装置を説明する説明図である。 一実施形態に係る基板処理装置を説明する説明図である。 一実施形態に係る基板処理フローを説明する説明図である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係る基板処理装置を説明する説明図である。
（第一の実施形態）
以下に本発明の第一の実施形態について説明する。
図1を用いて、半導体装置の製造工程の一工程を説明する。
（配線層形成工程Ｓ１０１）
配線層形成工程Ｓ１０１について説明する。
配線層形成工程Ｓ１０１に関し、図２を用いて説明する。図２は、半導体ウエハ２００に形成する配線層２００６を説明した図である。配線層２００６は、第一の層間絶縁膜２００１上に形成される。第一の層間絶縁膜２００１より下方には、図示しない電極層が存在し、電極層にはゲート電極、アノード等の構成が設けられている。
絶縁膜２００１は例えばポーラス状の炭素含有シリコン膜（ＳｉＯＣ膜）である。絶縁膜２００１上には、配線間絶縁膜２００２が形成されている。配線間絶縁膜２００２は、例えばＳｉＯＣ膜で形成される。
配線間絶縁膜２００２には複数の溝２００３が設けられ、溝２００３の表面にはバリア膜２００４が形成されている。バリア膜２００４は、例えば窒化タンタル膜（ＴａＮ膜）である。
バリア膜２００４上には、スパッタ等によって銅含有膜２００５が形成される。銅含有膜２００５は、後に配線として用いられる。ところで基板面内均一性の観点から、各配線の抵抗値等を等しくする必要がり、そのために溝２００３内を充填させる必要がある。そこで銅含有膜２００５を形成する際には、銅含有膜２００５が溝２００３の上端からはみ出すように形成される。
なお、本実施形態においては、溝２００３内の銅含有膜２００５を銅含有膜２００５ａと呼び、溝２００３の上端からはみ出した部分を銅含有膜２００５ｂと呼ぶ。銅含有膜２００５は、例えば銅で構成される。
（銅含有膜研磨工程Ｓ１０２）
形成された銅含有膜２００５は、配線層２００６上で物理的に接続され、電気的に接続された状態となっている。そこで隣接する銅含有膜２００５ａを絶縁するために、配線層２００６上を研磨装置にて研磨する。具体的には、銅含有膜２００５ｂを研磨する。
隣接する銅含有膜２００５ａを確実に絶縁するために、配線間絶縁膜２００２の上端よりも低い位置まで研磨し、図３に記載のように、配線層２００６上の銅含有膜２００５ｂを除去する。
ここで、図４、図５を用いて、研磨装置４００について説明する。
図４において、４０１は研磨盤であり、４０２はウエハ２００を研磨する研磨布である。研磨盤４０１は図示しない回転機構に接続され、ウエハ２００を研磨する際は、矢印４０６方向に回転される。
４０３は研磨ヘッドであり、研磨ヘッド４０３の上面には、軸４０４が接続される。軸４０４は図示しない回転機構・上下駆動機構に接続される。ウエハ２００を研磨する間、矢印４０７方向に回転される。
４０５はスラリー（研磨剤）を供給する供給管である。ウエハ２００を研磨する間、供給管４０５から研磨布４０２に向かってスラリーが供給される。
続いて、図５を用いて、研磨ヘッド４０３とその周辺構造の詳細を説明する。図５は研磨ヘッド４０３の断面図を中心に、その周辺構造を説明する説明図である。研磨ヘッド４０３は、トップリング４０３ａ、リテナーリング４０３ｂ、弾性マット４０３ｃを有する。研磨する間、ウエハ２００の外側はリテナーリング４０３ｂによって囲まれると共に、弾性マット４０３ｃによって研磨布４０２に抑えつけらえる。リテナーリング４０３ｂには、リテナーリング４０３ｂの外側から内側にかけてスラリーが通過するための溝４０３ｄが形成されている。溝４０３ｄはリテナーリング４０３ｂの形状に合わせて、円周状に複数設けられている。溝４０３ｄを介して、フレッシュなスラリーと、使用済みのスラリーが入れ替わるよう構成されている。
続いて、本工程における動作を説明する。
研磨ヘッド４０３内にウエハ２００を搬入したら、供給管４０５からスラリーを供給すると共に、研磨盤４０１及び研磨ヘッド４０３を回転させる。スラリーはリテナーリング４０３ｂ内に流れ込み、ウエハ２００の表面を研磨する。このように研磨することで、図３に記載のように、銅含有膜２００５ｂを除去することができる。所定の時間研磨したら、ウエハ２００を搬出する。
ところで、研磨後の配線層２００６のウエハ面内の膜厚分布を調査したところ、ウエハ２００の面内では、図３のように、配線間絶縁膜２００２の高さが揃わない場合があることがわかった。ウエハ面内で確認すると例えば図６のように、ウエハ２００の外周面の膜厚が中央面に比べて薄い分布Ａや、ウエハ２００の中央面の膜厚が外周面に比べて厚い分布Ｂが見受けられる。
膜厚分布に偏りがあると、後述する空隙形成工程１０６にて、空隙を所望の深さまで形成することができる箇所とできない箇所が存在してしまう、という問題がある。ここでいう空隙とは、後にエアギャップとして用いられる空隙である。これらのばらつきは、半導体装置の歩留まり低下を引き起こす。
発明者による鋭意研究の結果、分布Ａ、分布Ｂそれぞれに原因があることがわかった。以下にその原因を説明する。
分布Ａの原因はウエハに対するスラリーの供給方法である。前述のように、研磨布４０２に供給されたスラリーはリテナーリング４０３ｂを介して、ウエハ２００の周囲から供給される。そのため、ウエハ２００の中央面にはウエハ外周面を研磨した後のスラリーが流れ込み、一方ウエハ外周面にはフレッシュなスラリーが流れ込む。フレッシュなスラリーは研磨効率が高いため、ウエハ２００の外周面は中央面よりも研磨されてしまう。以上のことから、配線層２００６の膜厚は分布Ａのようになると考えられる。
分布Ｂになる原因はリテナーリング４０３ｂの摩耗である。研磨装置４００にて多くのウエハを研磨すると、研磨布４０２に押し付けられたリテナーリング４０３ｂの先端が摩耗し、溝４０３ｄや研磨布４０２との接触面が変形したりする。そのため、本来供給されるべきスラリーがリテナーリング４０３ｂの内周に供給されない場合がある。このような場合、ウエハ２００の外周面にスラリーが供給されないので、ウエハ２００の中央面が研磨され、外周面が研磨されない状態になる。従って、配線層２００６の膜厚は分布Ｂのようになると考えられる。
（膜厚測定工程Ｓ１０３）
本工程では、配線層２００６の膜厚を測定する。測定は、例えば既存の光学測定装置にて行い、ここでは光が透過する配線間絶縁膜２００２を対象に行う。測定箇所は基板面内において少なくとも二箇所であり、一箇所はウエハ２００の中央面である。もう一箇所はウエハ２００の外周面である。本実施形態においては、ウエハ中央面における配線間絶縁膜２００２を配線間絶縁膜２００２ａと呼び、ウエハ外周面における配線間絶縁膜２００２を配線間絶縁膜２００２ｂと呼ぶ。
測定装置は、図３の状態のウエハ２００を測定し、具体的には配線間絶縁膜２００２ａの高さＨａと、配線間絶縁膜２００２ｂの高さＨｂを測定する。なお、ここでいう配線間絶縁膜の高さとは、第一の層間絶縁膜２００１の上端から配線間絶縁膜２００２の上端までの幅をいう。
配線間絶縁膜の膜厚を測定すると共に、膜厚分布を測定し、測定装置はそれらの情報を上位装置に送信する。
（拡散防止膜形成工程Ｓ１０４）
続いて、拡散防止膜形成工程Ｓ１０４について、図７を用いて説明する。ここでは図３の配線層２００６が形成された状態のウエハ２００に対して、拡散防止膜２００７を形成する。拡散防止膜２００７は、例えばＳｉＯＮ膜である。拡散防止膜２００７は絶縁性の性質および拡散を抑制する性質を有する。拡散防止膜２００７を形成することで、銅含有膜２００５の成分が上層への拡散を抑制することができる。また、著しく配線間が狭い場合には、配線層２００６上に形成される上層を介して隣接する配線（銅含有膜２００５）同士が導通する恐れがあるが、拡散防止膜２００７によってそれを抑制することができる。本実施形態においては、ウエハ中央面における拡散防止膜２００７を拡散防止膜２００７ａと呼び、ウエハ外周面における拡散防止膜２００７を拡散防止膜２００７ｂと呼ぶ。
（レジスト塗布・露光工程Ｓ１０５）
次にレジスト塗布・露光工程Ｓ１０５について説明する。
ここでは、図７に記載の拡散防止膜２００７が形成された状態のウエハ２００を処理する。まず、拡散防止膜２００７上に、パターニング用のレジスト層２００８を形成する。その後露光処理を行い、図８に記載のように、レジスト層２００８を所望のパターンに形成する。本実施形態においては、ウエハ中央面におけるレジスト層２００８をレジスト層２００８ａと呼び、ウエハ外周面におけるレジスト層２００８をレジスト層２００８ｂと呼ぶ。
（空隙形成工程Ｓ１０６）
レジスト層２００８を所望のパターンに形成したら、エッチング処理を行い、図９に記載のように、配線間絶縁膜２００２の一部をエッチングし、銅含有膜２００５間に空隙２００９を形成する。たとえば、隣り合う銅含有膜２００５の間に空隙２００９を形成する。空隙２００９は、後にエアギャップとして構成される。本実施形態においては、ウエハ中央面における空隙２００９を空隙２００９ａと呼び、ウエハ外周面における空隙２００９を空隙２００９ｂと呼ぶ。空隙２００９を形成後、レジスト２００８を除去する。
ここで本実施形態における空隙について詳細を説明する。
近年の微細化、高密度化に伴い、配線間の距離が狭くなってきている。そうなると配線間でコンデンサ容量が増加して信号遅延が発生するという問題がある。この場合、従来同様、配線間に低誘電率の絶縁物を充填することが考えられるが、それには物理的な限界がある。それを回避するために、配線間にエアギャップと呼ばれる空隙を設け、誘電率を下げる。
ところで、エアギャップ構造においても、隣接する配線が導通してしまうことが考えられる。これに関して本実施形態である図１０（Ａ）と、本実施形態の比較例である図１０（Ｂ）を用いて説明する。図１０は空隙が形成された箇所を拡大した図である。ここでは、一方の溝２００３を溝２００３ａとし、隣接する溝２００３を溝２００３ｂと呼ぶ。更には、溝２００３ａ、溝２００３ｂそれぞれの底（溝の下端とも呼ぶ。）のうち、空隙２００９を介して隣接する部分を溝２００３ｃと呼ぶ。なお、溝２００３ｃは点線○で囲む箇所である。
図１０（Ａ）、（Ｂ）それぞれの空隙２００９は、溝２００３に挟まれる空間である空間２０１０を有する。図１０（Ａ）においては、更に空間２０１１を有する。空間２０１１は、溝２００３の底位置よりも下方の位置に設けられた空間である。即ち、溝２００３ｃよりも下方に設けられている。空間２０１１は、例えば配線間絶縁膜２００１に設けられる。
ところで、このように溝２００３中に銅含有膜２００３を充填した場合、溝２００３ｃにおいて電界が集中する。そのため、図１０（Ｂ）のような構成の場合、点線矢印２０１２のように、層間絶縁膜２００１を介して電流がリークする恐れがある。そうなると、配線間の距離が縮まっている場合、リーク電流によって隣接する配線同士が導通してしまうという問題が発生する。
そこで発明者は、図１０（Ａ）のように、空間２０１１を設けることとした。このようにすることで、溝２００３ｃよりも下方においても空隙が形成されるので、図１０（Ｂ）のようにリーク電流によって隣接する配線同士が導通するという問題を抑制することが可能となる。
（基板処理装置）
次に、空隙形成工程Ｓ１０６で使用する基板処理装置１００について、図１１から図１６を用いて説明する。本実施形態においては、基板処理装置１００は空隙２００９を形成するためのエッチング装置として用いられる。本実施形態においては、基板処理装置１００は、図１１に示されているように、枚葉式基板処理装置として構成されている。
図１１に示すとおり、基板処理装置１００は処理容器２０２を備えている。処理容器２０２は、例えば横断面が円形であり扁平な密閉容器として構成されている。また、処理容器２０２は、例えばアルミニウム（Ａｌ）やステンレス（ＳＵＳ）などの金属材料または、石英により構成されている。処理容器２０２内には、基板としてのシリコンウエハ等のウエハ２００を処理する処理空間（処理室）２０１、搬送室２０３が形成されている。処理容器２０２は、上部容器２０２ａと下部容器２０２ｂで構成される。上部容器２０２ａと下部容器２０２ｂの間には仕切り板２０４が設けられる。上部処理容器２０２ａに囲まれた空間であって、仕切り板２０４よりも上方の空間を処理空間と呼び、それを構成する部屋を処理室２０１と呼ぶ。下部容器２０２ｂに囲まれた空間であって、仕切り板よりも下方の空間を搬送空間と呼び、それを構成する部屋を搬送室２０３と呼ぶ。仕切り板２０４は絶縁体で構成されており、後述する基板載置台２１２と下部容器２０２ｂを絶縁する。
上部容器２０２ａと下部容器２０２ｂとの間には、絶縁体で構成され、上部容器２０２ａを支持する支持部２０８が設けられる。支持部２０８は、上部容器２０２ａと下部容器２０２ｂとを電気的に絶縁する。
下部容器２０２ｂの側面には、ゲートバルブ２０５に隣接した基板搬入出口２０６が設けられており、ウエハ２００は基板搬入出口２０６を介して図示しない搬送室との間を移動する。下部容器２０２ｂの底部には、リフトピン２０７が複数設けられている。
処理室２０１内には、ウエハ２００を支持する基板載置部２１０が設けられている。基板載置部２１０は、ウエハ２００を載置する載置面２１１と、載置面２１１を表面に持つ基板載置台２１２とを有する。基板載置台２１２内には後述するバイアス電極２１９が設けられている。基板載置台２１２には、リフトピン２０７が貫通する貫通孔２１４が、リフトピン２０７と対応する位置にそれぞれ設けられていても良い。
基板載置台２１２はシャフト２１７によって支持される。シャフト２１７は、処理容器２０２の底部を貫通しており、更には処理容器２０２の外部で昇降機構２１８に接続されている。昇降機構２１８を作動させてシャフト２１７及び基板載置台２１２を昇降させることにより、基板載置面２１１上に載置されるウエハ２００を昇降させることが可能に構成される。なお、シャフト２１７下端部の周囲はベローズ２１６により覆われており、処理室２０１内は気密に保持されている。
基板載置台２１２は、ウエハ２００の搬送時には、基板載置面２１１が基板搬入出口２０６の位置（ウエハ搬送位置）となるように下降し、ウエハ２００の処理時には図１１で示されるように、ウエハ２００が処理室２０１内の処理位置（ウエハ処理位置）まで上昇する。
具体的には、基板載置台２１２をウエハ搬送位置まで下降させた時には、リフトピン２０７の上端部が基板載置面２１１の上面から突出して、リフトピン２０７がウエハ２００を下方から支持するようになっている。また、基板載置台２１２をウエハ処理位置まで上昇させたときには、リフトピン２０７は基板載置面２１１の上面から埋没して、基板載置面２１１がウエハ２００を下方から支持するようになっている。なお、リフトピン２０７は、ウエハ２００と直接触れるため、例えば、石英やアルミナなどの材質で形成することが望ましい。なお、リフトピン２０７に昇降機構を設けて、基板載置台２１２とリフトピン２０７が相対的に動くように構成してもよい。
バイアス電極２１９について図１２、図１３を用いて説明する。基板載置台２１２には、バイアス電極２１９としての第１バイアス電極２１９ａと第２バイアス電極２１９ｂが設けられている。第１バイアス電極２１９ａは、整合器２２０ａと接続され、第２バイアス電極２１９ｂは、整合器２２０ｂと接続される。更に、第１バイアス電極２１９ａ、第２バイアス電極２１９ｂは、それぞれアースに接続される。図１３に示すように第１バイアス電極２１９ａと第２バイアス電極２１９ｂは、同心円状に形成され、基板の中心側の電位と外周側の電位を調整可能に構成される。
また、整合器２２０ａに高周波電源２２１ａを設け、整合器２２０ｂに高周波電源２２１ｂを設ける様に構成しても良い。高周波電源２２１ａを設けることによって、第１バイアス電極２１９ａの電位の調整幅を広げることができ、ウエハ２００の中心側に引き込まれる活性種の量の調整幅を広げることができる。また、高周波電源２２１ｂを設けることによって、第２バイアス電極２１９ｂの電位の調整幅を広げることができ、ウエハ２００の外周側に引き込まれる活性種の量の調整幅を広げることができる。例えば、活性種がプラスの電位の場合に、第１バイアス電極２１９ａの電位をマイナスとなる様に構成し、第２バイアス電極２１９ｂの電位を第１バイアス電極２１９ａの電位よりも高くなるように構成することによって、ウエハ２００の外周側に供給される活性種量よりも中心側に供給される活性種量を多くすることができる。また、処理室２０１内に生成される活性種の電位が中性に近い場合であっても、高周波電源２２１ａと高周波電源２２１ｂのいずれか若しくは両方を用いることによって、ウエハ２００に引き込む量を調整することができる。
本実施形態においては、バイアス電極２１９、整合器２２０ａ、整合器２２０ｂをバイアス調整部と呼ぶ。高周波電源２２１ａ、高周波電源２２１ｂをバイアス調整部に含めても良い。
（排気系）
処理室２０１（上部容器２０２ａ）の内壁上面には、処理室２０１の雰囲気を排気する排気口２２３が設けられている。排気口２２３には排気管２２４が接続されており、排気管２２４には、処理室２０１内を所定の圧力に制御するＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）等の圧力調整器２２５、真空ポンプ２２６が順に直列に接続されている。主に、排気口２２３、排気管２２４、圧力調整器２２５により、排気部（排気ライン）が構成される。なお、真空ポンプ２２６を排気部に含めるように構成しても良い。
（バッファ室）
処理室２０１の上方には、バッファ室２３２が設けられている。バッファ室２３２は、側壁２３２ａ、天井２３２ｂにより構成されている。バッファ室２３２は、シャワーヘッド２３４を内包する。バッファ室２３２の内壁２３２aとシャワーヘッド２３４との間には、ガス供給経路２３５が構成される。即ち、ガス供給経路２３５はシャワーヘッド２３４の外壁２３４ｂを囲むように設けられる。
シャワーヘッド２３４と処理室２０１を区画する壁には、分散板２３４ａが設けられる。分散板２３４ａは例えば円盤状に構成される。処理室２０１側から見ると、図１４のようにガス供給経路２３５はシャワーヘッド側壁２３４ｂと側壁２３２ａの間であって、分散板２３４の水平方向周囲に設けられた構造となる。
バッファ室２３２の天井２３２ｂには、ガス導入管２３６が貫通されている。更に、ガス導入管２３８が接続されている。ガス導入管２３６はシャワーヘッド２３４に接続される。ガス導入管２３６、ガス導入管２３８は後述するガス供給系に接続される。
ガス導入管２３６から導入されたガスはシャワーヘッド２３４を介して処理室２０１に供給される。ガス導入管２３８から導入されたエッチングガスはガス供給経路２３５を介して処理室２０１に供給される。
シャワーヘッド２３４から供給されたガスはウエハ２００の中心に供給される。ガス供給経路２３５から供給されたガスはウエハ２００の外周面に供給される。ウエハの外周面（エッジ）とは、前述のウエハ中心に対して、その外周をいう。
シャワーヘッド２３４は、例えば、石英、アルミナ、ステンレス、アルミなどの材料で構成される。
（ガス供給系）
続いて、図１５を用いてガス供給系を説明する。
図１５のＡ１は図１１のＡ１に接続され、Ａ２は図１１のＡ２に接続される。即ち、ガス供給管２４１ａはガス導入管２３６に接続され、ガス供給管２４２ａはガス導入管２３８に接続される。
ガス供給管２４１ａには、上流から合流管２４０ｂ、マスフローコントローラ２４１ｂ、バルブ２４１ｃが設けられる。マスフローコントローラ２４１ｂ、バルブ２４１ｃによって、ガス供給管２４１ａを通過するガスの流量が制御される。合流管２４０ｂの上流にはシリコンを含む膜をエッチング可能なフッ素系エッチングガスのガス源２４０ａが設けられる。エッチングガスとしては、例えば四フッ化炭素（ＣＦ４）や六フッ化エタン（Ｃ２Ｆ６）などのフッ素系ガスが用いられる。
好ましくは、バルブ２４１ｃの下流側に、不活性ガスを供給するための第一の不活性ガス供給管２４３ａが接続される。不活性ガス供給管２４３ａには、上流から不活性ガス源２４３ｂ、マスフローコントローラ２４３ｃ、バルブ２４３ｄが設けられる。不活性ガスは例えば窒素（Ｎ２）ガスが用いられる。不活性ガスは、ガス供給管２４１ａを流れるガスに添加され、希釈ガスとして使用される。マスフローコントローラ２４３ｃ、バルブ２４３ｄを制御することで、ガス導入管２３６、シャワーヘッド２３４を介して供給するエッチングガスの濃度や流量を、より最適にチューニングすることができる。
ガス導入管２３８と接続されるガス供給管２４２ａには、上流から合流管２４０ｂ、マスフローコントローラ２４２ｂ、バルブ２４２ｃが設けられる。マスフローコントローラ２４２ｂ、バルブ２４２ｃによって、ガス供給管２４２ａを通過するガスの流量が制御される。合流管２４０ｂの上流にはエッチングガスのガス源２４０ａが設けられる。
好ましくは、バルブ２４２ｃの下流側に、不活性ガスを供給するための第二の不活性ガス供給管２４４ａが接続される。不活性ガス供給管２４４ａには、上流から不活性ガス源２４４ｂ、マスフローコントローラ２４４ｃ、バルブ２４４ｄが設けられる。不活性ガスは例えばヘリウム（Ｈｅ）ガスが用いられる。不活性ガスは、ガス供給管２４２ａを流れるガスに添加され、希釈ガスとして使用される。マスフローコントローラ２４４ｃ、バルブ２４４ｄを制御することで、ガス導入管２３８、ガス供給経路２３５を流れるガスの濃度や流量を、より最適にチューニングすることができる。
ガス供給管２４１ａ、マスフローコントローラ２４１ｂ、バルブ２４１ｃ、ガス供給管２４２ａ、マスフローコントローラ２４２ｂ、バルブ２４２ｃ、合流管２４０ｂをまとめてエッチングガス供給部と呼ぶ。なお、ガス源２４０ａ、ガス導入管２３６、ガス導入管２３８をガス供給部に含めても良い。
第一の不活性ガス供給管２４３ａ、マスフローコントローラ２４３ｃ、バルブ２４３ｄ、第二の不活性ガス供給管２４４ａ、マスフローコントローラ２４４ｃ、バルブ２４４ｄをまとめて不活性ガス供給部と呼ぶ。なお、不活性ガス源２４３ｂ、不活性ガス源２４４ｂを不活性ガス供給部に含めても良い。
更には、エッチングガス供給部に不活性ガス供給部を含めても良い。
（プラズマ生成部）
上部容器２０２ａにはプラズマ生成部２１５が接続される。プラズマ生成部２１５は、電源２１５ａと整合部２１５ｂとそれらを上部容器２０２ａに接続する配線２１５ｃを少なくとも有する。プラズマ生成部２１５は後述するコントローラ２６０に接続される。
プラズマ生成部２１５において、電源２１５ａがオンになると、処理室２０１に供給されたエッチングガスはプラズマ状態となる。電源２１５のオン/オフの切り替えは、コントローラ２６０の指示によって制御される。
（コントローラ）
基板処理装置１００は、基板処理装置１００の各部の動作を制御するコントローラ２６０を有している。
コントローラ２６０の概略を図１６に示す。制御部（制御手段）であるコントローラ２６０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２６０ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２６０ｂ、記憶部としての記憶装置２６０ｃ、Ｉ／Ｏポート２６０ｄを備えたコンピュータとして構成されている。ＲＡＭ２６０ｂ、記憶装置２６０ｃ、Ｉ／Ｏポート２６０ｄは、内部バス２６０ｆを介して、ＣＰＵ２６０ａとデータ交換可能なように構成されている。基板処理装置１００内のデータの送受信は、送受信部２６０ｅの支持により行われる。
コントローラ２６０には、例えばタッチパネル等として構成された入出力装置２６１や、外部記憶装置２６２が接続可能に構成されている。更に、上位装置２７０にネットワークを介して接続される受信部２６３が設けられる。受信部２６０は、上位装置から他の装置の情報を受信することが可能である。
記憶装置２６０ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置２６０ｃ内には、基板処理装置の動作を制御する制御プログラムや、後述する基板処理の手順や条件などが記載されたプロセスレシピ等が読み出し可能に格納されている。例えば、配線層２００６の膜厚分布と、ガス供給部やプラズマ生成部の制御とを関連させたデータ等が記憶されている。なお、プロセスレシピは、後述する基板処理工程における各手順をコントローラ２６０に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、このプログラムレシピや制御プログラム等を総称して、単にプログラムともいう。なお、本明細書においてプログラムという言葉を用いた場合は、プログラムレシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、その両方を含む場合がある。また、ＲＡＭ２６０ｂは、ＣＰＵ２６０ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート２６０ｄは、ゲートバルブ２０５、昇降機構２１８、バイアス電極２１９、圧力調整器２２５、真空ポンプ２２６等、基板処理装置１００の各構成に接続されている。
ＣＰＵ２６０ａは、記憶装置２６０ｃからの制御プログラムを読み出して実行すると共に、入出力装置２６１からの操作コマンドの入力等に応じて記憶装置２６０ｃからプロセスレシピを読み出すように構成されている。そして、ＣＰＵ２６０ａは、読み出されたプロセスレシピの内容に沿うように、ゲートバルブ２０５の開閉動作、昇降機構２１８の昇降動作、バイアス電極２１９への電力供給動作、圧力調整器２２５の圧力調整動作、真空ポンプ２２６のオンオフ制御、マスフローコントローラの流量調整動作、バルブ等を制御可能に構成されている。
なお、コントローラ２６０は、専用のコンピュータとして構成されている場合に限らず、汎用のコンピュータとして構成されていても良い。例えば、上述のプログラムを格納した外部記憶装置（例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯなどの光磁気ディスク、ＵＳＢメモリやメモリカード等の半導体メモリ）２６２を用意し、係る外部記憶装置２６２を用いて汎用のコンピュータにプログラムをインストールすること等により、本実施形態に係るコントローラ２６０を構成することができる。なお、コンピュータにプログラムを供給するための手段は、外部記憶装置２６２を介して供給する場合に限らない。例えば、インターネットや専用回線等の通信手段を用い、外部記憶装置２６２を介さずにプログラムを供給するようにしても良い。なお、記憶装置２６０ｃや外部記憶装置２６２は、コンピュータ読み取り可能な記録媒体として構成される。以下、これらを総称して、単に記録媒体ともいう。なお、本明細書において、記録媒体という言葉を用いた場合は、記憶装置２６０ｃ単体のみを含む場合、外部記憶装置２６２単体のみを含む場合、または、その両方を含む場合がある。
（基板処理方法）
続いて、基板処理装置１００を用いた空隙形成方法について、図１７を用いて説明する。図１７は、図１における空隙形成工程Ｓ１０６の詳細を説明した図である。空隙形成方法は基板処理方法の一つである。なお、以下の説明において、基板処理装置を構成する各部の動作はコントローラ２６０により制御される。
（膜厚情報受信工程Ｓ３００２）
膜厚測定工程Ｓ１０３で測定した膜厚情報を、上位装置２７０から受信部２６３が受信する。受信した情報は、配線間絶縁膜２００２の膜厚情報である。具体的には、配線間絶縁膜２００２ａや配線間絶縁膜２００２ｂの膜厚情報である。本実施形態においては膜厚分布情報とも呼ぶ。受信した情報は、ＲＡＭ２６０ｂに一時的に格納される。
（基板搬入工程Ｓ３００４）
レジスト塗布・露光工程Ｓ１０５の後、ウエハ２００は基板処理装置１００に搬入される。
ここでは、基板載置部２１０を昇降機構２１８によって下降させ、リフトピン２０７が貫通孔２１４から基板載置部２１０の上面側に突出させた状態にする。また、処理室２０１内を所定の圧力に調圧した後、ゲートバルブ２０５を開放し、ゲートバルブ２０５からリフトピン２０７上にウエハ２００を載置させる。ウエハ２００をリフトピン２０７上に載置させた後、昇降部２１８によって基板載置部２１０を所定の位置まで上昇させることによって、ウエハ２００が、リフトピン２０７から基板載置部２１０へ載置されるようになる。
（エッチング制御値調整工程Ｓ３００６）
ＣＰＵ２６０ａはＲＡＭ２６０ｂに受信された膜厚情報と、記憶装置２６０ｃに記憶されたエッチング制御値データベースを読み出す。ここでいうエッチング制御値とは、例えばマスフローコントローラ、バルブ、プラズマ生成部等の制御データやそれらの稼働時間等のデータである。
続いてＣＰＵ２６０ａは、受信した膜厚情報とエッチング制御データベースとを比較すると共に、膜厚情報に応じたエッチング制御値を抽出する。更に、ＣＰＵ２６０ａは、抽出したエッチング制御値を実現するよう、各構成に指示する。
次に、抽出されたエッチング制御値に基づいた処理について概要を説明する。詳細は後述する。
まず、処理室２０１内が所定の圧力（真空度）となるように、排気管２２４を介して処理室２０１内を排気する。この際、抽出したエッチング制御値の圧力値となるよう、圧力調整器２２５としてのＡＰＣバルブの弁の開度をフィードバック制御する。
ウエハ２００が基板載置部２１０に載置され、処理室２０１内の雰囲気が安定した後、マスフローコントローラ２４１ｂ、マスフローコントローラ２４２ｂ、プラズマ制御部２１５を稼働させると共に、バルブ２４１ｃ、バルブ２４２ｃの開度を調整する。このとき、マスフローコントローラ２４３ｃ、マスフローコントローラ２４４ｃを稼働させると共に、バルブ２５２ｄ、バルブ２４４ｄの開度を調整しても良い。
（エッチングガス供給工程Ｓ３００８）
エッチングガス供給工程では、ガス供給系から処理室２０１にガスを供給する。
ここでは、エッチング制御値調整工程Ｓ３００６で調整されたマスフローコントローラやバルブを制御して、ウエハの中央面に供給するガスの量（もしくは濃度）と外周面に供給するガスの量（もしくは濃度）をそれぞれ制御する。
供給されたエッチングガスは、プラズマ生成部２１５によってプラズマ状態とされる。プラズマ状態のエッチングガスは処理室２０１内に供給され、ウエハ２００と反応し、空隙２００９を形成する。
なお、エッチングガスを供給する際、バイアス調整部によって基板載置部２１０のバイアスを調整しても良い。バイアスを調整する際は、上位装置２７０から受信した配線間絶縁膜２００２の膜厚測定データに応じて、高周波電源２２１ａ、高周波電源２２１ｂを制御し、第１バイアス電極２１９ａの電位と第２バイアス電極２１９ｂの電位を調整する。
このようにウエハ２００の中央または外周それぞれに到達するエッチングガスのイオン成分量を調整することで、ウエハ２００の中央と外周とでエッチング量を調整することができる。
更には、高周波電源を用いることから、より確実な異方性エッチングを実現することができる。したがって、空隙２００９と溝２００３の間の壁２０１３の厚みを確保しつつ、空隙２００９を形成することが可能となる。このようにすることで、空隙形成後の半導体装置の構造では、横方向に対する強度を保つことができる。仮に高周波電源を用いない場合、イオンの引き込みが弱くなるため壁２０１３をエッチングしてしまうことが考えられる。この場合、配線の横方向の強度が低くなってしまう恐れがある。
所定の時間経過後、各バルブを閉じて、ガスの供給を停止する。
（基板搬出工程Ｓ３０１０）
成膜工程が終わった後、基板載置部２１０を昇降機構２１８によって下降させ、リフトピン２０７が貫通孔２１４から基板載置部２１０の上面側に突出させた状態にする。また、処理室２０１内を所定の圧力に調圧した後、ゲートバルブ２０５を解放し、ウエハ２００をリフトピン２０７上からゲートバルブ２０５外へ搬送する。
続いて、本実施形態におけるエッチング制御値調整工程Ｓ３００６の詳細について説明する。
前述のように、研磨工程Ｓ１０２終了後、配線間絶縁膜２００２は、ウエハの中央面と外周面とで膜厚が異なってしまう。測定工程Ｓ１０３ではその膜厚分布を測定する。測定結果は上位装置２７０を通して、ＲＡＭ２６０ｂに格納される。格納されたデータは記憶装置２６０ｃ内のレシピと比較され、そのレシピに基づいた装置制御が為される。
次に、ＲＡＭ２６０ｂに格納されたデータが分布Ａである場合を説明する。分布Ａの場合とは、図６、図７に記載のように、配線間絶縁膜２００２ａの膜厚Ｈａが配線間絶縁膜２００２ｂ膜厚Ｈｂよりも厚い場合をいう。
分布Ａの場合、本工程では、ウエハ中央面のエッチング量に対して、ウエハ外周面のエッチング量を少なくするよう制御する。例えば、エッチングガスの供給量を１０〜１００ｓｃｃｍとする。更には、エッチング時間を膜厚が厚いほう、即ちウエハ中央のエッチング時間に合わせる。本実施形態においては、前述したように少なくとも空間２０１１を形成できる程度の時間でエッチング処理を行うものとする。また、最大でも、層間絶縁膜２００１を貫通しない程度のエッチング時間とする。例えば、３０〜１２０秒である。
ここで、膜厚が厚い方にエッチング時間を合わせる理由を説明する。仮に膜厚が薄いほう（分布Ａの場合はウエハ外周、分布Ｂの場合はウエハ中央）にエッチング時間を合わせた場合、膜厚が厚いほう（分布Ａの場合はウエハ中央、分布Ｂの場合はウエハ外周）にてエッチング量が不十分となる恐れがある。そのため、空間２０１１を形成できない恐れがある。その場合、配線間の導通につながってしまう。
そこで、本実施形態においては、膜厚が厚いほうにエッチング時間を合わせることで、ウエハ２００の中央と外周において、確実に空間２０１１を形成可能とする。
続いて、ウエハ２００の中央面のエッチング量を多くし、ウエハ２００の外周面のエッチング量をウエハ中央面よりも少なくする具体的な方法を説明する。ここではエッチングガスを供給する際、ウエハ２００の外周面に供給するエッチングガスの成分を、中央面よりも少なくするよう制御する。
このときガス供給系では、マスフローコントローラ２４１ｂを制御すると共に、バルブ２４１ｃの開度を制御し、シャワーヘッド２３４から処理室２０１に供給するエッチングガスの量を制御する。更に、マスフローコントローラ２４２ｂを制御すると共に、バルブ２４２ｃの開度を制御し、ガス供給経路２３５から処理室２０１にエッチングガスを供給する。ウエハ表面における単位面積当たりのエッチングガスの暴露量は、ガス供給経路２３５から供給されるガスの暴露量がシャワーヘッドから供給されるガスの暴露量よりも少なくなるよう制御される。
シャワーヘッド２３４を介して供給されたエッチングガスは、ウエハ２００の中央面に形成された配線間絶縁膜２００２ａ上に供給される。供給されたエッチングガスは、図９に記載のように、配線間絶縁膜２００２ａをエッチングし、溝２００９ａを形成する。
ガス供給経路２３５を介して供給されたエッチングガスはウエハ２００の外周面に形成された配線間絶縁膜２００２ｂ上に供給される。供給されたエッチングガスは、図９に記載のように、配線間絶縁膜２００２ｂをエッチングし、溝２００９ｂを形成する。
前述のように、ウエハ表面における単位面積当たりのエッチングガスの暴露量は、配線間絶縁膜２００２ａ上が配線間絶縁膜２００２ｂ上よりも多くなるので、配線間絶縁膜２００２ａのエッチング量を配線間絶縁膜２００２ｂのエッチング量よりも多くできる。
このとき、図９、図１０（Ａ）に記載のように、溝２００９ａ、溝２００９ｂそれぞれで空間２０１１が形成されるよう、エッチング時間を調整する。このようにして、ウエハ２００の面内において、溝２００９に空間２０１１を形成することが可能となる。したがって、電力成分の漏洩が抑制された、高品質な半導体装置を提供することができる。
なお、エッチングガスの供給を制御する際に、第１バイアス電極２１９ａと第２バイアス電極２１９ｂそれぞれの電位を調整してもよい。例えば、第１バイアス電極２１９ａの電位が第２バイアス電極２１９ｂの電位よりも低くなるように、高周波電源２２１ａと高周波電源２２１ｂがそれぞれ調整される。第１バイアス電極２１９ａの電位を第２バイアス電極２１９ｂの電位よりも低くすることによって、ウエハ２００の中心側に引き込まれるイオン成分の量を、ウエハ２００の外周側に引き込まれるイオン成分の量よりも多くすることができ、ウエハ２００の中心側のエッチング量を外周側のエッチング量よりも多くすることができる。
このようにすることで、ウエハ表面における単位面積当たりのエッチングガスの暴露量に関し、シャワーヘッド２３４から供給されるエッチングガス量がガス供給経路２３５から供給されるエッチングガス量よりも多くなるよう、より緻密に制御できる。
また、別の方法として、ガス供給管２４１ａとガス供給管２４２ａのエッチングガスの供給量を同じとし、替わりにガス供給管２４１ａとガス供給管２４２ａそれぞれのエッチングガスの濃度を制御しても良い。エッチングガスの濃度を制御する際は、不活性ガス供給系を制御することで、ガス供給管２４１ａ、ガス供給管２４２ａを通過するエッチングガスの濃度を制御する。分布Ａの場合、ガス供給管２４３ａから供給される不活性ガスの量を、ガス供給管２４４ａから供給される不活性ガスの量よりも少なくし、ガス供給管２４１ａを通過するエッチングガスの濃度を、ガス供給管２４２ａを通過するエッチングガスの濃度よりも高くする。
より良くは、ガス供給管２４１ａとガス供給管２４２ａのエッチングガスの供給量を異ならせると共に、濃度を異ならせても良い。このような制御をすることで、単位面積当たりのエッチングガスの暴露量をより大きい差分で供給することができる。
次に、ＲＡＭ２６０ｂに格納されたデータが分布Ｂである場合を説明する。分布Ｂの場合とは、図１８に記載のように、配線間絶縁膜２００２ｂの膜厚Ｈｂが配線間絶縁膜２００２ａの膜厚Ｈａよりも厚い場合をいう。
分布Ｂの場合、本工程では、ウエハ中央面のエッチング量に対して、ウエハ外周面のエッチング量を多くするよう制御する。例えば、エッチングガスの供給量を１０〜１００ｓｃｃｍとする。更には、エッチング時間を膜厚が厚いほう、即ちウエハ外周のエッチング時間に合わせる。本実施形態においては、前述したように少なくとも空間２０１１を形成できる程度の時間でエッチング処理を行うものとする。また、最大でも、層間絶縁膜２００１を貫通しない程度のエッチング時間とする。例えば、３０〜１２０秒である。前述したように、膜厚の厚いほうにエッチング時間を合わせることで、ウエハ２００の中央と外周において、確実に空間２０１１を形成できる。
続いて、ウエハ２００の中央面のエッチング量を少なくし、ウエハ２００の外周面のエッチング量を多くする具体的な方法を説明する。ここではエッチングガスを供給する際、ウエハ２００の中央面に供給するエッチングガスの成分を、外周面よりも少なくするよう制御する。
このとき、ガス供給系ではマスフローコントローラ２４１ｂを制御すると共に、バルブ２４１ｃの開度を制御し、シャワーヘッド２３４から処理室２０１に供給するエッチングガスの量を制御する。更に、マスフローコントローラ２４２ｂを制御すると共に、バルブ２４２ｃの開度を制御し、ガス供給経路２３５から処理室２０１にエッチングガスを供給する。ウエハ表面における単位面積当たりのエッチングガスの暴露量は、シャワーヘッド２３４から供給されるガスの暴露量がガス供給経路２３５から供給されるガスの暴露量よりも少なくなるよう制御される。
シャワーヘッド２３４を介して供給されたエッチングガスは、ウエハ２００の中央面に形成された配線間絶縁膜２００２ａ上に供給される。供給されたエッチングガスは、図１８に記載のように、配線間絶縁膜２００２ａをエッチングし、溝２００９ａを形成する。
ガス供給経路２３５を介して供給されたエッチングガスはウエハ２００の外周面に形成された配線間絶縁膜２００２ｂ上に供給される。供給されたガスは、図１８に記載のように、配線間絶縁膜２００２ｂをエッチングし、溝２００９ｂを形成する。
前述のように、ウエハ表面における単位面積当たりのエッチングガスの暴露量は、配線間絶縁膜２００２ｂ上が配線間絶縁膜２００２ａ上よりも多くなるので、配線間絶縁膜２００２ｂのエッチング量を配線間絶縁膜２００２ａのエッチング量よりも多くすることができる。
このとき、図１８、図１０（Ａ）に記載のように、溝２００９ａ、溝２００９ｂそれぞれで空間２０１１が形成されるよう、エッチング時間を調整する。このようにして、ウエハ２００の面内において、溝２００９に空間２０１１を形成することが可能となる。したがって、リーク電流が抑制された、高品質な半導体装置を提供することができる。
なお、エッチングガスの供給を制御する際に、第１バイアス電極２１９ａと第２バイアス電極２１９ｂそれぞれの電位を調整してもよい。例えば、第２バイアス電極２１９ｂの電位が第１バイアス電極２１９ａの電位よりも低くなるように、高周波電源２２１ａと高周波電源２２１ｂがそれぞれ調整される。第２バイアス電極２１９ｂの電位を第１バイアス電極２１９ａの電位よりも低くすることによって、ウエハ２００の外周側に引き込まれるイオン成分の量を、ウエハ２００の中心側に引き込まれるイオン成分の量よりも多くすることができ、ウエハ２００の外周側のエッチング量を中央側のエッチング量よりも多くすることができる。
このようにすることで、より確実にウエハ表面における単位面積当たりのエッチングガスの暴露量は、ガス供給経路２３５から供給されるガス量がシャワーヘッド２３４から供給されるガス量よりも多くなるよう制御できる。
また、別の方法として、ガス供給管２４１ａとガス供給管２４２ａのエッチングガスの供給量を同じとし、替わりにガス供給管２４１ａとガス供給管２４２ａそれぞれのエッチングガスの濃度を制御しても良い。エッチングガスの濃度を制御する際は、不活性ガス供給系を制御することで、ガス供給管２４１ａ、ガス供給管２４２ａを通過するエッチングガスの濃度を制御する。分布Ｂの場合、ガス供給管２４４ａから供給される不活性ガスの量を、ガス供給管２４３ａから供給される不活性ガスの量よりも少なくし、ガス供給管２４２ａを通過するエッチングガスの濃度を、ガス供給管２４１ａを通過するエッチングガスの濃度よりも高くする。
より良くは、ガス供給管２４１ａとガス供給管２４２ａのエッチングガスの供給量を異ならせると共に、濃度を異ならせても良い。このような制御をすることで、単位面積当たりのエッチングガスの暴露量をより大きい差分で供給することができる。
以上説明したように、ウエハ２００の単位面積当たりのエッチングガスの量をチューニングすることで、ウエハ２００の中央とその外周それぞれでエッチング量を制御することができる。
このとき、ウエハ２００の中央とその外周それぞれで空間２０１１が形成されるようエッチング量、エッチング時間を制御する。
所望の時間エッチング処理を行ったら、ウエハを搬出する。ここでは、基板載置台２１２を下降させ、基板載置台２１２の表面から突出させたリフトピン２０７上にウエハ２００を支持させる。これにより、ウエハ２００は処理位置から搬送位置となる。
次いで、ウエハ２００が搬送位置まで移動すると、搬送室２０３の雰囲気を排気することにより、チャンバ２０２を高真空（超高真空）状態（例えば１０−5Ｐａ以下）に維持し、同様に高真空（超高真空）状態（例えば１０−6Ｐａ以下）に維持されている移載室との圧力差を低減する。所定の圧力に到達したら、図示しないアームによってウエハ２００は搬出される。
（層間絶縁膜形成工程Ｓ１０７）
続いて、層間絶縁膜２０１２を形成する層間絶縁膜形成工程Ｓ１０７について説明する。ここでは分布Ａを想定した図１９を用いて説明する。エッチング処理により空隙２００９を形成したら、ウエハ２００を第二の層間絶縁膜を形成する基板処理装置に移動させる。ここでは図１９に記載のように、拡散防止膜２００７上に、層間絶縁膜２０１２を形成する。層間絶縁膜２０１２は、例えば炭素含有シリコン酸化膜（ＳｉＯＣ膜）である。形成する際は、例えばシリコン含有ガスと酸素含有ガスとをウエハ２００上に供給して気相反応させ、その後炭素をドーピングする、等の方法が考えられる。
次に、この工程にて空隙２００９が確保された状態で層間絶縁膜２０１２が形成される理由を以下に説明する。
前述のように配線間が非常に狭い場合、層間絶縁膜２０１２の堆積が進行するに従って、拡散防止膜２００７の上部付近では、堆積物に遮られてガスが下方に回りこみにくくなる。このため、空隙２００９の下方の堆積速度は、拡散防止膜２００７の上方における堆積速度よりも小さくなる。そのような状態で成膜処理を継続することで、空隙２００９を確保する。確保された空隙２００９はエアギャップとして用いられる。本実施形態においては、ウエハ中央面における層間絶縁膜２０１２を層間絶縁膜２０１２ａと呼び、ウエハ外周面における層間絶縁膜２０１２を層間絶縁膜２０１２ｂと呼ぶ。以上のようにして、エアギャップを形成する。
（第二の実施形態）
続いて第二の実施形態について説明する。
第二の実施形態では、空隙形成工程Ｓ１０６で使用するエッチング装置が異なる。第一の実施形態では基板処理装置１００でエッチング処理を行っていたが、本実施形態では図２０に記載の基板処理装置５００でエッチング処理を行う。以下に、基板処理装置５００の具体的内容を説明する。なお、図面において、第一の実施形態と同様の番号のものは第一の実施形態と同様の構成であるので説明を省略する。
図２０に示すとおり、基板処理装置５００は処理容器２０２を備えている。処理容器２０２内には、基板としてのシリコンウエハ等のウエハ２００を処理する処理室２０１、搬送室２０３が形成されている。処理容器２０２は、上部容器２０２ａ、下部容器２０２ｂで構成される。下部容器２０２Ｂはアースに接続される。
（基板載置台）
処理空間２０１内には、ウエハ２００を支持する基板載置部２１０が設けられている。基板支持部（サセプタ）２１０は、実施例１の基板処理装置１００と同様の構成であるので、ここでは説明を省略する。
（プラズマ生成部）
上部容器２０２ａの上方には、第１プラズマ生成部（上方プラズマ生成部）としての第１コイル２５０ａが設けられている。第１コイル２５０ａには、整合器２５０ｄを介して高周波電源２５０ｃが接続されている。第１コイル２５０ａに高周波電力が供給されることによって、処理室２０１に供給されるガスを励起してプラズマを生成可能に構成される。特に、処理室２０１の上部であって、ウエハ２００と対向する空間（第１プラズマ生成領域２５１）にプラズマが生成される。更に、基板載置台２１２と対向する空間にプラズマが生成されるように構成しても良い。
また、上部容器２０２ａの側方に、第２プラズマ生成部（側方プラズマ生成部）としての第２コイル２５０ｂを設けている。コイル２５０ｂには、整合器２５０ｅを介して高周波電源２５０ｆが接続されている。第２コイル２５０ｂに高周波電力が供給されることによって、処理室２０１に供給されるガスを励起してプラズマを生成可能に構成される。特に、処理室２０１の側方であって、ウエハ２００と対向する空間よりも外側の空間（第２プラズマ生成領域２５２）にプラズマが生成される。更に、基板載置台２１２と対向する空間よりも外側にプラズマが生成されるように構成しても良い。
なお、第１プラズマ生成部と第２プラズマ生成部とをまとめてプラズマ生成部と呼ぶ。
（排気系）
搬送室２０３（下部容器２０２ｂ）の内壁には、処理空間２０１の雰囲気を排気する排気部としての排気口２２３が設けられている。排気口２２３には排気管２２４が接続されており、排気管２２４には、処理空間２０１内を所定の圧力に制御するＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）等の圧力調整器２２５、真空ポンプ２２６が順に直列に接続されている。主に、排気口２２３、排気管２２４、圧力調整器２２５、により排気系（排気ライン）が構成される。なお、真空ポンプ２２６を排気系（排気ライン）構成の一部に加える様にしても良い。
上部容器２０２ａの上部には、処理空間２０１内に各種ガスを供給するためのガス導入口２５１が設けられ、ガス供給管２５２ａが接続されている。
（ガス供給部）
ガス供給管２５２ａを含む第一ガス供給部２４３からはエッチングガスが主に供給される。
ガス供給管２５２ａには、上流方向から順に、エッチングガス供給源２５２ｂ、流量制御器（流量制御部）であるＭＦＣ２５２ｃ、及び開閉弁であるバルブ２５２ｄが設けられている。
エッチングガスは、エッチングガス供給源２５２ｂから、ＭＦＣ２５２ｃ、バルブ２５２ｄ、第一ガス供給管２５２ａを介して処理室２０１に供給される。
ガス供給管２５２ａのバルブ２５２ｄよりも下流側には、不活性ガス供給管２５３ａの下流端が接続されている。不活性ガス供給管２５３ａには、上流方向から順に、不活性ガス供給源２５３ｂ、ＭＦＣ２５３ｃ、及び開閉弁であるバルブ２５３ｄが設けられている。不活性ガスは、例えば窒素（Ｎ２）ガスである。
主に、ガス供給管２５２ａ、ＭＦＣ２５２ｃ、バルブ２５２ｄにより、エッチングガス供給系２５３が構成される。本実施形態においては、エッチングガス供給系２５３をエッチングガス供給部と呼ぶ。
また、主に、不活性ガス供給管２５３ａ、ＭＦＣ２５３ｃ及びバルブ２５３ｄにより不活性ガス供給部が構成される。なお、不活性ガス供給源２５３ｂ、ガス供給管２５２ａを、不活性ガス供給部に含めて考えてもよい。
更には、エッチングガス供給源２５２ｂ、不活性ガス供給部を、エッチングガス供給部に含めて考えてもよい。
（制御部）
本実施形態における制御部は、第一の実施形態における制御部２６０と同様の構成であるので、説明を省略する。
（基板処理方法）
続いて、基板処理装置１００を用いた空隙形成方法について説明する。空隙形成方法は基板処理方法の一つである。基板処理方法は、第一の実施例と略同じであるが、エッチング制御値調整工程Ｓ３００６、エッチングガス供給工程Ｓ３００８の内容が異なる。以下に、エッチング制御値調整工程Ｓ３００６を中心に、本実施形態における基板処理方法を説明する。
なお、以下の説明において、基板処理装置を構成する各部の動作はコントローラ２６０により制御される。
膜厚情報受信工程Ｓ３００２、基板搬入工程Ｓ３００４は、第一の実施例と同様であるので説明を省略する。
（エッチング制御値調整工程Ｓ３００６）
ＣＰＵ２６０ａはＲＡＭ２６０ｂに受信された膜厚情報と、記憶装置２６０ｃに記憶されたエッチング制御値データベースを読み出す。続いてＣＰＵ２６０ａは、受信した膜厚情報とエッチング制御値データベースとを比較すると共に、膜厚情報に応じたエッチング制御値を抽出する。
まず、基板搬入工程の後、処理室２０１内が所定の圧力（真空度）となるように、排気管２２４を介して処理室２０１内を排気する。この際、圧力センサが測定した圧力値に基づき、圧力調整器２２５としてのＡＰＣバルブの弁の開度をフィードバック制御する。
ウエハ２００が基板載置部２１０に載置され、処理室２０１内の雰囲気が安定した後、ＭＦＣ２５２ｃ、プラズマ制御部２５０を稼働させると共にバルブ２５２ｄの開度を調整する。このとき、ＭＦＣ２５３ｃを稼働させると共にバルブ２５３ｄの開度を調整しても良い。
（エッチングガス供給工程Ｓ３００８）
まず第１コイル２５０ａと第２コイル２５０ｂそれぞれに供給する高周波電力の設定値を調整する。例えば、第１コイル２５０ａに供給する高周波電力が第２コイル２５０ｂに供給される高周波電力よりも大きくなるように、第１高周波電源２５０ｃと第２高周波電源２５０ｆの設定値が調整（変更）される。
更には、 第１バイアス電極２１９ａと第２バイアス電極２１９ｂそれぞれの電位を調整してもよい。例えば、第１バイアス電極２１９ａの電位が第２バイアス電極２１９ｂの電位よりも低くなるように、整合器２２０ａと整合器２２０ｂが調整される。
ここでは、エッチング制御値調整工程Ｓ３００６で調整されたＭＦＣ２５２ｃやバルブ２５２ｄを制御し、ウエハの中央面に供給するガスのプラズマの密度（もしくはプラズマの量）と外周面に供給するガスのプラズマの密度（もしくはプラズマの量）をそれぞれ制御する。
プラズマ状態のエッチングガスは処理室２０１内に供給され、空隙２００９を形成する。
所定の時間経過後、各バルブを閉じて、ガスの供給を停止する。
続いて、本実施形態におけるエッチング制御値調整工程Ｓ３００６の詳細について説明する。
前述のように、研磨工程Ｓ１０２終了後、配線間絶縁膜２００２は、ウエハの中央面と外周面とで膜厚が異なってしまう。測定工程Ｓ１０３ではその膜厚分布を測定する。測定結果は上位装置２７０を通して、ＲＡＭ２６０ｂに格納される。格納されたデータは記憶装置２６０ｃ内のレシピと比較され、そのレシピに基づいた装置制御が為される。
次に、ＲＡＭ２６０ｂに格納されたデータが分布Ａである場合を説明する。
分布Ａの場合、本工程では、ウエハ中央面のエッチング量に対して、ウエハ外周面のエッチング量を少なくするよう制御する。例えば、エッチングガスの供給量を１０〜１００ｓｃｃｍとする。更には、第一の実施形態と同様、エッチング時間を膜厚が厚いほう、即ちウエハ中央のエッチング時間に合わせる。例えば、３０〜１２０秒とする。
続いて、ウエハ中央面のエッチング量を、ウエハ外周面のエッチング量よりも多くする具体的な方法を説明する。ここではエッチングガスを供給する際、ウエハ２００の外周面に供給するプラズマ状態のエッチングガスの成分を、ウエハ中央面よりも少なくするよう制御する。
エッチングガス供給系２５２では、マスフローコントローラ２５２ｃを制御すると共に、バルブ２５２ｄの開度を制御し、エッチングガスを処理室２０１内に供給する。供給する際は、第一コイル２５０ａに供給する高周波電力を、第二コイル２５０ｂに供給する高周波電力よりも大きくした状態とする。
第１コイル２５０ａに供給する高周波電力を第２コイル２５０ｂに供給される高周波電力よりも大きくした状態でエッチングガスを供給することで、ウエハ２００の中心側に供給される活性種量（活性種濃度）を、ウエハ２００の外周側に供給される活性種量（活性種濃度）よりも多くすることができ、ウエハ２００の中心側のエッチング量を外周側の処理量よりも多くすることができる。供給されたエッチングガスは、図９に記載のように、配線間絶縁膜２００２ａをエッチングして溝２００９ａを形成する。更に、配線間絶縁膜２００２ｂをエッチングして溝２００９ｂを形成する。
なお、エッチングガスの供給を制御する際に、第１バイアス電極２１９ａと第２バイアス電極２１９ｂそれぞれの電位を調整してもよい。例えば、第１バイアス電極２１９ａの電位が第２バイアス電極２１９ｂの電位よりも低くなるように、高周波電源２２１ａと高周波電源２２１ｂがそれぞれ調整される。第１バイアス電極２１９ａの電位を第２バイアス電極２１９ｂの電位よりも低くすることによって、ウエハ２００の中心側に引き込まれるイオン成分の量を、ウエハ２００の外周側に引き込まれるイオン成分の量よりも多くすることができ、ウエハ２００の中心側のエッチング量を外周側のエッチング量よりも多くすることができる。
このとき、図９、図１０（Ａ）に記載のように、溝２００９ａ、溝２００９ｂそれぞれで空間２０１１が形成されるよう、エッチング時間を調整する。このようにして、ウエハ２００の面内において、溝２００９に空間２０１１を形成することが可能となる。したがって、リーク電流の発生が抑制された、高品質な半導体装置を提供することができる。
次に、ＲＡＭ２６０ｂに格納されたデータが分布Ｂである場合を説明する。
分布Ｂの場合、本工程では、ウエハ中央面のエッチング量に対して、ウエハ外周面のエッチング量を多くするよう制御する。例えば、エッチングガスの供給量を１０〜１００ｓｃｃｍとする。更には、エッチング時間を膜厚が厚いほう、即ちウエハ外周のエッチング時間に合わせる。例えば、３０〜１２０秒とする。
続いて、ウエハ中央面に形成するエッチング量を少なくし、ウエハ外周面のエッチング量を多くする具体的な方法を説明する。ここではエッチングガスを供給する際、ウエハ２００の中央面に供給するエッチングガスの成分を、ウエハ外周面よりも少なくするよう制御する。
ガス供給系ではＭＦＣ２５３ｃを制御すると共に、バルブ２５２ｄの開度を制御し、エッチングガスを処理室２０１内に供給する。供給する際は、第二コイル２５０ｂに供給する高周波電力を、第一コイル２５０ａに供給する高周波電力よりも大きくした状態とする。
第２コイル２５０ｂに供給する高周波電力を第１コイル２５０ａに供給される高周波電力よりも大きくした状態でエッチングガスを供給することで、ウエハ２００の外周側に供給される活性種量（活性種濃度）を、ウエハ２００の中央側に供給される活性種量（活性種濃度）よりも多くすることができ、ウエハ２００の外周側のエッチング量を中央側の処理量よりも多くすることができる。供給されたエッチングガスは、図１８に記載のように、配線間絶縁膜２００２ａをエッチングして溝２００９ａを形成する。更に、配線間絶縁膜２００２ｂをエッチングして溝２００９ｂを形成する。
このとき、図１８、図１０（Ａ）に記載のように、溝２００９ａ、溝２００９ｂそれぞれで空間２０１１が形成されるよう、エッチング時間を調整する。このようにして、ウエハ２００の面内において、溝２００９に空間２０１１を形成することが可能となる。したがって、リーク電流の発生が抑制された、高品質な半導体装置を提供することができる。
なお、エッチングガスの供給を制御する際に、第１バイアス電極２１９ａと第２バイアス電極２１９ｂそれぞれの電位を調整してもよい。例えば、第２バイアス電極２１９ｂの電位が第１バイアス電極２１９ａの電位よりも低くなるように、高周波電源２２１ａと高周波電源２２１ｂがそれぞれ調整される。第２バイアス電極２１９ｂの電位を第１バイアス電極２１９ａの電位よりも低くすることによって、ウエハ２００の外周側に引き込まれるイオン成分の量を、ウエハ２００の中心側に引き込まれるイオン成分の量よりも多くすることができ、ウエハ２００の外周側のエッチング量を中央側のエッチング量よりも多くすることができる。
所望の時間エッチング処理を行ったら、基板搬出工程Ｓ３０１０を実行する。
以上説明した本実施形態に係る技術によれば、エアギャップが形成された半導体装置において、電気成分の漏洩が抑制された構造を形成でき、したがって良好な歩留まりを実現ができる。
２００ ウエハ（基板）
２０１ 処理空間
２０２ チャンバ
２１２ 基板載置台

Claims (13)

  1. 第一の層間絶縁膜と、前記第一の層間絶縁膜上に形成され、配線として用いられる複数の銅含有膜が埋め込まれる溝と、前記溝の間に設けられ、前記銅含有膜間を絶縁する配線間絶縁膜と、を有する配線層が形成された基板のうち、前記配線層の膜厚情報を受信する工程と、
    前記基板を処理室の内側に設けられた基板載置部に載置する工程と、
    前記配線層の膜厚情報に対応したエッチング制御値に基づいて、前記配線層をエッチングする工程と、
    を有する半導体装置の製造方法。
  2. 前記エッチング制御値はエッチング時間であり、前記エッチング時間は前記溝の底位置よりも深い位置までエッチングするよう設定される請求項１に記載の半導体装置の製造方法。
  3. 前記配線層の膜厚情報は、前記配線間絶縁膜の膜厚情報である請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記配線層の膜厚情報は、前記銅含有膜を研磨した後の前記配線層の膜厚情報である請求項１から請求項３のうち、いずれか一項に記載の半導体装置の製造方法。
  5. 前記膜厚情報は、前記基板の中央面と外周面の膜厚分布情報であり、
    前記エッチング工程では、
    前記膜厚分布情報が、前記外周面よりも前記中央面が厚いことを示す場合には、前記中央面における前記基板の単位面積当たりの前記エッチングガスの暴露量を、前記外周面よりも多くし、
    前記膜厚分布情報が、前記中央面よりも前記外周面が大きいことを示す情報である場合には、前記外周面における前記基板の単位面積当たりの前記エッチングガスの暴露量を前記中央面よりも大きくする請求項１から請求項４のうち、いずれか一項に記載の半導体装置の製造方法。
  6. 前記膜厚情報は、前記基板の中央面と外周面の膜厚分布情報であり、
    前記エッチング工程では、
    前記膜厚分布情報が、前記外周面よりも前記中央面が厚いことを示す場合には、前記中央面に供給する前記エッチングガスの量を前記外周面よりも多くし、
    前記膜厚分布情報が、前記中央面よりも前記外周面が大きいことを示す場合には、前記外周面に供給する前記エッチングガスの量を前記中央面よりも多くする
    請求項１から請求項４のうち、いずれか一項に記載の半導体装置の製造方法。
  7. 前記膜厚情報は、前記基板の中央面とその外周面の膜厚分布情報であり、
    前記エッチング工程では、
    前記膜厚分布情報が、前記外周面よりも前記中央面が厚いことを示す場合には、前記中央面に供給する前記エッチングガスの濃度を前記外周面よりも高くし、
    前記膜厚分布情報が、前記中央面よりも前記外周面の膜厚が大きいことを示す場合には、前記外周面に供給する前記エッチングガスの濃度を前記中央面よりも高くする請求項１から請求項４のうち、いずれか一項に記載の半導体装置の製造方法。
  8. 前記エッチングガスの濃度を制御する際は、前記中央面に供給する前記エッチングガスに添加する不活性ガスの供給量を、前記外周面に供給する前記エッチングガスに添加する不活性ガスの供給量よりも多くする請求項７に記載の半導体装置の製造方法。
  9. 前記膜厚情報は、前記基板の中央面とその外周面の膜厚分布情報であり、
    前記エッチング工程では、
    前記膜厚分布情報が、前記外周面よりも前記中央面が厚いことを示す場合には、前記中央面に供給する前記エッチングガスのプラズマ密度を前記外周面よりも高くし、
    前記膜厚分布情報が、前記中央面よりも前記外周面が大きいことを示す場合には、
    前記外周面に供給する前記エッチングガスのプラズマ密度を前記中央面よりも高くする請求項１から請求項４のうち、いずれか一項に記載の半導体装置の製造方法。
  10. 更に、前記エッチング工程では、前記外周面よりも前記中央面が大きいことを示す情報である場合には、前記基板を載置する基板載置部の中央に設けられたバイアス電極の電位を、その外周に設けられたバイアス電極よりも低くし、
    前記膜厚分布情報が、前記中央面よりも前記外周面が大きいことを示す場合には、前記基板を載置する基板載置部の外周に設けられたバイアス電極の電位を、その中央に設けられたバイアス電極よりも低くする請求項９に記載の半導体装置の製造方法。
  11. 第一の層間絶縁膜と、前記第一の層間絶縁膜上に形成され、配線として用いられる複数の銅含有膜が埋め込まれる溝と、前記溝の間に設けられ、前記銅含有膜間を絶縁する配線間絶縁膜と、を有する配線層が形成された基板を載置する基板載置部と、
    前記基板載置部が内側に設けられた処理室と、
    前記配線間絶縁膜の膜厚情報を受信する受信部と、
    前記処理室にエッチングガスを供給するエッチングガス供給部と、
    前記膜厚情報に基づいて前記配線層をエッチングするよう前記エッチングガス供給部を制御する制御部と、
    を有する基板処理装置。
  12. 第一の層間絶縁膜と、前記第一の層間絶縁膜上に形成され、配線として用いられる複数の銅含有膜が埋め込まれる溝と、前記溝の間に設けられ、前記銅含有膜間を絶縁する配線間絶縁膜と、を有する配線層が形成された基板のうち、前記配線層の膜厚情報を受信する処理と、
    前記基板を処理室の内側に設けられた基板載置部に載置する処理と、
    前記配線層の膜厚情報に対応したエッチング制御値に基づいて、前記配線層をエッチングする処理と、
    を基板処理装置に実行させるプログラム。
  13. 第一の層間絶縁膜と、前記第一の層間絶縁膜上に形成され、配線として用いられる複数の銅含有膜が埋め込まれる溝と、前記溝の間に設けられ、前記銅含有膜間を絶縁する配線間絶縁膜と、を有する配線層が形成された基板のうち、前記配線層の膜厚情報を受信する処理と、
    前記基板を処理室の内側に設けられた基板載置部に載置する処理と、
    前記配線層の膜厚情報に対応したエッチング制御値に基づいて、前記配線層をエッチングする処理と、
    を基板処理装置に実行させるプログラムを記録する記録媒体。

JP2016116351A 2016-06-10 2016-06-10 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 Pending JP2017220642A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016116351A JP2017220642A (ja) 2016-06-10 2016-06-10 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
TW105124473A TWI612617B (zh) 2016-06-10 2016-08-02 半導體裝置的製造方法、基板處理裝置、程式及記錄媒體
KR1020160116184A KR101793945B1 (ko) 2016-06-10 2016-09-09 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
CN201610818466.1A CN107492491A (zh) 2016-06-10 2016-09-12 半导体装置的制造方法及衬底处理装置
US15/265,371 US9991179B2 (en) 2016-06-10 2016-09-14 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016116351A JP2017220642A (ja) 2016-06-10 2016-06-10 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体

Publications (1)

Publication Number Publication Date
JP2017220642A true JP2017220642A (ja) 2017-12-14

Family

ID=60384434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016116351A Pending JP2017220642A (ja) 2016-06-10 2016-06-10 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体

Country Status (5)

Country Link
US (1) US9991179B2 (ja)
JP (1) JP2017220642A (ja)
KR (1) KR101793945B1 (ja)
CN (1) CN107492491A (ja)
TW (1) TWI612617B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022202015A1 (ja) * 2021-03-24 2022-09-29 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018038892A1 (en) * 2016-08-26 2018-03-01 Applied Materials, Inc. Self-healing semiconductor wafer processing
CN113823582A (zh) * 2020-06-21 2021-12-21 拓荆科技股份有限公司 用于处理站阻抗调节的装置、系统和方法
US12057394B2 (en) * 2021-08-24 2024-08-06 Qualcomm Incorporated Three-dimensional (3D) interconnect structures employing via layer conductive structures in via layers and related fabrication methods

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6324623A (ja) * 1986-07-17 1988-02-02 Mitsubishi Electric Corp プラズマ処理装置
JPH09251986A (ja) * 1996-03-15 1997-09-22 Sony Corp エッチング装置及びエッチング方法
JP2002231807A (ja) * 2001-02-01 2002-08-16 Matsushita Electric Ind Co Ltd 半導体装置の配線形成方法
JP2004193565A (ja) * 2002-11-26 2004-07-08 Tokyo Electron Ltd プラズマ処理装置、プラズマ処理方法及びプラズマ処理装置の電極板
JP2006202833A (ja) * 2005-01-18 2006-08-03 Tokyo Electron Ltd ガス設定方法，ガス設定装置，エッチング装置及び基板処理システム
JP2008294335A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 半導体装置の製造方法
JP2009152357A (ja) * 2007-12-20 2009-07-09 Oki Semiconductor Co Ltd 半導体基板の処理方法および半導体基板の処理装置
JP2013165147A (ja) * 2012-02-10 2013-08-22 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
WO2014069094A1 (ja) * 2012-11-02 2014-05-08 キヤノンアネルバ株式会社 半導体装置の製造方法、イオンビームエッチング装置及び制御装置
JP2014086583A (ja) * 2012-10-24 2014-05-12 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3321403B2 (ja) * 1997-12-08 2002-09-03 株式会社東芝 成膜装置及び成膜方法
JP2003203970A (ja) 2002-01-04 2003-07-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005039216A (ja) * 2003-06-23 2005-02-10 Toshiba Corp 不揮発性半導体記憶装置
US7723236B2 (en) * 2005-01-18 2010-05-25 Tokyo Electron Limited Gas setting method, gas setting apparatus, etching apparatus and substrate processing system
US7674393B2 (en) * 2005-03-25 2010-03-09 Tokyo Electron Limited Etching method and apparatus
JP4608370B2 (ja) 2005-06-01 2011-01-12 独立行政法人海洋研究開発機構 試料採取用マイクロミル
JP2008177266A (ja) * 2007-01-17 2008-07-31 Fujitsu Ltd 半導体基板、および半導体装置の製造方法
JP5334434B2 (ja) 2007-06-04 2013-11-06 パナソニック株式会社 半導体装置の製造方法
US7943480B2 (en) * 2008-02-12 2011-05-17 International Business Machines Corporation Sub-lithographic dimensioned air gap formation and related structure
JP2011165876A (ja) 2010-02-09 2011-08-25 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置、及びその製造方法
JP5485309B2 (ja) 2012-01-30 2014-05-07 株式会社東芝 半導体装置及びその製造方法
CN104364898A (zh) * 2012-05-30 2015-02-18 奥林巴斯株式会社 摄像装置的制造方法以及半导体装置的制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6324623A (ja) * 1986-07-17 1988-02-02 Mitsubishi Electric Corp プラズマ処理装置
JPH09251986A (ja) * 1996-03-15 1997-09-22 Sony Corp エッチング装置及びエッチング方法
JP2002231807A (ja) * 2001-02-01 2002-08-16 Matsushita Electric Ind Co Ltd 半導体装置の配線形成方法
JP2004193565A (ja) * 2002-11-26 2004-07-08 Tokyo Electron Ltd プラズマ処理装置、プラズマ処理方法及びプラズマ処理装置の電極板
JP2006202833A (ja) * 2005-01-18 2006-08-03 Tokyo Electron Ltd ガス設定方法，ガス設定装置，エッチング装置及び基板処理システム
JP2008294335A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 半導体装置の製造方法
JP2009152357A (ja) * 2007-12-20 2009-07-09 Oki Semiconductor Co Ltd 半導体基板の処理方法および半導体基板の処理装置
JP2013165147A (ja) * 2012-02-10 2013-08-22 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2014086583A (ja) * 2012-10-24 2014-05-12 Toshiba Corp 半導体装置及びその製造方法
WO2014069094A1 (ja) * 2012-11-02 2014-05-08 キヤノンアネルバ株式会社 半導体装置の製造方法、イオンビームエッチング装置及び制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022202015A1 (ja) * 2021-03-24 2022-09-29 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置製造方法

Also Published As

Publication number Publication date
TWI612617B (zh) 2018-01-21
CN107492491A (zh) 2017-12-19
US9991179B2 (en) 2018-06-05
KR101793945B1 (ko) 2017-11-06
US20170358506A1 (en) 2017-12-14
TW201743407A (zh) 2017-12-16

Similar Documents

Publication Publication Date Title
US10090161B2 (en) Plasma etching apparatus and plasma etching method
JP6055783B2 (ja) 基板載置台及びプラズマ処理装置
KR101384589B1 (ko) 반도체 장치의 제조 방법
US9449838B2 (en) Semiconductor device manufacturing method
KR100585089B1 (ko) 웨이퍼 가장자리를 처리하기 위한 플라즈마 처리장치,플라즈마 처리장치용 절연판, 플라즈마 처리장치용하부전극, 웨이퍼 가장자리의 플라즈마 처리방법 및반도체소자의 제조방법
US8980048B2 (en) Plasma etching apparatus
US9048191B2 (en) Plasma etching method
JP4877747B2 (ja) プラズマエッチング方法
US20160218012A1 (en) Method of forming fine pattern, method of manufacturing semiconductor device, substrate processing apparatus and recording medium
US20090239352A1 (en) Method for producing silicon oxide film, control program thereof, recording medium and plasma processing apparatus
KR101793945B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US20120184107A1 (en) Semiconductor device manufacturing method
US20070224828A1 (en) Plasma etching method
US20110017586A1 (en) Method for forming silicon oxide film, storage medium, and plasma processing apparatus
US7910495B2 (en) Plasma oxidizing method, plasma processing apparatus, and storage medium
JP2005353812A (ja) プラズマ処理装置及びプラズマ処理方法
JP2013077594A (ja) プラズマエッチング方法及び半導体装置の製造方法
JP6133347B2 (ja) 半導体装置の製造方法、基板処理システム及びプログラム
KR100585183B1 (ko) 반도체소자의 제조방법
CN114930508A (zh) 具有场聚合物保护的方向性选择性接面清洁

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180820

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181205