JP2002231807A - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法Info
- Publication number
- JP2002231807A JP2002231807A JP2001025829A JP2001025829A JP2002231807A JP 2002231807 A JP2002231807 A JP 2002231807A JP 2001025829 A JP2001025829 A JP 2001025829A JP 2001025829 A JP2001025829 A JP 2001025829A JP 2002231807 A JP2002231807 A JP 2002231807A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- layer
- sin
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
均一性を保ちつつ、コンタクトホールを効率良く形成
し、安定した配線間コンタクト抵抗を実現できる半導体
装置の配線形成方法を提供する。 【解決手段】半導体基板上に配線層、SiN膜、配線パ
ターンを有するレジスト層を形成し、SiN層と配線層
をドライエッチングし、形成された配線パターン及びS
iN層の残膜上に絶縁膜を積層し、絶縁膜上にコンタク
トホールを形成するための開口パターンを有するレジス
ト層を形成し、SiN層の残膜をエッチングストッパー
膜として絶縁膜をドライエッチングすることでコンタク
トホールを形成し、エッチングストッパー膜の残膜をド
ライエッチングする半導体装置の配線形成方法とする。
Description
間等を接続するための配線形成方法に関する。
細化に伴ってMOS電界効果トランジスタが主流となっ
ている。中でもMOS電界効果トランジスタの微細化に
伴い、多層配線の配線間を接続するコンタクトホールの
形成技術が重要となってきている。特に大きな課題とな
っているのは、コンタクト径の絶対値が小さくなるにも
かかわらずコンタクト径のばらつき値がほとんど低減さ
れないため、コンタクトエッチングのオーバーエッチン
グ時にエッチングされる下地配線の削れ量が不均一にな
ることである。これは、配線間コンタクト抵抗のばらつ
きを大きくする要因となり、ひいてはコンタクト抵抗の
信頼性にも影響を及ぼす。
形成するための一つの技術として、誘導結合型プラズマ
エッチング装置を用いてコンタクトホールを形成する方
法が知られている。
記載されてあるように、下地削れ量を均一化するために
一旦コンタクトホールをSiNストッパー膜上で停止さ
せ、その後SiNストッパー膜をエッチングすることで
コンタクトホールを貫通させることにより、下地削れ量
を均一化したコンタクトホールを形成する方法が知られ
ている。ここで、下地削れ量均一化の目的は、配線間コ
ンタクト抵抗のばらつきを低減し、コンタクト抵抗の信
頼性を高めることである。
について図11を参照しながら説明する。
方法を説明する工程断面図である。図11において、1
9は絶縁膜が堆積されたシリコン基板(半導体基板)、
20はSiN膜、21は絶縁膜(シリコン酸化膜)、2
2はレジスト層、22aはレジスト層22に設けた開
口、23は絶縁膜21に形成されたコンタクトホールで
ある。
ッチング装置の構成について図6を参照しながら説明す
る。図6(a)は平行平板型エッチング装置の断面模式
図である。図6(a)において、10は接地された上部
電極、11はウエーハ、12は周波数13.56MHz
のRF電源に接続された下部電極である。次に、図6
(b)は誘導結合型プラズマエッチング装置の断面模式
図である。図6(b)において、13は周波数2.0M
HzのRF電源に接続された誘導コイル、14はウエー
ハ、15は周波数1.8MHzのRF電源に接続された
下部電極である。
20が形成されたシリコン基板19を準備し、図11
(b)に示すように全面に絶縁膜21を積層した後、図
11(c)に示すようにレジスト膜を形成してマスクを
用いて所定の個所にエッチング領域を確定するための開
口部を有するレジスト層22を形成する。このシリコン
基板19を図6(b)に示す誘導結合型プラズマエッチ
ング装置の下部電極15にセットし、後述の表2に示す
条件で絶縁膜21をエッチングすることにより、図11
(d)に示すように、開口より深さ方向の大なる高アス
ペクト比のコンタクトホール23を形成し、且つSiN
膜20上でコンタクトホールのエッチングを停止するこ
とができる。
処理、アッシング、洗浄を行なった後、図6(a)に示
す平行平板エッチング装置の下部電極12にシリコン基
板19をセットし、後述の表3に示す条件でSiN膜2
0をエッチングすることにより、下地基板削れ量のばら
つきの少ないコンタクトホールを形成することが可能と
なる。
工程、SiN膜エッチング工程、更にそれらの洗浄後処
理工程等が必要となり、工程が増加して高コストとなる
ばかりでなく、製品製造のためにかかる時間(Turn Aro
und Time(以下TATと称す))の増加も発生する。
おいて、配線ドライエッチング時のマスク材料として、
無機材料(以下ハードマスクと称する)が用いられてい
る。これにより微細な配線加工形状を形成することが可
能となる。
図12を参照しながら説明する。
工程断面図である。図12において、24は絶縁膜が堆
積されたシリコン基板、25は配線層下部のTiN層、
26は配線層、27は配線層上部のTiN膜、28はプ
ラズマTEOS膜、29は配線パターンを形成するため
のレジスト層、30は絶縁膜、31はコンタクトホール
を形成するためのレジスト層、31aはレジスト層31
に設けた開口、32は絶縁膜30に形成されたコンタク
トホールである。
堆積されたシリコン基板24上に配線層25〜27を積
層した後、表面にプラズマTEOS膜28を積層し、図
12(b)に示すように全面にレジスト膜を形成した後
にマスクを用いて配線パターンを確定するためのレジス
ト層29を形成する。このシリコン基板24を図6
(a)に示す平行平板型エッチング装置の下部電極12
上のウエーハ11の位置にセットし、後述の表1に示す
条件でエッチングを行なうことで、図12(c)に示す
ような配線パターンを確定するプラズマTEOS膜28
を形成する。次に、図12(d)に示すようにプラズマ
TEOS層28をマスクにして配線層25〜27のエッ
チングを行なう。その後、図12(e)に示すように絶
縁膜30を積層し、図12(f)に示すように全面にレ
ジスト膜を形成した後にマスクを用いて開口パターン3
1aを確定するためのレジスト層31を形成する。最後
に、後述の表2に示す異方性エッチングの条件で絶縁膜
30をエッチングすることにより、図12(g)に示す
ように、開口より深さ方向の大なる高アスペクト比のコ
ンタクトホール32を形成することができる。
来の配線形成方法では、誘導結合型プラズマエッチング
装置を用いた異方性エッチングの条件でのコンタクトホ
ールのエッチング時に、エッチングを配線層上部のTi
N膜上で停止させることができない。そのためコンタク
ト抵抗が安定しないという特有の問題を有している。ま
た、コンタクトホールのエッチングは、特にウエーハ最
外周の均一性が著しく悪く、たとえウエーハ面内の中央
部のTiN膜上でエッチングが停止するエッチング条件
に設定したとしても、ウエーハ面内の周辺部ではTiN
膜上でエッチングを停止させることはできない。よっ
て、ウエーハ面内の周辺部でのコンタクト抵抗のばらつ
きが大きくなる。更に、コンタクトホールのエッチング
時に配線層上部のTiN膜上でエッチングを停止させる
ことができないため、配線層金属をエッチングすること
となり、コンタクトホールのエッチング装置反応室内を
金属汚染することになる。
うに誘導結合型プラズマエッチング装置においてコンタ
クトホールを形成する時、SiN膜をエッチングストッ
パー膜として用い、一旦コンタクトホールのエッチング
をSiN膜で停止させ、その後SiN膜をエッチングし
て下地の削れ量を均一化できることが知られている。し
かし、この方法では、SiN膜積層工程、SiN膜エッ
チング工程、更にそれらの洗浄後処理工程等が必要とな
り、工程が増加し高コストとなるばかりでなく、TAT
増加も発生するという前述の問題が発生する。
るため、工程を増加することなく、良好なウエーハ面内
均一性を保ちつつ、コンタクトホールを効率良く形成
し、安定した配線間コンタクト抵抗を実現できる半導体
装置の配線形成方法を提供するものである。
め、本発明の半導体装置の配線形成方法は、絶縁膜が堆
積された半導体基板上の配線層のエッチングの際に配線
ハードマスクとしてSiN膜を用い、配線エッチング時
のSiN残膜をコンタクトホールのエッチングの際にエ
ッチングストッパー膜として利用することと、配線層エ
ッチング時のSiN膜のウエーハ面内分布とコンタクト
ホールのエッチング時のSiN膜のウエーハ面内分布を
相殺するエッチングを行なうことにより、工程を増加す
ることなくコンタクトホールエッチングのオーバーエッ
チング時に生じる下地配線の削れ量の不均一性を改善
し、配線間コンタクト抵抗のばらつきを低減し、ひいて
はコンタクト抵抗の信頼性を高める方法を実現できるも
のである。
縁膜が堆積された半導体基板上に配線層を形成し、更に
前記配線層上にSiN膜を積層する第1の工程と、前記
SiN膜上に所定の配線パターンを有するレジスト層を
形成する第2の工程と、前記配線パターンを有するレジ
スト層をマスクにしてSiN層をドライエッチング法に
てエッチングする第3の工程と、前記SiN層をマスク
にして前記配線層をドライエッチング法にてエッチング
する第4の工程と、形成された配線パターン及び前記S
iN層の残膜上に絶縁膜を積層する第5の工程と、前記
第5の工程で積層された絶縁膜上にコンタクトホールを
形成するための開口パターンを有するレジスト層を形成
する第6の工程と、前記コンタクトホールを形成するた
めの開口パターンを有するレジスト層をマスクとして且
つ前記SiN層の残膜をエッチングストッパー膜として
行なうドライエッチング法にて前記絶縁膜をエッチング
することでコンタクトホールを形成する第7の工程と、
前記エッチングストッパー膜の残膜をドライエッチング
法にてエッチングする第8の工程とを有することを特徴
とする。これにより、工程を増加することなく安定した
配線間コンタクト抵抗を容易に得ることができる。
は、前記配線層上に積層するSiN膜の厚さdを、 d=(2m+1)λ/4nA(λ:露光波長、nA:S
iN膜の屈折率、m:0,1,2・・・) に設定することが好ましい。これにより、SiNハード
マスクが、下地反射防止膜としての効果を併せ持つこと
ができる。
は、前記SiN層をマスクにして前記配線層をドライエ
ッチング法にてエッチングする工程で生じる前記SiN
層の残膜のウエーハ面内分布を、前記コンタクトホール
を形成する工程で生じる前記エッチングストッパー膜で
あるSiN膜のエッチングレートのウエーハ面内分布で
相殺するエッチングを行なうことが好ましい。これによ
り、容易にSiN残膜を均一化することができる。
は、前記エッチングを実施するエッチング設備として、
エッチングチャンバー側壁方向からコイル電力を供給す
るエッチング設備とエッチングチャンバー上部もしくは
底部からコイル電力を供給するエッチング設備を用いる
ことで、チャンバー内に生成するプラズマ密度分布を変
化させることにより、前記SiN層の残膜のウエーハ面
内分布と前記SiN膜のエッチングレートのウエーハ面
内分布を制御することが好ましい。
は、前記エッチングを実施するエッチング設備として、
エッチングチャンバー側壁方向からエッチングガスを供
給するエッチング設備とエッチングチャンバー中央方向
からエッチングガスを供給するエッチング設備を用いる
ことで、チャンバー内に生成するプラズマ密度分布を変
化させることにより、前記SiN層の残膜のウエーハ面
内分布と前記SiN膜のエッチングレートのウエーハ面
内分布を制御することが好ましい。
は、前記第7の工程と、前記第8の工程を同一チャンバ
ー内で連続処理することが好ましい。
て、図1から図10を用いて説明する。
は、本発明の実施形態1における半導体装置の配線形成
方法を説明するための工程断面図である。図1におい
て、1は絶縁膜が堆積されたシリコン基板、2はTiN
膜、3は配線層、4はTiN膜、5はSiN膜、6は配
線パターンを有するレジスト層、7は絶縁膜、8はコン
タクトホール開口を有するレジスト層、8aはレジスト
開口部、9はコンタクトホールである。
ン基板1の上にTiN膜2、配線層3、TiN膜4を積
層し、その上にSiN膜5を積層した断面図である。こ
のSiN膜5は、例えば減圧CVD法により成膜した、
膜厚50nmのシリコン窒化膜である。
のホトレジスト膜を形成し、マスクを用いて露光し、現
像して図1(b)に示すように所定の領域に最小線幅が
0.2μmを有するレジスト層6を形成する。次に、シ
リコン基板1を図6(a)に示す平行平板型エッチング
装置に入れ、表1に示す条件でレジスト層6をマスクに
してSiN膜5をエッチングすることにより、図1
(c)ように、配線パターンを有するSiN膜5を形成
する。
マスクにしてTiN膜4、配線層3、TiN膜2を順に
エッチングすることにより、図1(d)のように配線層
を形成する。次に、図1(e)に示すように、例えばC
VD法により膜厚1.7μmのプラズマTEOS膜を堆
積し、CMP平坦化を行なうことで膜厚1.0μmの絶
縁膜7を形成する。続いて、絶縁膜7上に膜厚0.8μ
mのホトレジスト形成し、マスクを用いて露光し現像し
て図1(f)に示すように、所定の位置にコンタクトホ
ール開口部8aを含むレジスト層8を形成する。次に、
図6(b)に示す誘導結合型プラズマエッチング装置の
ウエーハ14の位置にシリコン基板1をセットし、表2
に示す条件で異方性エッチングを行なうことにより図1
(g)に示すように、コンタクトホール9を形成する。
この時、コンタクトホール9はSiN膜5で停止するエ
ッチング条件となっている。
装置のウエーハ11の位置にシリコン基板1をセット
し、表3に示す条件でエッチングを行なうことで図1
(h)に示すようにSiN膜5をエッチングしてTiN
膜4でエッチングを停止することができる。
ンタクトホールのエッチングのストッパー膜として利用
することにより、工程を増加することなく、TiN膜4
でコンタクトホールを停止させることができ、安定した
配線間コンタクト抵抗を得ることが可能となる。
4をエッチングして、配線層3上にてエッチングを停止
することも可能であり、この際の配線層3の削れ量の均
一性は、従来法で形成した時よりも向上することがで
き、コンタクト抵抗値のばらつきを押さえることが可能
となる。
厚設定方法を説明する図である。図2(a)は、高反射
基板用いた時の入射波及びその反射波の様子を示した図
である。図2(b)は、反射防止膜基板を用いた時の入
射波及びその反射波の様子を示した図である。高反射基
板では定在波が目立つが、反射防止膜基板ではそれが小
さくなっていることが分かる。このことから、反射防止
膜基板を用いることにより寸法制御性が高まることが理
解できる。次に、定在波をなくすために、入射波と反射
波が打ち消し合う条件が必ず存在する。これを式で現わ
すとSiN膜の厚さdは、 d=(2m+1)λ/4nA (λ:露光波長、nA:SiN膜の屈折率、m:0,
1,2・・・)となり、これを満たすSiN膜5の膜厚
に設定することにより、SiN膜を下地反射防止膜とし
ての役割を持たすことができ、工程を増加することなく
配線パターンを有するレジスト層6の寸法制御性を高め
ることができる。
の実施形態2におけるエッチング方法を説明するSiN
膜エッチングレートのウエーハ面内分布を示したグラフ
である。
(c)に示す実施形態1と同じ工程を行なう。次に、図
1(d)に示す工程は、SiN膜5をマスクにしてTi
N層4、配線層3、TiN層2を順にエッチングする工
程であるが、その時のSiN膜5のエッチングレートの
ウエーハ面内分布は図3のようにウエーハ中心部で早
く、ウエーハ周辺部で遅くなる傾向にする。よって、S
iN膜5の残膜のウエーハ面内分布はウエーハ中心部で
薄く、ウエーハ周辺部で厚くなる。
形態1と同じ工程を行なう。次に、図1(g)の工程
は、コンタクトホール9を図6(b)の誘導結合型プラ
ズマエッチング装置にて前記表2に示した条件で加工す
るが、その時のオーバーエッチング時におけるSiN膜
5のエッチングレートのウエーハ面内分布を図4に示し
た。これより、ウエーハ中心部で遅く、ウエーハ周辺部
で早くなる傾向であることが分かる。
膜5のウエーハ面内分布は、図1(d)の工程と図1
(g)の工程のエッチングにおけるウエーハ面内分布が
相殺されることにより図5に示すようにウエーハ面内で
均一となる。
エッチングにおけるエッチング後のウエーハ面内のTi
N膜4の削れ量を均一化することができ、加工出来映え
のウエーハ面内分布をそろえることが可能となり、配線
間コンタクト抵抗のばらつきを低減することができる。
形態3におけるエッチング方法を説明するエッチング装
置とそのチャンバー内のプラズマ密度分布を示した図で
ある。
(c)に示す実施形態1と同じ工程を行なう。次に、図
1(d)に示す工程では、SiN膜5をマスクにしてT
iN層4、配線層3、TiN層2を順にエッチングする
が、そのエッチング条件を表4に示すように行なう。
誘導結合型プラズマエッチング装置である。図6(c)
において、16は周波数13.56MHzのRF電源に
接続された誘導コイル、17はウエーハ、18は周波数
13.56MHzのRF電源に接続された下部電極であ
る。
図6(c)に示したエッチング装置チャンバー内のプラ
ズマ密度のウエーハ面内分布は図7(a)のようにウエ
ーハ中心部で高く、ウエーハ周辺部で低くなる傾向であ
る。このことから、エッチングレートのウエーハ面内分
布は図3のようにウエーハ中心部で高く、ウエーハ周辺
部で低くなる。
形態1と同じ工程を行なう。一方、図1(g)に示す工
程では、コンタクトホール9を形成するが、用いる装置
は図6(b)の誘導結合型プラズマエッチング装置であ
る。このエッチング装置チャンバー内のプラズマ密度の
ウエーハ面内分布は、図7(b)のようにウエーハ中心
部で低く、ウエーハ周辺部で高くなる傾向である。この
ことから、エッチングレートのウエーハ面内分布は図4
のようにウエーハ中心部で低く、ウエーハ周辺部で高く
なる。
と図1(g)の工程でエッチングレートの面内分布が生
じるのはエッチング装置チャンバー内のプラズマ密度分
布に起因することが分かる。
ラズマ密度分布を制御することにより、エッチングレー
トのウエーハ面内分布を制御することが可能となる。
5のウエーハ面内分布と、図1(g)工程の終了後のS
iN膜5のウエーハ面内分布が相殺されるようなエッチ
ングを行なうことにより、図1(h)の工程でのSiN
膜5のエッチングにおけるエッチング後のウエーハ面内
のTiN膜4の削れ量を均一化することができ、加工出
来映えのウエーハ面内分布をそろえることが可能とな
り、配線間コンタクト抵抗のばらつきを低減することが
できる。
形態4におけるエッチング方法を説明するエッチング装
置とそのチャンバー内のプラズマ密度分布を示した図で
ある。
向を示した図であり、図8(a)に示す装置では、エッ
チングガス導入方向、排気方向ともにチャンバー下部方
向である。一方、図8(b)に示す装置では、エッチン
グガス導入方向はチャンバー上部方向であり、排気方向
はチャンバー下部方向である。
(c)に示す実施形態1と同じ工程を行なう。次に、図
1(d)に示す工程では、SiN膜5をマスクにしてT
iN層4、配線層3、TiN層2を順にエッチングする
工程であるが、その時使用する設備は図8(a)の誘導
結合型プラズマエッチング装置である。この装置の特徴
はエッチングガス導入口がチャンバー周辺部に配置され
ていることである。このため、このエッチング装置チャ
ンバー内のプラズマ密度のウエーハ面内分布は図9
(a)のようにウエーハ中心部で低く、ウエーハ周辺部
で高くなる傾向である。このことから、エッチングレー
トのウエーハ面内分布は図4のようにウエーハ中心部で
小さくウエーハ周辺部で大きくなる。
1と同じ工程を行なう。一方、図1(g)に示す工程で
は、コンタクトホール9を形成するが、用いる装置は図
8(b)の誘導結合型プラズマエッチング装置である。
この装置の特徴はエッチングガス導入口がチャンバー中
央上部に配置されていることである。このため、このエ
ッチング装置チャンバー内のプラズマ密度のウエーハ面
内分布は図9(b)のようにウエーハ中心部で高く、ウ
エーハ周辺部で低くなる傾向である。このことから、エ
ッチングレートのウエーハ面内分布は図3のようにウエ
ーハ中心部で大きく、ウエーハ周辺部で小さくなる。
と図1(g)の工程でエッチングレートの面内分布が生
じるのは、エッチング装置チャンバー内のプラズマ密度
分布を変化させるエッチングガス導入口の配置に起因す
ることが分かる。
ッチングガス導入口の配置を制御することによりプラズ
マ密度分布を制御し、エッチングレートのウエーハ面内
分布を制御することが可能となる。
5のウエーハ面内分布と、図1(g)の工程終了後、S
iN膜5のウエーハ面内分布が相殺されるようなエッチ
ングを行なうことにより、図1(h)の工程でのSiN
膜5のエッチングにおけるエッチング後のウエーハ面内
のTiN膜4の削れ量を均一化することができ、加工出
来映えのウエーハ面内分布をそろえることが可能とな
り、配線間コンタクト抵抗のばらつきを低減することが
できる。
5における半導体装置の配線形成方法を説明するための
工程断面図である。
(f)に示す実施形態1と同じ工程を行なう。次に、図
1(f)に示す工程に続いて、図10(g´)に示す工
程を行なう。図10(g´)に示す工程は、誘導結合型
プラズマエッチングを用いて表5に示すエッチング条件
にてコンタクトホール9を形成する工程である。表5の
条件は、メインエッチングで絶縁膜7をエッチングして
SiN膜5上でエッチング停止させる条件であり、それ
に引き続いて図10(h´)に示す同一エッチング装置
チャンバー内で行なう酸素プラズマ処理によるエッチン
グ後処理(PET:Post Etch Treatment)によりSi
N膜5をエッチングし、TiN膜4上でエッチング停止
するエッチング条件である。
チングされるのは、メインエッチングで用いられ、且つ
チャンバー内に残留したフルオロカーボン成分が酸素プ
ラズマ処理にてフッ素成分を発生し、SiN膜のエッチ
ングに寄与しているためと考えられる。即ち、表5のエ
ッチング条件を用いることで同一装置にて図10(g
´)と図10(h´)を連続した工程で行なうことが可
能となる。よって、この方法を用いることで工程削減を
実現することができる。
形成方法は、絶縁膜が堆積された半導体基板上の配線層
のエッチングの際に配線ハードマスクとしてSiN膜を
用い、配線エッチング時のSiN残膜をコンタクトホー
ルのエッチングの際にエッチングストッパー膜として利
用することと、配線層エッチング時のSiN膜のウエー
ハ面内分布とコンタクトホールのエッチング時のSiN
膜のウエーハ面内分布を相殺するエッチングを行なうこ
とにより、工程を増加することなくコンタクトホールエ
ッチングのオーバーエッチング時に生じる下地配線の削
れ量の不均一性を改善し、配線間コンタクト抵抗のばら
つきを低減し、ひいてはコンタクト抵抗の信頼性を高め
る方法を実現できるものである。
る半導体装置の配線形成方法を説明する工程断面図であ
る。
るSiN膜厚設定方法を説明するための図である。
iN膜のエッチングレートのウエーハ面内分布を示す図
である。
おけるコンタクトホールエッチングにおけるオーバーエ
ッチ時のSiNエッチングレートのウエーハ面内分布を
示す図である。
ホールエッチングを行なった時のSiN膜削れ量のウエ
ーハ面内分布を示す図である。
active Ion Etcher)、誘導結合型(コイル位置はチャ
ンバー側壁部)プラズマエッチング装置(b)(IC
P:Inductive Coupled Plasma)及び誘導結合型(コイ
ル位置はチャンバー上部)プラズマエッチング装置
(c)(TCP:Transformer Coupled Plasma)の断面
模式図である。
CP)及び誘導結合型プラズマエッチング装置(b)
(ICP)の各チャンバー内のプラズマ密度分布を示す
図である。
マエッチング装置のエッチングガス供給方向を説明する
ための断面模式図である。
マエッチング装置のエッチングガス供給方向を変化させ
た時のチャンバー内のプラズマ密度分布を示す図であ
る。
プラズマエッチング装置を用いて行なうコンタクトエッ
チングとエッチング後処理工程でストッパー膜エッチン
グを行なう工程を説明するための工程断面図である。
の形成方法を説明する工程断面図である。
明する工程断面図である。
Claims (6)
- 【請求項1】 絶縁膜が堆積された半導体基板上に配線
層を形成し、更に前記配線層上にSiN膜を積層する第
1の工程と、前記SiN膜上に所定の配線パターンを有
するレジスト層を形成する第2の工程と、前記配線パタ
ーンを有するレジスト層をマスクにしてSiN層をドラ
イエッチング法にてエッチングする第3の工程と、前記
SiN層をマスクにして前記配線層をドライエッチング
法にてエッチングする第4の工程と、形成された配線パ
ターン及び前記SiN層の残膜上に絶縁膜を積層する第
5の工程と、前記第5の工程で積層された絶縁膜上にコ
ンタクトホールを形成するための開口パターンを有する
レジスト層を形成する第6の工程と、前記コンタクトホ
ールを形成するための開口パターンを有するレジスト層
をマスクとして且つ前記SiN層の残膜をエッチングス
トッパー膜として行なうドライエッチング法にて前記絶
縁膜をエッチングすることでコンタクトホールを形成す
る第7の工程と、前記エッチングストッパー膜の残膜を
ドライエッチング法にてエッチングする第8の工程とを
有することを特徴とする半導体装置の配線形成方法。 - 【請求項2】 前記配線層上に積層するSiN膜の厚さ
dを、 d=(2m+1)λ/4nA(λ:露光波長、nA:S
iN膜の屈折率、m:0,1,2・・・) に設定する請求項1に記載の半導体装置の配線形成方
法。 - 【請求項3】 前記SiN層をマスクにして前記配線層
をドライエッチング法にてエッチングする工程で生じる
前記SiN層の残膜のウエーハ面内分布を、前記コンタ
クトホールを形成する工程で生じる前記エッチングスト
ッパー膜であるSiN膜のエッチングレートのウエーハ
面内分布で相殺するエッチングを行なう請求項1に記載
の半導体装置の配線形成方法。 - 【請求項4】 請求項3に記載のエッチングを実施する
エッチング設備として、エッチングチャンバー側壁方向
からコイル電力を供給するエッチング設備とエッチング
チャンバー上部もしくは底部からコイル電力を供給する
エッチング設備を用いることで、チャンバー内に生成す
るプラズマ密度分布を変化させることにより、前記Si
N層の残膜のウエーハ面内分布と前記SiN膜のエッチ
ングレートのウエーハ面内分布を制御する半導体装置の
配線形成方法。 - 【請求項5】 請求項3に記載のエッチングを実施する
エッチング設備として、エッチングチャンバー側壁方向
からエッチングガスを供給するエッチング設備とエッチ
ングチャンバー中央方向からエッチングガスを供給する
エッチング設備を用いることで、チャンバー内に生成す
るプラズマ密度分布を変化させることにより、前記Si
N層の残膜のウエーハ面内分布と前記SiN膜のエッチ
ングレートのウエーハ面内分布を制御する半導体装置の
配線形成方法。 - 【請求項6】 前記第7の工程と、前記第8の工程を同
一チャンバー内で連続処理する請求項1に記載の半導体
装置の配線形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001025829A JP3954315B2 (ja) | 2001-02-01 | 2001-02-01 | 半導体装置の配線形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001025829A JP3954315B2 (ja) | 2001-02-01 | 2001-02-01 | 半導体装置の配線形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002231807A true JP2002231807A (ja) | 2002-08-16 |
JP3954315B2 JP3954315B2 (ja) | 2007-08-08 |
Family
ID=18890749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001025829A Expired - Fee Related JP3954315B2 (ja) | 2001-02-01 | 2001-02-01 | 半導体装置の配線形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3954315B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005236120A (ja) * | 2004-02-20 | 2005-09-02 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2008053308A (ja) * | 2006-08-22 | 2008-03-06 | Nec Electronics Corp | 半導体装置の製造方法およびプラズマ処理装置 |
JP2017220642A (ja) * | 2016-06-10 | 2017-12-14 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 |
-
2001
- 2001-02-01 JP JP2001025829A patent/JP3954315B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005236120A (ja) * | 2004-02-20 | 2005-09-02 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP4511212B2 (ja) * | 2004-02-20 | 2010-07-28 | Okiセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
JP2008053308A (ja) * | 2006-08-22 | 2008-03-06 | Nec Electronics Corp | 半導体装置の製造方法およびプラズマ処理装置 |
JP2017220642A (ja) * | 2016-06-10 | 2017-12-14 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 |
CN107492491A (zh) * | 2016-06-10 | 2017-12-19 | 株式会社日立国际电气 | 半导体装置的制造方法及衬底处理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3954315B2 (ja) | 2007-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9852916B2 (en) | Single platform, multiple cycle spacer deposition and etch | |
US6527968B1 (en) | Two-stage self-cleaning silicon etch process | |
TWI458014B (zh) | 用以控制多層遮罩之圖案臨界尺寸與完整性的蝕刻製程 | |
JP5577530B2 (ja) | 六フッ化硫黄(sf6)および炭化水素ガスを用いた反射防止層のパターニング方法 | |
US6399507B1 (en) | Stable plasma process for etching of films | |
US8614143B2 (en) | Simultaneous via and trench patterning using different etch rates | |
JP2003506866A (ja) | エッチングプロセス用側壁ポリマー形成ガス添加物 | |
JP2008244479A (ja) | 金属窒化物を乾式エッチングする方法及びシステム | |
TWI703227B (zh) | 低應力氮摻雜鎢膜之物理氣相沉積 | |
KR100894345B1 (ko) | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 | |
KR20080006457A (ko) | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 | |
US6410451B2 (en) | Techniques for improving etching in a plasma processing chamber | |
JP2001527287A (ja) | フォトレジストマスクを使用してエッチングするための改良技術 | |
CN110246737B (zh) | 一种半导体晶圆结构的刻蚀方法 | |
US7897498B2 (en) | Method for manufacturing semiconductor device | |
JP2002231807A (ja) | 半導体装置の配線形成方法 | |
US7501350B2 (en) | Plasma processing method | |
JP2003332312A (ja) | 半導体装置の製造方法 | |
US20030109138A1 (en) | Method of etching tantalum | |
JP4120272B2 (ja) | 絶縁膜のエッチング方法および半導体装置のコンタクト形成方法 | |
US20030153193A1 (en) | Etching method | |
JP2008243939A (ja) | プラズマエッチング方法 | |
JP2001284326A (ja) | ドライエッチングプロセスおよびそれを用いた半導体装置の製造方法 | |
JP3877461B2 (ja) | 半導体装置の製造方法 | |
JP2002026020A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070426 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |