JP3954315B2 - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法 Download PDFInfo
- Publication number
- JP3954315B2 JP3954315B2 JP2001025829A JP2001025829A JP3954315B2 JP 3954315 B2 JP3954315 B2 JP 3954315B2 JP 2001025829 A JP2001025829 A JP 2001025829A JP 2001025829 A JP2001025829 A JP 2001025829A JP 3954315 B2 JP3954315 B2 JP 3954315B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- wiring
- semiconductor substrate
- sin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の配線間等を接続するための配線形成方法に関する。
【０００２】
【従来の技術】
近年、半導体装置を構成する素子は、微細化に伴ってＭＯＳ電界効果トランジスタが主流となっている。中でもＭＯＳ電界効果トランジスタの微細化に伴い、多層配線の配線間を接続するコンタクトホールの形成技術が重要となってきている。特に大きな課題となっているのは、コンタクト径の絶対値が小さくなるにもかかわらずコンタクト径のばらつき値がほとんど低減されないため、コンタクトエッチングのオーバーエッチング時にエッチングされる下地配線の削れ量が不均一になることである。これは、配線間コンタクト抵抗のばらつきを大きくする要因となり、ひいてはコンタクト抵抗の信頼性にも影響を及ぼす。
【０００３】
一般的に、配線上へのコンタクトホールを形成するための一つの技術として、誘導結合型プラズマエッチング装置を用いてコンタクトホールを形成する方法が知られている。
【０００４】
その際、特開平４−１７４５１８号公報に記載されてあるように、下地削れ量を均一化するために一旦コンタクトホールをＳｉＮストッパー膜上で停止させ、その後ＳｉＮストッパー膜をエッチングすることでコンタクトホールを貫通させることにより、下地削れ量を均一化したコンタクトホールを形成する方法が知られている。ここで、下地削れ量均一化の目的は、配線間コンタクト抵抗のばらつきを低減し、コンタクト抵抗の信頼性を高めることである。
【０００５】
以下、従来のコンタクトホールの形成方法について図１１を参照しながら説明する。
【０００６】
図１１は、従来のコンタクトホールの形成方法を説明する工程断面図である。図１１において、１９は絶縁膜が堆積されたシリコン基板（半導体基板）、２０はＳｉＮ膜、２１は絶縁膜（シリコン酸化膜）、２２はレジスト層、２２ａはレジスト層２２に設けた開口、２３は絶縁膜２１に形成されたコンタクトホールである。
【０００７】
先ず、コンタクトホールの形成で用いるエッチング装置の構成について図６を参照しながら説明する。図６（ａ）は平行平板型エッチング装置の断面模式図である。図６（ａ）において、１０は接地された上部電極、１１はウエーハ、１２は周波数１３．５６ＭＨｚのＲＦ電源に接続された下部電極である。次に、図６（ｂ）は誘導結合型プラズマエッチング装置の断面模式図である。図６（ｂ）において、１３は周波数２．０ＭＨｚのＲＦ電源に接続された誘導コイル、１４はウエーハ、１５は周波数１．８ＭＨｚのＲＦ電源に接続された下部電極である。
【０００８】
図１１（ａ）に示すように表面にＳｉＮ膜２０が形成されたシリコン基板１９を準備し、図１１（ｂ）に示すように全面に絶縁膜２１を積層した後、図１１（ｃ）に示すようにレジスト膜を形成してマスクを用いて所定の個所にエッチング領域を確定するための開口部を有するレジスト層２２を形成する。このシリコン基板１９を図６（ｂ）に示す誘導結合型プラズマエッチング装置の下部電極１５にセットし、後述の表２に示す条件で絶縁膜２１をエッチングすることにより、図１１（ｄ）に示すように、開口より深さ方向の大なる高アスペクト比のコンタクトホール２３を形成し、且つＳｉＮ膜２０上でコンタクトホールのエッチングを停止することができる。
【０００９】
その後、酸素プラズマによるエッチング後処理、アッシング、洗浄を行なった後、図６（ａ）に示す平行平板エッチング装置の下部電極１２にシリコン基板１９をセットし、後述の表３に示す条件でＳｉＮ膜２０をエッチングすることにより、下地基板削れ量のばらつきの少ないコンタクトホールを形成することが可能となる。
【００１０】
しかしながらこの方法では、ＳｉＮ膜積層工程、ＳｉＮ膜エッチング工程、更にそれらの洗浄後処理工程等が必要となり、工程が増加して高コストとなるばかりでなく、製品製造のためにかかる時間（Turn Around Time（以下ＴＡＴと称す)）の増加も発生する。
【００１１】
一方、近年、半導体装置の配線形成方法において、配線ドライエッチング時のマスク材料として、無機材料（以下ハードマスクと称する）が用いられている。これにより微細な配線加工形状を形成することが可能となる。
【００１２】
以下、この従来の配線形成方法について、図１２を参照しながら説明する。
【００１３】
図１２は、従来の配線形成方法を説明する工程断面図である。図１２において、２４は絶縁膜が堆積されたシリコン基板、２５は配線層下部のＴｉＮ層、２６は配線層、２７は配線層上部のＴｉＮ膜、２８はプラズマＴＥＯＳ膜、２９は配線パターンを形成するためのレジスト層、３０は絶縁膜、３１はコンタクトホールを形成するためのレジスト層、３１ａはレジスト層３１に設けた開口、３２は絶縁膜３０に形成されたコンタクトホールである。
【００１４】
先ず、図１２（ａ）に示すように絶縁膜が堆積されたシリコン基板２４上に配線層２５〜２７を積層した後、表面にプラズマＴＥＯＳ膜２８を積層し、図１２（ｂ）に示すように全面にレジスト膜を形成した後にマスクを用いて配線パターンを確定するためのレジスト層２９を形成する。このシリコン基板２４を図６（ａ）に示す平行平板型エッチング装置の下部電極１２上のウエーハ１１の位置にセットし、後述の表１に示す条件でエッチングを行なうことで、図１２（ｃ）に示すような配線パターンを確定するプラズマＴＥＯＳ膜２８を形成する。次に、図１２（ｄ）に示すようにプラズマＴＥＯＳ層２８をマスクにして配線層２５〜２７のエッチングを行なう。その後、図１２（ｅ）に示すように絶縁膜３０を積層し、図１２（ｆ）に示すように全面にレジスト膜を形成した後にマスクを用いて開口パターン３１ａを確定するためのレジスト層３１を形成する。最後に、後述の表２に示す異方性エッチングの条件で絶縁膜３０をエッチングすることにより、図１２（ｇ）に示すように、開口より深さ方向の大なる高アスペクト比のコンタクトホール３２を形成することができる。
【００１５】
【発明が解決しようとする課題】
しかしながら、上記従来の配線形成方法では、誘導結合型プラズマエッチング装置を用いた異方性エッチングの条件でのコンタクトホールのエッチング時に、エッチングを配線層上部のＴｉＮ膜上で停止させることができない。そのためコンタクト抵抗が安定しないという特有の問題を有している。また、コンタクトホールのエッチングは、特にウエーハ最外周の均一性が著しく悪く、たとえウエーハ面内の中央部のＴｉＮ膜上でエッチングが停止するエッチング条件に設定したとしても、ウエーハ面内の周辺部ではＴｉＮ膜上でエッチングを停止させることはできない。よって、ウエーハ面内の周辺部でのコンタクト抵抗のばらつきが大きくなる。更に、コンタクトホールのエッチング時に配線層上部のＴｉＮ膜上でエッチングを停止させることができないため、配線層金属をエッチングすることとなり、コンタクトホールのエッチング装置反応室内を金属汚染することになる。
【００１６】
これらの問題を解決するために、前述のように誘導結合型プラズマエッチング装置においてコンタクトホールを形成する時、ＳｉＮ膜をエッチングストッパー膜として用い、一旦コンタクトホールのエッチングをＳｉＮ膜で停止させ、その後ＳｉＮ膜をエッチングして下地の削れ量を均一化できることが知られている。しかし、この方法では、ＳｉＮ膜積層工程、ＳｉＮ膜エッチング工程、更にそれらの洗浄後処理工程等が必要となり、工程が増加し高コストとなるばかりでなく、ＴＡＴ増加も発生するという前述の問題が発生する。
【００１７】
そこで、本発明は前記従来の問題を解決するため、工程を増加することなく、良好なウエーハ面内均一性を保ちつつ、コンタクトホールを効率良く形成し、安定した配線間コンタクト抵抗を実現できる半導体装置の配線形成方法を提供するものである。
【００１８】
【課題を解決するための手段】
前記目的を達成するため、本発明の半導体装置の配線形成方法は、絶縁膜が堆積された半導体基板上の配線層のエッチングの際に配線ハードマスクとしてＳｉＮ膜を用い、配線エッチング時のＳｉＮ残膜をコンタクトホールのエッチングの際にエッチングストッパー膜として利用することと、配線層エッチング時のＳｉＮ膜のウエーハ面内分布とコンタクトホールのエッチング時のＳｉＮ膜のウエーハ面内分布を相殺するエッチングを行なうことにより、工程を増加することなくコンタクトホールエッチングのオーバーエッチング時に生じる下地配線の削れ量の不均一性を改善し、配線間コンタクト抵抗のばらつきを低減し、ひいてはコンタクト抵抗の信頼性を高める方法を実現できるものである。
【００１９】
本発明の半導体装置の配線形成方法は、絶縁膜が堆積された半導体基板上に配線層を形成し、更に前記配線層上にＳｉＮ膜を積層する第１の工程と、前記ＳｉＮ膜上に所定の配線パターンを有するレジスト層を形成する第２の工程と、前記配線パターンを有するレジスト層をマスクにしてＳｉＮ層をドライエッチング法にてエッチングする第３の工程と、前記ＳｉＮ層をマスクにして前記配線層をドライエッチング法にてエッチングする第４の工程と、形成された配線パターン及び前記ＳｉＮ層の残膜上に絶縁膜を積層する第５の工程と、前記第５の工程で積層された絶縁膜上にコンタクトホールを形成するための開口パターンを有するレジスト層を形成する第６の工程と、前記コンタクトホールを形成するための開口パターンを有するレジスト層をマスクとして且つ前記ＳｉＮ層の残膜をエッチングストッパー膜として行なうドライエッチング法にて前記絶縁膜をエッチングすることでコンタクトホールを形成する第７の工程と、前記エッチングストッパー膜の残膜をドライエッチング法にてエッチングする第８の工程とを有することを特徴とする。これにより、工程を増加することなく安定した配線間コンタクト抵抗を容易に得ることができる。
【００２０】
また、本発明の半導体装置の配線形成方法は、前記配線層上に積層するＳｉＮ膜の厚さｄを、
ｄ＝（２ｍ＋１）λ／４ｎＡ（λ：露光波長、ｎＡ：ＳｉＮ膜の屈折率、ｍ：０，１，２・・・）
に設定することが好ましい。これにより、ＳｉＮハードマスクが、下地反射防止膜としての効果を併せ持つことができる。
【００２１】
また、本発明の半導体装置の配線形成方法は、前記ＳｉＮ層をマスクにして前記配線層をドライエッチング法にてエッチングする工程で生じる前記ＳｉＮ層の残膜のウエーハ面内分布を、前記コンタクトホールを形成する工程で生じる前記エッチングストッパー膜であるＳｉＮ膜のエッチングレートのウエーハ面内分布で相殺するエッチングを行なうことが好ましい。これにより、容易にＳｉＮ残膜を均一化することができる。
【００２２】
また、本発明の半導体装置の配線形成方法は、前記エッチングを実施するエッチング設備として、エッチングチャンバー側壁方向からコイル電力を供給するエッチング設備とエッチングチャンバー上部もしくは底部からコイル電力を供給するエッチング設備を用いることで、チャンバー内に生成するプラズマ密度分布を変化させることにより、前記ＳｉＮ層の残膜のウエーハ面内分布と前記ＳｉＮ膜のエッチングレートのウエーハ面内分布を制御することが好ましい。
【００２３】
また、本発明の半導体装置の配線形成方法は、前記エッチングを実施するエッチング設備として、エッチングチャンバー側壁方向からエッチングガスを供給するエッチング設備とエッチングチャンバー中央方向からエッチングガスを供給するエッチング設備を用いることで、チャンバー内に生成するプラズマ密度分布を変化させることにより、前記ＳｉＮ層の残膜のウエーハ面内分布と前記ＳｉＮ膜のエッチングレートのウエーハ面内分布を制御することが好ましい。
【００２４】
また、本発明の半導体装置の配線形成方法は、前記第７の工程と、前記第８の工程を同一チャンバー内で連続処理することが好ましい。
【００２５】
【発明の実施の形態】
以下本発明の実施の形態について、図１から図１０を用いて説明する。
【００２６】
（実施形態１）
図１（ａ）〜図１（ｈ）は、本発明の実施形態１における半導体装置の配線形成方法を説明するための工程断面図である。図１において、１は絶縁膜が堆積されたシリコン基板、２はＴｉＮ膜、３は配線層、４はＴｉＮ膜、５はＳｉＮ膜、６は配線パターンを有するレジスト層、７は絶縁膜、８はコンタクトホール開口を有するレジスト層、８ａはレジスト開口部、９はコンタクトホールである。
【００２７】
図１（ａ）は、絶縁膜が堆積されたシリコン基板１の上にＴｉＮ膜２、配線層３、ＴｉＮ膜４を積層し、その上にＳｉＮ膜５を積層した断面図である。このＳｉＮ膜５は、例えば減圧ＣＶＤ法により成膜した、膜厚５０ｎｍのシリコン窒化膜である。
【００２８】
次に、ＳｉＮ膜５の上に厚さ０．４７μｍのホトレジスト膜を形成し、マスクを用いて露光し、現像して図１（ｂ）に示すように所定の領域に最小線幅が０．２μｍを有するレジスト層６を形成する。次に、シリコン基板１を図６（ａ）に示す平行平板型エッチング装置に入れ、表１に示す条件でレジスト層６をマスクにしてＳｉＮ膜５をエッチングすることにより、図１（ｃ）ように、配線パターンを有するＳｉＮ膜５を形成する。
【００２９】
【表１】
【００３０】
次に、配線パターンを有するＳｉＮ膜５をマスクにしてＴｉＮ膜４、配線層３、ＴｉＮ膜２を順にエッチングすることにより、図１（ｄ）のように配線層を形成する。次に、図１（ｅ）に示すように、例えばＣＶＤ法により膜厚１．７μｍのプラズマＴＥＯＳ膜を堆積し、ＣＭＰ平坦化を行なうことで膜厚１．０μｍの絶縁膜７を形成する。続いて、絶縁膜７上に膜厚０．８μｍのホトレジスト形成し、マスクを用いて露光し現像して図１（ｆ）に示すように、所定の位置にコンタクトホール開口部８ａを含むレジスト層８を形成する。次に、図６（ｂ）に示す誘導結合型プラズマエッチング装置のウエーハ１４の位置にシリコン基板１をセットし、表２に示す条件で異方性エッチングを行なうことにより図１（ｇ）に示すように、コンタクトホール９を形成する。この時、コンタクトホール９はＳｉＮ膜５で停止するエッチング条件となっている。
【００３１】
【表２】
【００３２】
次に、図６（ａ）の平行平板型エッチング装置のウエーハ１１の位置にシリコン基板１をセットし、表３に示す条件でエッチングを行なうことで図１（ｈ）に示すようにＳｉＮ膜５をエッチングしてＴｉＮ膜４でエッチングを停止することができる。
【００３３】
【表３】
【００３４】
以上のようにハードマスクＳｉＮ膜５をコンタクトホールのエッチングのストッパー膜として利用することにより、工程を増加することなく、ＴｉＮ膜４でコンタクトホールを停止させることができ、安定した配線間コンタクト抵抗を得ることが可能となる。
【００３５】
なお、この方法を用いることで、ＴｉＮ膜４をエッチングして、配線層３上にてエッチングを停止することも可能であり、この際の配線層３の削れ量の均一性は、従来法で形成した時よりも向上することができ、コンタクト抵抗値のばらつきを押さえることが可能となる。
【００３６】
図２は、上記実施形態１におけるＳｉＮ膜厚設定方法を説明する図である。図２（ａ）は、高反射基板用いた時の入射波及びその反射波の様子を示した図である。図２（ｂ）は、反射防止膜基板を用いた時の入射波及びその反射波の様子を示した図である。高反射基板では定在波が目立つが、反射防止膜基板ではそれが小さくなっていることが分かる。このことから、反射防止膜基板を用いることにより寸法制御性が高まることが理解できる。次に、定在波をなくすために、入射波と反射波が打ち消し合う条件が必ず存在する。これを式で現わすとＳｉＮ膜の厚さｄは、
ｄ＝（２ｍ＋１）λ／４ｎＡ
（λ：露光波長、ｎＡ：ＳｉＮ膜の屈折率、ｍ：０，１，２・・・）
となり、これを満たすＳｉＮ膜５の膜厚に設定することにより、ＳｉＮ膜を下地反射防止膜としての役割を持たすことができ、工程を増加することなく配線パターンを有するレジスト層６の寸法制御性を高めることができる。
【００３７】
（実施形態２）
図３、図４、図５は本発明の実施形態２におけるエッチング方法を説明するＳｉＮ膜エッチングレートのウエーハ面内分布を示したグラフである。
【００３８】
本実施形態２でも、図１（ａ）〜図１（ｃ）に示す実施形態１と同じ工程を行なう。次に、図１（ｄ）に示す工程は、ＳｉＮ膜５をマスクにしてＴｉＮ層４、配線層３、ＴｉＮ層２を順にエッチングする工程であるが、その時のＳｉＮ膜５のエッチングレートのウエーハ面内分布は図３のようにウエーハ中心部で早く、ウエーハ周辺部で遅くなる傾向にする。よって、ＳｉＮ膜５の残膜のウエーハ面内分布はウエーハ中心部で薄く、ウエーハ周辺部で厚くなる。
【００３９】
次に、図１（ｅ）〜図１（ｆ）に示す実施形態１と同じ工程を行なう。次に、図１（ｇ）の工程は、コンタクトホール９を図６（ｂ）の誘導結合型プラズマエッチング装置にて前記表２に示した条件で加工するが、その時のオーバーエッチング時におけるＳｉＮ膜５のエッチングレートのウエーハ面内分布を図４に示した。これより、ウエーハ中心部で遅く、ウエーハ周辺部で早くなる傾向であることが分かる。
【００４０】
よって、図１（ｇ）の工程終了後、ＳｉＮ膜５のウエーハ面内分布は、図１（ｄ）の工程と図１（ｇ）の工程のエッチングにおけるウエーハ面内分布が相殺されることにより図５に示すようにウエーハ面内で均一となる。
【００４１】
即ち、図１（ｈ）の工程でのＳｉＮ膜５のエッチングにおけるエッチング後のウエーハ面内のＴｉＮ膜４の削れ量を均一化することができ、加工出来映えのウエーハ面内分布をそろえることが可能となり、配線間コンタクト抵抗のばらつきを低減することができる。
【００４２】
（実施形態３）
図６、図７は本発明の実施形態３におけるエッチング方法を説明するエッチング装置とそのチャンバー内のプラズマ密度分布を示した図である。
【００４３】
本実施形態３でも、図１（ａ）〜図１（ｃ）に示す実施形態１と同じ工程を行なう。次に、図１（ｄ）に示す工程では、ＳｉＮ膜５をマスクにしてＴｉＮ層４、配線層３、ＴｉＮ層２を順にエッチングするが、そのエッチング条件を表４に示すように行なう。
【００４４】
【表４】
【００４５】
一方、この時使用する設備は図６（ｃ）の誘導結合型プラズマエッチング装置である。図６（ｃ）において、１６は周波数１３．５６ＭＨｚのＲＦ電源に接続された誘導コイル、１７はウエーハ、１８は周波数１３．５６ＭＨｚのＲＦ電源に接続された下部電極である。
【００４６】
表４に示したエッチング条件下において、図６（ｃ）に示したエッチング装置チャンバー内のプラズマ密度のウエーハ面内分布は図７（ａ）のようにウエーハ中心部で高く、ウエーハ周辺部で低くなる傾向である。このことから、エッチングレートのウエーハ面内分布は図３のようにウエーハ中心部で高く、ウエーハ周辺部で低くなる。
【００４７】
次に、図１（ｅ）〜図１（ｆ）に示す実施形態１と同じ工程を行なう。一方、図１（ｇ）に示す工程では、コンタクトホール９を形成するが、用いる装置は図６（ｂ）の誘導結合型プラズマエッチング装置である。このエッチング装置チャンバー内のプラズマ密度のウエーハ面内分布は、図７（ｂ）のようにウエーハ中心部で低く、ウエーハ周辺部で高くなる傾向である。このことから、エッチングレートのウエーハ面内分布は図４のようにウエーハ中心部で低く、ウエーハ周辺部で高くなる。
【００４８】
即ち、以上の結果から、図１（ｄ）の工程と図１（ｇ）の工程でエッチングレートの面内分布が生じるのはエッチング装置チャンバー内のプラズマ密度分布に起因することが分かる。
【００４９】
よって、エッチング装置チャンバー内のプラズマ密度分布を制御することにより、エッチングレートのウエーハ面内分布を制御することが可能となる。
【００５０】
即ち、図１（ｄ）の工程終了後のＳｉＮ膜５のウエーハ面内分布と、図１（ｇ）工程の終了後のＳｉＮ膜５のウエーハ面内分布が相殺されるようなエッチングを行なうことにより、図１（ｈ）の工程でのＳｉＮ膜５のエッチングにおけるエッチング後のウエーハ面内のＴｉＮ膜４の削れ量を均一化することができ、加工出来映えのウエーハ面内分布をそろえることが可能となり、配線間コンタクト抵抗のばらつきを低減することができる。
【００５１】
（実施形態４）
図８、図９は本発明の実施形態４におけるエッチング方法を説明するエッチング装置とそのチャンバー内のプラズマ密度分布を示した図である。
【００５２】
図８はエッチングガスの導入方向と排気方向を示した図であり、図８（ａ）に示す装置では、エッチングガス導入方向、排気方向ともにチャンバー下部方向である。一方、図８（ｂ）に示す装置では、エッチングガス導入方向はチャンバー上部方向であり、排気方向はチャンバー下部方向である。
【００５３】
本実施形態４でも、図１（ａ）〜図１（ｃ）に示す実施形態１と同じ工程を行なう。次に、図１（ｄ）に示す工程では、ＳｉＮ膜５をマスクにしてＴｉＮ層４、配線層３、ＴｉＮ層２を順にエッチングする工程であるが、その時使用する設備は図８（ａ）の誘導結合型プラズマエッチング装置である。この装置の特徴はエッチングガス導入口がチャンバー周辺部に配置されていることである。このため、このエッチング装置チャンバー内のプラズマ密度のウエーハ面内分布は図９（ａ）のようにウエーハ中心部で低く、ウエーハ周辺部で高くなる傾向である。このことから、エッチングレートのウエーハ面内分布は図４のようにウエーハ中心部で小さくウエーハ周辺部で大きくなる。
【００５４】
次に、図１（ｅ）〜（ｆ）に示す実施形態１と同じ工程を行なう。一方、図１（ｇ）に示す工程では、コンタクトホール９を形成するが、用いる装置は図８（ｂ）の誘導結合型プラズマエッチング装置である。この装置の特徴はエッチングガス導入口がチャンバー中央上部に配置されていることである。このため、このエッチング装置チャンバー内のプラズマ密度のウエーハ面内分布は図９（ｂ）のようにウエーハ中心部で高く、ウエーハ周辺部で低くなる傾向である。このことから、エッチングレートのウエーハ面内分布は図３のようにウエーハ中心部で大きく、ウエーハ周辺部で小さくなる。
【００５５】
即ち、以上の結果から、図１（ｄ）の工程と図１（ｇ）の工程でエッチングレートの面内分布が生じるのは、エッチング装置チャンバー内のプラズマ密度分布を変化させるエッチングガス導入口の配置に起因することが分かる。
【００５６】
よって、エッチング装置チャンバー内のエッチングガス導入口の配置を制御することによりプラズマ密度分布を制御し、エッチングレートのウエーハ面内分布を制御することが可能となる。
【００５７】
即ち、図１（ｄ）の工程終了後、ＳｉＮ膜５のウエーハ面内分布と、図１（ｇ）の工程終了後、ＳｉＮ膜５のウエーハ面内分布が相殺されるようなエッチングを行なうことにより、図１（ｈ）の工程でのＳｉＮ膜５のエッチングにおけるエッチング後のウエーハ面内のＴｉＮ膜４の削れ量を均一化することができ、加工出来映えのウエーハ面内分布をそろえることが可能となり、配線間コンタクト抵抗のばらつきを低減することができる。
【００５８】
（実施形態５）
図１０は本発明の実施形態５における半導体装置の配線形成方法を説明するための工程断面図である。
【００５９】
本実施形態５でも、図１（ａ）〜図１（ｆ）に示す実施形態１と同じ工程を行なう。次に、図１（ｆ）に示す工程に続いて、図１０（ｇ´）に示す工程を行なう。図１０（ｇ´）に示す工程は、誘導結合型プラズマエッチングを用いて表５に示すエッチング条件にてコンタクトホール９を形成する工程である。表５の条件は、メインエッチングで絶縁膜７をエッチングしてＳｉＮ膜５上でエッチング停止させる条件であり、それに引き続いて図１０（ｈ´）に示す同一エッチング装置チャンバー内で行なう酸素プラズマ処理によるエッチング後処理（ＰＥＴ：Post Etch Treatment）によりＳｉＮ膜５をエッチングし、ＴｉＮ膜４上でエッチング停止するエッチング条件である。
【００６０】
【表５】
【００６１】
なお、ＳｉＮ膜が酸素プラズマ処理でエッチングされるのは、メインエッチングで用いられ、且つチャンバー内に残留したフルオロカーボン成分が酸素プラズマ処理にてフッ素成分を発生し、ＳｉＮ膜のエッチングに寄与しているためと考えられる。即ち、表５のエッチング条件を用いることで同一装置にて図１０（ｇ´）と図１０（ｈ´）を連続した工程で行なうことが可能となる。よって、この方法を用いることで工程削減を実現することができる。
【００６２】
【発明の効果】
以上のように本発明の半導体装置の配線形成方法は、絶縁膜が堆積された半導体基板上の配線層のエッチングの際に配線ハードマスクとしてＳｉＮ膜を用い、配線エッチング時のＳｉＮ残膜をコンタクトホールのエッチングの際にエッチングストッパー膜として利用することと、配線層エッチング時のＳｉＮ膜のウエーハ面内分布とコンタクトホールのエッチング時のＳｉＮ膜のウエーハ面内分布を相殺するエッチングを行なうことにより、工程を増加することなくコンタクトホールエッチングのオーバーエッチング時に生じる下地配線の削れ量の不均一性を改善し、配線間コンタクト抵抗のばらつきを低減し、ひいてはコンタクト抵抗の信頼性を高める方法を実現できるものである。
【図面の簡単な説明】
【図１】（ａ）〜（ｈ）は、本発明の実施形態１における半導体装置の配線形成方法を説明する工程断面図である。
【図２】（ａ）、（ｂ）は、本発明の実施形態１におけるＳｉＮ膜厚設定方法を説明するための図である。
【図３】代表的な配線層エッチング時のマスクであるＳｉＮ膜のエッチングレートのウエーハ面内分布を示す図である。
【図４】代表的な誘導結合型プラズマエッチング装置におけるコンタクトホールエッチングにおけるオーバーエッチ時のＳｉＮエッチングレートのウエーハ面内分布を示す図である。
【図５】代表的な配線エッチングと代表的なコンタクトホールエッチングを行なった時のＳｉＮ膜削れ量のウエーハ面内分布を示す図である。
【図６】平行平板型エッチング装置（ａ）（ＲＩＥ：Reactive Ion Etcher）、誘導結合型（コイル位置はチャンバー側壁部）プラズマエッチング装置（ｂ）（ＩＣＰ：Inductive Coupled Plasma）及び誘導結合型（コイル位置はチャンバー上部）プラズマエッチング装置（ｃ）（ＴＣＰ:Transformer Coupled Plasma）の断面模式図である。
【図７】誘導結合型プラズマエッチング装置（ａ）（ＴＣＰ）及び誘導結合型プラズマエッチング装置（ｂ）（ＩＣＰ）の各チャンバー内のプラズマ密度分布を示す図である。
【図８】（ａ）、（ｂ）は、代表的な誘導結合型プラズマエッチング装置のエッチングガス供給方向を説明するための断面模式図である。
【図９】（ａ）、（ｂ）は、代表的な誘導結合型プラズマエッチング装置のエッチングガス供給方向を変化させた時のチャンバー内のプラズマ密度分布を示す図である。
【図１０】（ｇ´）、（ｈ´）は、代表的な誘導結合型プラズマエッチング装置を用いて行なうコンタクトエッチングとエッチング後処理工程でストッパー膜エッチングを行なう工程を説明するための工程断面図である。
【図１１】（ａ）〜（ｅ）は、従来のコンタクトホールの形成方法を説明する工程断面図である。
【図１２】（ａ）〜（ｇ）は、従来の配線形成方法を説明する工程断面図である。
【符号の説明】
１ シリコン基板
２ ＴｉＮ膜
３ 配線層
４ ＴｉＮ膜
５ ＳｉＮ膜
６ 配線パターンを有するレジスト層
７ 絶縁膜
８ コンタクトホール開口を有するレジスト層
８ａ レジスト開口部
９ コンタクトホール
【発明の属する技術分野】
本発明は、半導体装置の配線間等を接続するための配線形成方法に関する。
【０００２】
【従来の技術】
近年、半導体装置を構成する素子は、微細化に伴ってＭＯＳ電界効果トランジスタが主流となっている。中でもＭＯＳ電界効果トランジスタの微細化に伴い、多層配線の配線間を接続するコンタクトホールの形成技術が重要となってきている。特に大きな課題となっているのは、コンタクト径の絶対値が小さくなるにもかかわらずコンタクト径のばらつき値がほとんど低減されないため、コンタクトエッチングのオーバーエッチング時にエッチングされる下地配線の削れ量が不均一になることである。これは、配線間コンタクト抵抗のばらつきを大きくする要因となり、ひいてはコンタクト抵抗の信頼性にも影響を及ぼす。
【０００３】
一般的に、配線上へのコンタクトホールを形成するための一つの技術として、誘導結合型プラズマエッチング装置を用いてコンタクトホールを形成する方法が知られている。
【０００４】
その際、特開平４−１７４５１８号公報に記載されてあるように、下地削れ量を均一化するために一旦コンタクトホールをＳｉＮストッパー膜上で停止させ、その後ＳｉＮストッパー膜をエッチングすることでコンタクトホールを貫通させることにより、下地削れ量を均一化したコンタクトホールを形成する方法が知られている。ここで、下地削れ量均一化の目的は、配線間コンタクト抵抗のばらつきを低減し、コンタクト抵抗の信頼性を高めることである。
【０００５】
以下、従来のコンタクトホールの形成方法について図１１を参照しながら説明する。
【０００６】
図１１は、従来のコンタクトホールの形成方法を説明する工程断面図である。図１１において、１９は絶縁膜が堆積されたシリコン基板（半導体基板）、２０はＳｉＮ膜、２１は絶縁膜（シリコン酸化膜）、２２はレジスト層、２２ａはレジスト層２２に設けた開口、２３は絶縁膜２１に形成されたコンタクトホールである。
【０００７】
先ず、コンタクトホールの形成で用いるエッチング装置の構成について図６を参照しながら説明する。図６（ａ）は平行平板型エッチング装置の断面模式図である。図６（ａ）において、１０は接地された上部電極、１１はウエーハ、１２は周波数１３．５６ＭＨｚのＲＦ電源に接続された下部電極である。次に、図６（ｂ）は誘導結合型プラズマエッチング装置の断面模式図である。図６（ｂ）において、１３は周波数２．０ＭＨｚのＲＦ電源に接続された誘導コイル、１４はウエーハ、１５は周波数１．８ＭＨｚのＲＦ電源に接続された下部電極である。
【０００８】
図１１（ａ）に示すように表面にＳｉＮ膜２０が形成されたシリコン基板１９を準備し、図１１（ｂ）に示すように全面に絶縁膜２１を積層した後、図１１（ｃ）に示すようにレジスト膜を形成してマスクを用いて所定の個所にエッチング領域を確定するための開口部を有するレジスト層２２を形成する。このシリコン基板１９を図６（ｂ）に示す誘導結合型プラズマエッチング装置の下部電極１５にセットし、後述の表２に示す条件で絶縁膜２１をエッチングすることにより、図１１（ｄ）に示すように、開口より深さ方向の大なる高アスペクト比のコンタクトホール２３を形成し、且つＳｉＮ膜２０上でコンタクトホールのエッチングを停止することができる。
【０００９】
その後、酸素プラズマによるエッチング後処理、アッシング、洗浄を行なった後、図６（ａ）に示す平行平板エッチング装置の下部電極１２にシリコン基板１９をセットし、後述の表３に示す条件でＳｉＮ膜２０をエッチングすることにより、下地基板削れ量のばらつきの少ないコンタクトホールを形成することが可能となる。
【００１０】
しかしながらこの方法では、ＳｉＮ膜積層工程、ＳｉＮ膜エッチング工程、更にそれらの洗浄後処理工程等が必要となり、工程が増加して高コストとなるばかりでなく、製品製造のためにかかる時間（Turn Around Time（以下ＴＡＴと称す)）の増加も発生する。
【００１１】
一方、近年、半導体装置の配線形成方法において、配線ドライエッチング時のマスク材料として、無機材料（以下ハードマスクと称する）が用いられている。これにより微細な配線加工形状を形成することが可能となる。
【００１２】
以下、この従来の配線形成方法について、図１２を参照しながら説明する。
【００１３】
図１２は、従来の配線形成方法を説明する工程断面図である。図１２において、２４は絶縁膜が堆積されたシリコン基板、２５は配線層下部のＴｉＮ層、２６は配線層、２７は配線層上部のＴｉＮ膜、２８はプラズマＴＥＯＳ膜、２９は配線パターンを形成するためのレジスト層、３０は絶縁膜、３１はコンタクトホールを形成するためのレジスト層、３１ａはレジスト層３１に設けた開口、３２は絶縁膜３０に形成されたコンタクトホールである。
【００１４】
先ず、図１２（ａ）に示すように絶縁膜が堆積されたシリコン基板２４上に配線層２５〜２７を積層した後、表面にプラズマＴＥＯＳ膜２８を積層し、図１２（ｂ）に示すように全面にレジスト膜を形成した後にマスクを用いて配線パターンを確定するためのレジスト層２９を形成する。このシリコン基板２４を図６（ａ）に示す平行平板型エッチング装置の下部電極１２上のウエーハ１１の位置にセットし、後述の表１に示す条件でエッチングを行なうことで、図１２（ｃ）に示すような配線パターンを確定するプラズマＴＥＯＳ膜２８を形成する。次に、図１２（ｄ）に示すようにプラズマＴＥＯＳ層２８をマスクにして配線層２５〜２７のエッチングを行なう。その後、図１２（ｅ）に示すように絶縁膜３０を積層し、図１２（ｆ）に示すように全面にレジスト膜を形成した後にマスクを用いて開口パターン３１ａを確定するためのレジスト層３１を形成する。最後に、後述の表２に示す異方性エッチングの条件で絶縁膜３０をエッチングすることにより、図１２（ｇ）に示すように、開口より深さ方向の大なる高アスペクト比のコンタクトホール３２を形成することができる。
【００１５】
【発明が解決しようとする課題】
しかしながら、上記従来の配線形成方法では、誘導結合型プラズマエッチング装置を用いた異方性エッチングの条件でのコンタクトホールのエッチング時に、エッチングを配線層上部のＴｉＮ膜上で停止させることができない。そのためコンタクト抵抗が安定しないという特有の問題を有している。また、コンタクトホールのエッチングは、特にウエーハ最外周の均一性が著しく悪く、たとえウエーハ面内の中央部のＴｉＮ膜上でエッチングが停止するエッチング条件に設定したとしても、ウエーハ面内の周辺部ではＴｉＮ膜上でエッチングを停止させることはできない。よって、ウエーハ面内の周辺部でのコンタクト抵抗のばらつきが大きくなる。更に、コンタクトホールのエッチング時に配線層上部のＴｉＮ膜上でエッチングを停止させることができないため、配線層金属をエッチングすることとなり、コンタクトホールのエッチング装置反応室内を金属汚染することになる。
【００１６】
これらの問題を解決するために、前述のように誘導結合型プラズマエッチング装置においてコンタクトホールを形成する時、ＳｉＮ膜をエッチングストッパー膜として用い、一旦コンタクトホールのエッチングをＳｉＮ膜で停止させ、その後ＳｉＮ膜をエッチングして下地の削れ量を均一化できることが知られている。しかし、この方法では、ＳｉＮ膜積層工程、ＳｉＮ膜エッチング工程、更にそれらの洗浄後処理工程等が必要となり、工程が増加し高コストとなるばかりでなく、ＴＡＴ増加も発生するという前述の問題が発生する。
【００１７】
そこで、本発明は前記従来の問題を解決するため、工程を増加することなく、良好なウエーハ面内均一性を保ちつつ、コンタクトホールを効率良く形成し、安定した配線間コンタクト抵抗を実現できる半導体装置の配線形成方法を提供するものである。
【００１８】
【課題を解決するための手段】
前記目的を達成するため、本発明の半導体装置の配線形成方法は、絶縁膜が堆積された半導体基板上の配線層のエッチングの際に配線ハードマスクとしてＳｉＮ膜を用い、配線エッチング時のＳｉＮ残膜をコンタクトホールのエッチングの際にエッチングストッパー膜として利用することと、配線層エッチング時のＳｉＮ膜のウエーハ面内分布とコンタクトホールのエッチング時のＳｉＮ膜のウエーハ面内分布を相殺するエッチングを行なうことにより、工程を増加することなくコンタクトホールエッチングのオーバーエッチング時に生じる下地配線の削れ量の不均一性を改善し、配線間コンタクト抵抗のばらつきを低減し、ひいてはコンタクト抵抗の信頼性を高める方法を実現できるものである。
【００１９】
本発明の半導体装置の配線形成方法は、絶縁膜が堆積された半導体基板上に配線層を形成し、更に前記配線層上にＳｉＮ膜を積層する第１の工程と、前記ＳｉＮ膜上に所定の配線パターンを有するレジスト層を形成する第２の工程と、前記配線パターンを有するレジスト層をマスクにしてＳｉＮ層をドライエッチング法にてエッチングする第３の工程と、前記ＳｉＮ層をマスクにして前記配線層をドライエッチング法にてエッチングする第４の工程と、形成された配線パターン及び前記ＳｉＮ層の残膜上に絶縁膜を積層する第５の工程と、前記第５の工程で積層された絶縁膜上にコンタクトホールを形成するための開口パターンを有するレジスト層を形成する第６の工程と、前記コンタクトホールを形成するための開口パターンを有するレジスト層をマスクとして且つ前記ＳｉＮ層の残膜をエッチングストッパー膜として行なうドライエッチング法にて前記絶縁膜をエッチングすることでコンタクトホールを形成する第７の工程と、前記エッチングストッパー膜の残膜をドライエッチング法にてエッチングする第８の工程とを有することを特徴とする。これにより、工程を増加することなく安定した配線間コンタクト抵抗を容易に得ることができる。
【００２０】
また、本発明の半導体装置の配線形成方法は、前記配線層上に積層するＳｉＮ膜の厚さｄを、
ｄ＝（２ｍ＋１）λ／４ｎＡ（λ：露光波長、ｎＡ：ＳｉＮ膜の屈折率、ｍ：０，１，２・・・）
に設定することが好ましい。これにより、ＳｉＮハードマスクが、下地反射防止膜としての効果を併せ持つことができる。
【００２１】
また、本発明の半導体装置の配線形成方法は、前記ＳｉＮ層をマスクにして前記配線層をドライエッチング法にてエッチングする工程で生じる前記ＳｉＮ層の残膜のウエーハ面内分布を、前記コンタクトホールを形成する工程で生じる前記エッチングストッパー膜であるＳｉＮ膜のエッチングレートのウエーハ面内分布で相殺するエッチングを行なうことが好ましい。これにより、容易にＳｉＮ残膜を均一化することができる。
【００２２】
また、本発明の半導体装置の配線形成方法は、前記エッチングを実施するエッチング設備として、エッチングチャンバー側壁方向からコイル電力を供給するエッチング設備とエッチングチャンバー上部もしくは底部からコイル電力を供給するエッチング設備を用いることで、チャンバー内に生成するプラズマ密度分布を変化させることにより、前記ＳｉＮ層の残膜のウエーハ面内分布と前記ＳｉＮ膜のエッチングレートのウエーハ面内分布を制御することが好ましい。
【００２３】
また、本発明の半導体装置の配線形成方法は、前記エッチングを実施するエッチング設備として、エッチングチャンバー側壁方向からエッチングガスを供給するエッチング設備とエッチングチャンバー中央方向からエッチングガスを供給するエッチング設備を用いることで、チャンバー内に生成するプラズマ密度分布を変化させることにより、前記ＳｉＮ層の残膜のウエーハ面内分布と前記ＳｉＮ膜のエッチングレートのウエーハ面内分布を制御することが好ましい。
【００２４】
また、本発明の半導体装置の配線形成方法は、前記第７の工程と、前記第８の工程を同一チャンバー内で連続処理することが好ましい。
【００２５】
【発明の実施の形態】
以下本発明の実施の形態について、図１から図１０を用いて説明する。
【００２６】
（実施形態１）
図１（ａ）〜図１（ｈ）は、本発明の実施形態１における半導体装置の配線形成方法を説明するための工程断面図である。図１において、１は絶縁膜が堆積されたシリコン基板、２はＴｉＮ膜、３は配線層、４はＴｉＮ膜、５はＳｉＮ膜、６は配線パターンを有するレジスト層、７は絶縁膜、８はコンタクトホール開口を有するレジスト層、８ａはレジスト開口部、９はコンタクトホールである。
【００２７】
図１（ａ）は、絶縁膜が堆積されたシリコン基板１の上にＴｉＮ膜２、配線層３、ＴｉＮ膜４を積層し、その上にＳｉＮ膜５を積層した断面図である。このＳｉＮ膜５は、例えば減圧ＣＶＤ法により成膜した、膜厚５０ｎｍのシリコン窒化膜である。
【００２８】
次に、ＳｉＮ膜５の上に厚さ０．４７μｍのホトレジスト膜を形成し、マスクを用いて露光し、現像して図１（ｂ）に示すように所定の領域に最小線幅が０．２μｍを有するレジスト層６を形成する。次に、シリコン基板１を図６（ａ）に示す平行平板型エッチング装置に入れ、表１に示す条件でレジスト層６をマスクにしてＳｉＮ膜５をエッチングすることにより、図１（ｃ）ように、配線パターンを有するＳｉＮ膜５を形成する。
【００２９】
【表１】
次に、配線パターンを有するＳｉＮ膜５をマスクにしてＴｉＮ膜４、配線層３、ＴｉＮ膜２を順にエッチングすることにより、図１（ｄ）のように配線層を形成する。次に、図１（ｅ）に示すように、例えばＣＶＤ法により膜厚１．７μｍのプラズマＴＥＯＳ膜を堆積し、ＣＭＰ平坦化を行なうことで膜厚１．０μｍの絶縁膜７を形成する。続いて、絶縁膜７上に膜厚０．８μｍのホトレジスト形成し、マスクを用いて露光し現像して図１（ｆ）に示すように、所定の位置にコンタクトホール開口部８ａを含むレジスト層８を形成する。次に、図６（ｂ）に示す誘導結合型プラズマエッチング装置のウエーハ１４の位置にシリコン基板１をセットし、表２に示す条件で異方性エッチングを行なうことにより図１（ｇ）に示すように、コンタクトホール９を形成する。この時、コンタクトホール９はＳｉＮ膜５で停止するエッチング条件となっている。
【００３１】
【表２】
次に、図６（ａ）の平行平板型エッチング装置のウエーハ１１の位置にシリコン基板１をセットし、表３に示す条件でエッチングを行なうことで図１（ｈ）に示すようにＳｉＮ膜５をエッチングしてＴｉＮ膜４でエッチングを停止することができる。
【００３３】
【表３】
以上のようにハードマスクＳｉＮ膜５をコンタクトホールのエッチングのストッパー膜として利用することにより、工程を増加することなく、ＴｉＮ膜４でコンタクトホールを停止させることができ、安定した配線間コンタクト抵抗を得ることが可能となる。
【００３５】
なお、この方法を用いることで、ＴｉＮ膜４をエッチングして、配線層３上にてエッチングを停止することも可能であり、この際の配線層３の削れ量の均一性は、従来法で形成した時よりも向上することができ、コンタクト抵抗値のばらつきを押さえることが可能となる。
【００３６】
図２は、上記実施形態１におけるＳｉＮ膜厚設定方法を説明する図である。図２（ａ）は、高反射基板用いた時の入射波及びその反射波の様子を示した図である。図２（ｂ）は、反射防止膜基板を用いた時の入射波及びその反射波の様子を示した図である。高反射基板では定在波が目立つが、反射防止膜基板ではそれが小さくなっていることが分かる。このことから、反射防止膜基板を用いることにより寸法制御性が高まることが理解できる。次に、定在波をなくすために、入射波と反射波が打ち消し合う条件が必ず存在する。これを式で現わすとＳｉＮ膜の厚さｄは、
ｄ＝（２ｍ＋１）λ／４ｎＡ
（λ：露光波長、ｎＡ：ＳｉＮ膜の屈折率、ｍ：０，１，２・・・）
となり、これを満たすＳｉＮ膜５の膜厚に設定することにより、ＳｉＮ膜を下地反射防止膜としての役割を持たすことができ、工程を増加することなく配線パターンを有するレジスト層６の寸法制御性を高めることができる。
【００３７】
（実施形態２）
図３、図４、図５は本発明の実施形態２におけるエッチング方法を説明するＳｉＮ膜エッチングレートのウエーハ面内分布を示したグラフである。
【００３８】
本実施形態２でも、図１（ａ）〜図１（ｃ）に示す実施形態１と同じ工程を行なう。次に、図１（ｄ）に示す工程は、ＳｉＮ膜５をマスクにしてＴｉＮ層４、配線層３、ＴｉＮ層２を順にエッチングする工程であるが、その時のＳｉＮ膜５のエッチングレートのウエーハ面内分布は図３のようにウエーハ中心部で早く、ウエーハ周辺部で遅くなる傾向にする。よって、ＳｉＮ膜５の残膜のウエーハ面内分布はウエーハ中心部で薄く、ウエーハ周辺部で厚くなる。
【００３９】
次に、図１（ｅ）〜図１（ｆ）に示す実施形態１と同じ工程を行なう。次に、図１（ｇ）の工程は、コンタクトホール９を図６（ｂ）の誘導結合型プラズマエッチング装置にて前記表２に示した条件で加工するが、その時のオーバーエッチング時におけるＳｉＮ膜５のエッチングレートのウエーハ面内分布を図４に示した。これより、ウエーハ中心部で遅く、ウエーハ周辺部で早くなる傾向であることが分かる。
【００４０】
よって、図１（ｇ）の工程終了後、ＳｉＮ膜５のウエーハ面内分布は、図１（ｄ）の工程と図１（ｇ）の工程のエッチングにおけるウエーハ面内分布が相殺されることにより図５に示すようにウエーハ面内で均一となる。
【００４１】
即ち、図１（ｈ）の工程でのＳｉＮ膜５のエッチングにおけるエッチング後のウエーハ面内のＴｉＮ膜４の削れ量を均一化することができ、加工出来映えのウエーハ面内分布をそろえることが可能となり、配線間コンタクト抵抗のばらつきを低減することができる。
【００４２】
（実施形態３）
図６、図７は本発明の実施形態３におけるエッチング方法を説明するエッチング装置とそのチャンバー内のプラズマ密度分布を示した図である。
【００４３】
本実施形態３でも、図１（ａ）〜図１（ｃ）に示す実施形態１と同じ工程を行なう。次に、図１（ｄ）に示す工程では、ＳｉＮ膜５をマスクにしてＴｉＮ層４、配線層３、ＴｉＮ層２を順にエッチングするが、そのエッチング条件を表４に示すように行なう。
【００４４】
【表４】
一方、この時使用する設備は図６（ｃ）の誘導結合型プラズマエッチング装置である。図６（ｃ）において、１６は周波数１３．５６ＭＨｚのＲＦ電源に接続された誘導コイル、１７はウエーハ、１８は周波数１３．５６ＭＨｚのＲＦ電源に接続された下部電極である。
【００４６】
表４に示したエッチング条件下において、図６（ｃ）に示したエッチング装置チャンバー内のプラズマ密度のウエーハ面内分布は図７（ａ）のようにウエーハ中心部で高く、ウエーハ周辺部で低くなる傾向である。このことから、エッチングレートのウエーハ面内分布は図３のようにウエーハ中心部で高く、ウエーハ周辺部で低くなる。
【００４７】
次に、図１（ｅ）〜図１（ｆ）に示す実施形態１と同じ工程を行なう。一方、図１（ｇ）に示す工程では、コンタクトホール９を形成するが、用いる装置は図６（ｂ）の誘導結合型プラズマエッチング装置である。このエッチング装置チャンバー内のプラズマ密度のウエーハ面内分布は、図７（ｂ）のようにウエーハ中心部で低く、ウエーハ周辺部で高くなる傾向である。このことから、エッチングレートのウエーハ面内分布は図４のようにウエーハ中心部で低く、ウエーハ周辺部で高くなる。
【００４８】
即ち、以上の結果から、図１（ｄ）の工程と図１（ｇ）の工程でエッチングレートの面内分布が生じるのはエッチング装置チャンバー内のプラズマ密度分布に起因することが分かる。
【００４９】
よって、エッチング装置チャンバー内のプラズマ密度分布を制御することにより、エッチングレートのウエーハ面内分布を制御することが可能となる。
【００５０】
即ち、図１（ｄ）の工程終了後のＳｉＮ膜５のウエーハ面内分布と、図１（ｇ）工程の終了後のＳｉＮ膜５のウエーハ面内分布が相殺されるようなエッチングを行なうことにより、図１（ｈ）の工程でのＳｉＮ膜５のエッチングにおけるエッチング後のウエーハ面内のＴｉＮ膜４の削れ量を均一化することができ、加工出来映えのウエーハ面内分布をそろえることが可能となり、配線間コンタクト抵抗のばらつきを低減することができる。
【００５１】
（実施形態４）
図８、図９は本発明の実施形態４におけるエッチング方法を説明するエッチング装置とそのチャンバー内のプラズマ密度分布を示した図である。
【００５２】
図８はエッチングガスの導入方向と排気方向を示した図であり、図８（ａ）に示す装置では、エッチングガス導入方向、排気方向ともにチャンバー下部方向である。一方、図８（ｂ）に示す装置では、エッチングガス導入方向はチャンバー上部方向であり、排気方向はチャンバー下部方向である。
【００５３】
本実施形態４でも、図１（ａ）〜図１（ｃ）に示す実施形態１と同じ工程を行なう。次に、図１（ｄ）に示す工程では、ＳｉＮ膜５をマスクにしてＴｉＮ層４、配線層３、ＴｉＮ層２を順にエッチングする工程であるが、その時使用する設備は図８（ａ）の誘導結合型プラズマエッチング装置である。この装置の特徴はエッチングガス導入口がチャンバー周辺部に配置されていることである。このため、このエッチング装置チャンバー内のプラズマ密度のウエーハ面内分布は図９（ａ）のようにウエーハ中心部で低く、ウエーハ周辺部で高くなる傾向である。このことから、エッチングレートのウエーハ面内分布は図４のようにウエーハ中心部で小さくウエーハ周辺部で大きくなる。
【００５４】
次に、図１（ｅ）〜（ｆ）に示す実施形態１と同じ工程を行なう。一方、図１（ｇ）に示す工程では、コンタクトホール９を形成するが、用いる装置は図８（ｂ）の誘導結合型プラズマエッチング装置である。この装置の特徴はエッチングガス導入口がチャンバー中央上部に配置されていることである。このため、このエッチング装置チャンバー内のプラズマ密度のウエーハ面内分布は図９（ｂ）のようにウエーハ中心部で高く、ウエーハ周辺部で低くなる傾向である。このことから、エッチングレートのウエーハ面内分布は図３のようにウエーハ中心部で大きく、ウエーハ周辺部で小さくなる。
【００５５】
即ち、以上の結果から、図１（ｄ）の工程と図１（ｇ）の工程でエッチングレートの面内分布が生じるのは、エッチング装置チャンバー内のプラズマ密度分布を変化させるエッチングガス導入口の配置に起因することが分かる。
【００５６】
よって、エッチング装置チャンバー内のエッチングガス導入口の配置を制御することによりプラズマ密度分布を制御し、エッチングレートのウエーハ面内分布を制御することが可能となる。
【００５７】
即ち、図１（ｄ）の工程終了後、ＳｉＮ膜５のウエーハ面内分布と、図１（ｇ）の工程終了後、ＳｉＮ膜５のウエーハ面内分布が相殺されるようなエッチングを行なうことにより、図１（ｈ）の工程でのＳｉＮ膜５のエッチングにおけるエッチング後のウエーハ面内のＴｉＮ膜４の削れ量を均一化することができ、加工出来映えのウエーハ面内分布をそろえることが可能となり、配線間コンタクト抵抗のばらつきを低減することができる。
【００５８】
（実施形態５）
図１０は本発明の実施形態５における半導体装置の配線形成方法を説明するための工程断面図である。
【００５９】
本実施形態５でも、図１（ａ）〜図１（ｆ）に示す実施形態１と同じ工程を行なう。次に、図１（ｆ）に示す工程に続いて、図１０（ｇ´）に示す工程を行なう。図１０（ｇ´）に示す工程は、誘導結合型プラズマエッチングを用いて表５に示すエッチング条件にてコンタクトホール９を形成する工程である。表５の条件は、メインエッチングで絶縁膜７をエッチングしてＳｉＮ膜５上でエッチング停止させる条件であり、それに引き続いて図１０（ｈ´）に示す同一エッチング装置チャンバー内で行なう酸素プラズマ処理によるエッチング後処理（ＰＥＴ：Post Etch Treatment）によりＳｉＮ膜５をエッチングし、ＴｉＮ膜４上でエッチング停止するエッチング条件である。
【００６０】
【表５】
なお、ＳｉＮ膜が酸素プラズマ処理でエッチングされるのは、メインエッチングで用いられ、且つチャンバー内に残留したフルオロカーボン成分が酸素プラズマ処理にてフッ素成分を発生し、ＳｉＮ膜のエッチングに寄与しているためと考えられる。即ち、表５のエッチング条件を用いることで同一装置にて図１０（ｇ´）と図１０（ｈ´）を連続した工程で行なうことが可能となる。よって、この方法を用いることで工程削減を実現することができる。
【００６２】
【発明の効果】
以上のように本発明の半導体装置の配線形成方法は、絶縁膜が堆積された半導体基板上の配線層のエッチングの際に配線ハードマスクとしてＳｉＮ膜を用い、配線エッチング時のＳｉＮ残膜をコンタクトホールのエッチングの際にエッチングストッパー膜として利用することと、配線層エッチング時のＳｉＮ膜のウエーハ面内分布とコンタクトホールのエッチング時のＳｉＮ膜のウエーハ面内分布を相殺するエッチングを行なうことにより、工程を増加することなくコンタクトホールエッチングのオーバーエッチング時に生じる下地配線の削れ量の不均一性を改善し、配線間コンタクト抵抗のばらつきを低減し、ひいてはコンタクト抵抗の信頼性を高める方法を実現できるものである。
【図面の簡単な説明】
【図１】（ａ）〜（ｈ）は、本発明の実施形態１における半導体装置の配線形成方法を説明する工程断面図である。
【図２】（ａ）、（ｂ）は、本発明の実施形態１におけるＳｉＮ膜厚設定方法を説明するための図である。
【図３】代表的な配線層エッチング時のマスクであるＳｉＮ膜のエッチングレートのウエーハ面内分布を示す図である。
【図４】代表的な誘導結合型プラズマエッチング装置におけるコンタクトホールエッチングにおけるオーバーエッチ時のＳｉＮエッチングレートのウエーハ面内分布を示す図である。
【図５】代表的な配線エッチングと代表的なコンタクトホールエッチングを行なった時のＳｉＮ膜削れ量のウエーハ面内分布を示す図である。
【図６】平行平板型エッチング装置（ａ）（ＲＩＥ：Reactive Ion Etcher）、誘導結合型（コイル位置はチャンバー側壁部）プラズマエッチング装置（ｂ）（ＩＣＰ：Inductive Coupled Plasma）及び誘導結合型（コイル位置はチャンバー上部）プラズマエッチング装置（ｃ）（ＴＣＰ:Transformer Coupled Plasma）の断面模式図である。
【図７】誘導結合型プラズマエッチング装置（ａ）（ＴＣＰ）及び誘導結合型プラズマエッチング装置（ｂ）（ＩＣＰ）の各チャンバー内のプラズマ密度分布を示す図である。
【図８】（ａ）、（ｂ）は、代表的な誘導結合型プラズマエッチング装置のエッチングガス供給方向を説明するための断面模式図である。
【図９】（ａ）、（ｂ）は、代表的な誘導結合型プラズマエッチング装置のエッチングガス供給方向を変化させた時のチャンバー内のプラズマ密度分布を示す図である。
【図１０】（ｇ´）、（ｈ´）は、代表的な誘導結合型プラズマエッチング装置を用いて行なうコンタクトエッチングとエッチング後処理工程でストッパー膜エッチングを行なう工程を説明するための工程断面図である。
【図１１】（ａ）〜（ｅ）は、従来のコンタクトホールの形成方法を説明する工程断面図である。
【図１２】（ａ）〜（ｇ）は、従来の配線形成方法を説明する工程断面図である。
【符号の説明】
１ シリコン基板
２ ＴｉＮ膜
３ 配線層
４ ＴｉＮ膜
５ ＳｉＮ膜
６ 配線パターンを有するレジスト層
７ 絶縁膜
８ コンタクトホール開口を有するレジスト層
８ａ レジスト開口部
９ コンタクトホール
Claims (5)
- 絶縁膜が堆積された半導体基板上に配線層を形成し、更に前記配線層上にＳｉＮ膜を積層する第１の工程と、前記ＳｉＮ膜上に所定の配線パターンを有するレジスト膜を形成する第２の工程と、前記配線パターンを有するレジスト層をマスクにして前記ＳｉＮ膜をドライエッチング法にてエッチングし、配線パターンを有するＳｉＮ層を形成する第３の工程と、前記レジスト層を除去し、前記ＳｉＮ層をマスクにして前記配線層を、前記ＳｉＮ層を残しつつドライエッチング法にてエッチングし、前記配線層の配線パターンを形成する第４の工程と、前記形成された配線パターン及び前記ＳｉＮ層の残膜上に絶縁膜を積層する第５の工程と、前記第５の工程で積層された前記絶縁膜上にコンタクトホールを形成するための開口パターンを有するレジスト層を形成する第６の工程と、前記コンタクトホールを形成するための開口パターンを有するレジスト層をマスクとして且つ前記ＳｉＮ層の残膜をエッチングストッパー膜として行なうドライエッチング法にて前記絶縁膜をエッチングすることでコンタクトホールを形成する第７の工程と、前記エッチングストッパー膜の残膜をドライエッチング法にてエッチングする第８の工程とを有し、前記第７の工程におけるエッチングは、前記エッチングストッパー膜としての前記ＳｉＮ層のエッチングレートが、前記第４の工程におけるエッチングによって生じた、前記ＳｉＮ層残膜の半導体基板面内膜厚分布を相殺し、前記第７の工程におけるエッチング後の前記ＳｉＮ層残膜の膜厚を半導体基板面内で均一とするような、半導体基板面内分布をもって行われることを特徴とする半導体装置の配線形成方法。
- 前記配線層上に積層するＳｉＮ膜の厚さｄを、
ｄ＝（２ｍ＋１）λ／４ｎＡ（λ：露光波長、ｎＡ：ＳｉＮ膜の屈折率、ｍ：０，１，２・・・）
に設定することを特徴とする請求項１に記載の半導体装置の配線形成方法。 - 前記第４の工程においては、エッチングチャンバー上部からコイル電力を供給するエッチング設備を用い、前記エッチングチャンバー内に生成するプラズマ密度の前記半導体基板面内での分布が、前記半導体基板の中心部で高く、前記半導体基板の周辺部で低くなる分布でエッチングを行い、前記第７の工程においては、エッチングチャンバー側壁方向からコイル電力を供給するエッチング設備を用い、前記エッチングチャンバー内に生成するプラズマ密度の前記半導体基板面内での分布が、前記半導体基板の中心部で低く、前記半導体基板の周辺部で高くなる分布でエッチングを行うことにより、前記ＳｉＮ層のエッチングレートの前記半導体基板面内分布を制御することを特徴とする請求項１に記載の半導体装置の配線形成方法。
- 前記第４の工程においては、エッチングチャンバー側壁方向からエッチングガスを供給するエッチング設備を用い、前記エッチングチャンバー内に生成するプラズマ密度の前記半導体基板面内での分布が、前記半導体基板の中心部で低く、前記半導体基板の周辺部で高くなる分布でエッチングを行い、前記第７の工程においては、エッチングチャンバー中央方向からエッチングガスを供給するエッチング設備を用い、前記エッチングチャンバー内に生成するプラズマ密度の前記半導体基板面内での分布が、前記半導体基板の中心部で高く、前記半導体基板の周辺部で低くなる分布でエッチングを行うことにより、前記ＳｉＮ層のエッチングレートの前記半導体基板面内分布を制御することを特徴とする請求項１に記載の半導体装置の配線形成方法。
- 前記第７の工程におけるエッチングと、前記第８の工程におけるエッチングとを、エッチング設備の同一チャンバー内で連続的に行うことを特徴とする請求項１に記載の半導体装置の配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001025829A JP3954315B2 (ja) | 2001-02-01 | 2001-02-01 | 半導体装置の配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001025829A JP3954315B2 (ja) | 2001-02-01 | 2001-02-01 | 半導体装置の配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002231807A JP2002231807A (ja) | 2002-08-16 |
| JP3954315B2 true JP3954315B2 (ja) | 2007-08-08 |
Family
ID=18890749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001025829A Expired - Fee Related JP3954315B2 (ja) | 2001-02-01 | 2001-02-01 | 半導体装置の配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3954315B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4511212B2 (ja) * | 2004-02-20 | 2010-07-28 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| JP2008053308A (ja) * | 2006-08-22 | 2008-03-06 | Nec Electronics Corp | 半導体装置の製造方法およびプラズマ処理装置 |
| JP2017220642A (ja) * | 2016-06-10 | 2017-12-14 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 |
-
2001
- 2001-02-01 JP JP2001025829A patent/JP3954315B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002231807A (ja) | 2002-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6627557B2 (en) | Semiconductor device and method for manufacturing the same | |
| US7115517B2 (en) | Method of fabricating a dual damascene interconnect structure | |
| US20030232509A1 (en) | Method for reducing pitch | |
| TWI458014B (zh) | 用以控制多層遮罩之圖案臨界尺寸與完整性的蝕刻製程 | |
| TWI386978B (zh) | 半導體裝置之製造方法 | |
| TW201735114A (zh) | 單一平台多循環之間隔物沉積與蝕刻 | |
| US20050214694A1 (en) | Pattern formation method | |
| JP2000183040A (ja) | 有機層間絶縁膜エッチング後のレジストアッシング方法 | |
| KR20050077729A (ko) | 반도체 장치의 제조방법 | |
| US7465672B2 (en) | Method of forming etching mask | |
| JP3954315B2 (ja) | 半導体装置の配線形成方法 | |
| KR20010014608A (ko) | 반도체 장치의 제조 방법 | |
| US6503848B1 (en) | Method of forming a smooth polysilicon surface using a soft etch to enlarge the photo lithography window | |
| JP2003332312A (ja) | 半導体装置の製造方法 | |
| JPH08191062A (ja) | 接続孔の形成方法 | |
| JP2000150463A (ja) | 有機層間絶縁膜のエッチング処理方法 | |
| JP2000181082A (ja) | 半導体装置の製造方法 | |
| JPH1174174A (ja) | 半導体装置の製造方法 | |
| TWI220058B (en) | Method of removing HDP oxide deposition | |
| JP3877461B2 (ja) | 半導体装置の製造方法 | |
| JP2003109948A (ja) | 配線の形成方法 | |
| JP2001250862A (ja) | コンタクトホール形成方法 | |
| KR100935251B1 (ko) | 반도체 소자의 나노 스페이스 제조 방법 | |
| JP2001284326A (ja) | ドライエッチングプロセスおよびそれを用いた半導体装置の製造方法 | |
| KR20010095310A (ko) | 고밀도 플라즈마-플루오르화 실리콘 글라스 처리 스택 및그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070426 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |