JP2000183040A - 有機層間絶縁膜エッチング後のレジストアッシング方法 - Google Patents
有機層間絶縁膜エッチング後のレジストアッシング方法Info
- Publication number
- JP2000183040A JP2000183040A JP35637798A JP35637798A JP2000183040A JP 2000183040 A JP2000183040 A JP 2000183040A JP 35637798 A JP35637798 A JP 35637798A JP 35637798 A JP35637798 A JP 35637798A JP 2000183040 A JP2000183040 A JP 2000183040A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- etching
- ashing
- organic interlayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 有機層間絶縁膜の変質や形状変化が生じない
レジストアッシング方法を提供する。 【解決手段】 フォトレジスト１０５をマスクとして使
用し、有機層間絶縁膜１０３をエッチングしてコンタク
トホール又はビアホール１０６を形成した後、被処理基
板をプラズマに曝すことによりホール底１２１に露出し
た下地物質をプラズマ中イオンにより逆スパッタリング
しホール側壁に付着させる工程と、逆スパッタリング後
にフォトレジスト１０５をアッシング除去する工程とを
含む、有機層間絶縁膜エッチング後のレジストアッシン
グ方法。
レジストアッシング方法を提供する。 【解決手段】 フォトレジスト１０５をマスクとして使
用し、有機層間絶縁膜１０３をエッチングしてコンタク
トホール又はビアホール１０６を形成した後、被処理基
板をプラズマに曝すことによりホール底１２１に露出し
た下地物質をプラズマ中イオンにより逆スパッタリング
しホール側壁に付着させる工程と、逆スパッタリング後
にフォトレジスト１０５をアッシング除去する工程とを
含む、有機層間絶縁膜エッチング後のレジストアッシン
グ方法。
Description
【０００１】
【発明の属する技術分野】本発明は、有機層間絶縁膜エ
ッチング後のレジストアッシング方法に関する。
ッチング後のレジストアッシング方法に関する。
【０００２】更に詳しくは、本発明は、通信高速化の為
に用いられる低誘電率有機層間絶縁膜をエッチングする
ことによりコンタクトホール又はビアホールを形成した
後、その有機層間絶縁膜に悪影響を与えずに、マスクと
して使用したフォトレジストをアッシング除去するレジ
ストアッシング方法に関する。
に用いられる低誘電率有機層間絶縁膜をエッチングする
ことによりコンタクトホール又はビアホールを形成した
後、その有機層間絶縁膜に悪影響を与えずに、マスクと
して使用したフォトレジストをアッシング除去するレジ
ストアッシング方法に関する。
【０００３】
【従来の技術】近年、ＵＬＳＩなどの半導体素子の高集
積化に伴い、配線の微細化や多層化が進んでいる。その
ため、層間絶縁膜の平坦化や微細配線の形成が重要にな
っており、ダマシン法と呼ばれる埋め込み配線技術が注
目されている。
積化に伴い、配線の微細化や多層化が進んでいる。その
ため、層間絶縁膜の平坦化や微細配線の形成が重要にな
っており、ダマシン法と呼ばれる埋め込み配線技術が注
目されている。
【０００４】この埋め込み配線技術では、層間絶縁膜に
配線パターンの溝を形成し、この配線溝内を配線材料で
埋め込んだ後、配線溝内以外の部分の配線材料を化学的
機械研磨（ＣＭＰ：Chemical Mechanical Polishing）
法などにより除去して、配線溝内にのみ配線材料を残
す。また、同様な方法を用いてビアホール埋め込みプラ
グの形成も可能である。さらに、この埋め込み配線と埋
め込みプラグを連続して形成する方法もあり、これをデ
ュアルダマシン法という。
配線パターンの溝を形成し、この配線溝内を配線材料で
埋め込んだ後、配線溝内以外の部分の配線材料を化学的
機械研磨（ＣＭＰ：Chemical Mechanical Polishing）
法などにより除去して、配線溝内にのみ配線材料を残
す。また、同様な方法を用いてビアホール埋め込みプラ
グの形成も可能である。さらに、この埋め込み配線と埋
め込みプラグを連続して形成する方法もあり、これをデ
ュアルダマシン法という。
【０００５】この埋め込み配線技術によれば、配線部分
が層間絶縁膜に埋め込まれた形状で形成されるため、こ
の後の層間絶縁膜の平坦化に極めて有利である。また、
従来の反応性イオンエッチング（ＲＩＥ：Reactive Ion
Etching）法による加工が困難であった銅（Ｃｕ）配線
の使用が可能になる。このＣｕ配線は、低抵抗かつ高信
頼性のため、次世代配線材料として最も注目されている
ものである。
が層間絶縁膜に埋め込まれた形状で形成されるため、こ
の後の層間絶縁膜の平坦化に極めて有利である。また、
従来の反応性イオンエッチング（ＲＩＥ：Reactive Ion
Etching）法による加工が困難であった銅（Ｃｕ）配線
の使用が可能になる。このＣｕ配線は、低抵抗かつ高信
頼性のため、次世代配線材料として最も注目されている
ものである。
【０００６】上述した埋め込み配線のための溝形成時、
そのエッチング制御を簡便に行うために、通常、層間絶
縁膜中にエッチングストッパ層が設けられる。例えば、
従来の酸化シリコン系の層間絶縁膜の場合、窒化シリコ
ン膜がエッチングストッパ層として用いられる。しか
し、窒化シリコンは比誘電率が約７と高いので、層間絶
縁膜中に窒化シリコン膜を設けると、層間絶縁膜全体の
比誘電率が高くなってしまうという問題が生じる。
そのエッチング制御を簡便に行うために、通常、層間絶
縁膜中にエッチングストッパ層が設けられる。例えば、
従来の酸化シリコン系の層間絶縁膜の場合、窒化シリコ
ン膜がエッチングストッパ層として用いられる。しか
し、窒化シリコンは比誘電率が約７と高いので、層間絶
縁膜中に窒化シリコン膜を設けると、層間絶縁膜全体の
比誘電率が高くなってしまうという問題が生じる。
【０００７】一方、上述した半導体素子の高集積化に伴
い配線間隔の縮小化も進んでいる。しかし、配線間隔の
縮小化は、配線間容量の増大を招き、半導体素子の動作
速度の劣化や消費電力の増大に繋がる。特に、ロジック
系の半導体素子では、動作速度の劣化は極めて重大な問
題である。
い配線間隔の縮小化も進んでいる。しかし、配線間隔の
縮小化は、配線間容量の増大を招き、半導体素子の動作
速度の劣化や消費電力の増大に繋がる。特に、ロジック
系の半導体素子では、動作速度の劣化は極めて重大な問
題である。
【０００８】そこで、層間絶縁膜として、従来一般に用
いられている酸化シリコン（比誘電率４.２）系の絶縁
膜よりも低誘電率の絶縁膜を用いることが検討されてい
る。例えば、デザインルールが０.１８μｍよりも小さ
くなると、層間絶縁膜の比誘電率は２.５程度以下であ
ることが必要になってくる。
いられている酸化シリコン（比誘電率４.２）系の絶縁
膜よりも低誘電率の絶縁膜を用いることが検討されてい
る。例えば、デザインルールが０.１８μｍよりも小さ
くなると、層間絶縁膜の比誘電率は２.５程度以下であ
ることが必要になってくる。
【０００９】更に、配線間隔が縮小されると、それらの
配線に上層配線をコンタクトさせる為のビアホールを正
確に形成する必要が生じてくる。即ち、ビアホールの形
成位置が下層配線上から多少でもずれた場合には、その
ビアホールを形成するエッチング工程で、下層配線間の
絶縁膜もエッチングされ、後のビアホールの埋め込み
時、その部分にも上層配線材料が進入する。この結果、
下層配線の間隔が、それらの間に進入した上層配線材料
により更に縮小した形となり、配線間容量が不測に増大
するという問題が生じる。また、最悪の場合には、配線
間が短絡することもある。しかし、フォトリソグラフィ
ー工程における露光装置の解像度には限界があり、ビア
ホールの形成位置が多少ずれることが技術的に避けられ
ない。
配線に上層配線をコンタクトさせる為のビアホールを正
確に形成する必要が生じてくる。即ち、ビアホールの形
成位置が下層配線上から多少でもずれた場合には、その
ビアホールを形成するエッチング工程で、下層配線間の
絶縁膜もエッチングされ、後のビアホールの埋め込み
時、その部分にも上層配線材料が進入する。この結果、
下層配線の間隔が、それらの間に進入した上層配線材料
により更に縮小した形となり、配線間容量が不測に増大
するという問題が生じる。また、最悪の場合には、配線
間が短絡することもある。しかし、フォトリソグラフィ
ー工程における露光装置の解像度には限界があり、ビア
ホールの形成位置が多少ずれることが技術的に避けられ
ない。
【００１０】特に、微細化及び高集積化が進んだ最近の
半導体素子では、コンタクト部での配線幅を他の部分よ
り大きくとることが困難になって、コンタクト部での配
線幅が他の部分と同じ、いわゆるボーダレスコンタクト
となっている。この結果、必然的にコンタクト部での下
層配線の幅とその上に形成するビアホールの径とがほぼ
等しくなり、上述したようなビアホールの位置ずれの問
題が深刻化している。
半導体素子では、コンタクト部での配線幅を他の部分よ
り大きくとることが困難になって、コンタクト部での配
線幅が他の部分と同じ、いわゆるボーダレスコンタクト
となっている。この結果、必然的にコンタクト部での下
層配線の幅とその上に形成するビアホールの径とがほぼ
等しくなり、上述したようなビアホールの位置ずれの問
題が深刻化している。
【００１１】そこで、位置ずれなどにより埋め込み配線
間隔が狭くなっても配線間容量の増大を抑えるために、
層間絶縁膜の主要部分やエッチングストッパ層に、酸化
シリコンや窒化シリコンよりも比誘電率が低い有機低誘
電率材料を用いることが検討されている。
間隔が狭くなっても配線間容量の増大を抑えるために、
層間絶縁膜の主要部分やエッチングストッパ層に、酸化
シリコンや窒化シリコンよりも比誘電率が低い有機低誘
電率材料を用いることが検討されている。
【００１２】エッチングストッパ層のみに有機低誘電率
材料を用いる場合、酸化シリコンからなる層間絶縁膜の
下層に、エッチングストッパ層として、例えば、ポリア
リールエーテル、ポリキシレン、ポリイミド、ポリナフ
タレンなどを用いることができる。
材料を用いる場合、酸化シリコンからなる層間絶縁膜の
下層に、エッチングストッパ層として、例えば、ポリア
リールエーテル、ポリキシレン、ポリイミド、ポリナフ
タレンなどを用いることができる。
【００１３】また、層間絶縁膜の主要部分とエッチング
ストッパ層の両層とも有機低誘電率材料を用いる場合、
層間絶縁膜の主要部分には、例えば、シクロパーフルオ
ロヘキサンとシロキサンとの共重合体、ポリペンタフル
オロスチレン、変性ポリテトラフルオロエチレン、ポリ
フルオロメチルベンゼン、フッ化ポリアリールエーテ
ル、フッ化ポリイミド、ポリフッ化ナフタレン、ポリテ
トラフルオロキシレンなどを用いることができ、エッチ
ングストッパ層には、例えば、ポリアリールエーテル、
ポリキシレン、ポリイミド、ポリナフタレンなどを用い
ることができる。
ストッパ層の両層とも有機低誘電率材料を用いる場合、
層間絶縁膜の主要部分には、例えば、シクロパーフルオ
ロヘキサンとシロキサンとの共重合体、ポリペンタフル
オロスチレン、変性ポリテトラフルオロエチレン、ポリ
フルオロメチルベンゼン、フッ化ポリアリールエーテ
ル、フッ化ポリイミド、ポリフッ化ナフタレン、ポリテ
トラフルオロキシレンなどを用いることができ、エッチ
ングストッパ層には、例えば、ポリアリールエーテル、
ポリキシレン、ポリイミド、ポリナフタレンなどを用い
ることができる。
【００１４】図３〜図６は、両層とも有機低誘電率材料
を用いた場合の従来の多層配線の形成プロセスを示す模
式図である。図中、９０１は下地素子領域、９０２は第
一のエッチングストッパ層、９０３は第一の層間絶縁膜
主要部、９０５はビアホール形成用フォトレジスト、９
０６はホール部、９０７はプラグ用メタル、９０８は第
二のエッチングストッパ層、９０９は第二の層間絶縁膜
主要部、９１１は溝形成用フォトレジスト、９１２は配
線溝部、９１３は配線用メタルである。
を用いた場合の従来の多層配線の形成プロセスを示す模
式図である。図中、９０１は下地素子領域、９０２は第
一のエッチングストッパ層、９０３は第一の層間絶縁膜
主要部、９０５はビアホール形成用フォトレジスト、９
０６はホール部、９０７はプラグ用メタル、９０８は第
二のエッチングストッパ層、９０９は第二の層間絶縁膜
主要部、９１１は溝形成用フォトレジスト、９１２は配
線溝部、９１３は配線用メタルである。
【００１５】形成用プロセスは次のように行う。まず、
図３（ｉ）に示すように、下地素子領域９０１上に第一
のエッチングストッパ層９０２、第一の層間絶縁膜主要
部９０３を順に形成する。次に、図３（ii）に示すよう
に、ビアホール形成用フォトレジスト９０５を塗布し、
プリベーク−露光−現像−リンス−ポストベークにより
パターニングする。次に、図３（iii）に示すように、
ビアホール形成用フォトレジスト９０５をマスクにし
て、第一の層間絶縁膜主要部９０３をエッチングするこ
とにより、ホール部９０６を形成する。
図３（ｉ）に示すように、下地素子領域９０１上に第一
のエッチングストッパ層９０２、第一の層間絶縁膜主要
部９０３を順に形成する。次に、図３（ii）に示すよう
に、ビアホール形成用フォトレジスト９０５を塗布し、
プリベーク−露光−現像−リンス−ポストベークにより
パターニングする。次に、図３（iii）に示すように、
ビアホール形成用フォトレジスト９０５をマスクにし
て、第一の層間絶縁膜主要部９０３をエッチングするこ
とにより、ホール部９０６を形成する。
【００１６】次に、図４（iv）に示すように、さらに第
一のエッチングストッパ層９０２をエッチングした後、
フォトレジスト９０５をアッシング除去する。次に、図
４（ｖ）に示すように、プラグ用メタル９０７を成膜す
る。次に、図４（vi）に示すように、ＣＭＰ法などによ
り、ホール部９０６以外のプラグ用メタル９０７を除去
しプラグを形成する。
一のエッチングストッパ層９０２をエッチングした後、
フォトレジスト９０５をアッシング除去する。次に、図
４（ｖ）に示すように、プラグ用メタル９０７を成膜す
る。次に、図４（vi）に示すように、ＣＭＰ法などによ
り、ホール部９０６以外のプラグ用メタル９０７を除去
しプラグを形成する。
【００１７】次に、図５（vii）に示すように、第二の
エッチングストッパ層９０８、第二の層間絶縁膜主要部
９０９を、順に形成する。次に、図５（viii）に示すよ
うに、配線溝形成用フォトレジスト９１１を塗布し、プ
リベーク−露光−現像−リンス−ポストベークによりパ
ターニングする。次に、図５（ix）に示すように、配線
溝形成用フォトレジスト９１１をマスクにして、第二の
層間絶縁膜主要部９０９をエッチングすることにより、
配線溝部９１２を形成する。
エッチングストッパ層９０８、第二の層間絶縁膜主要部
９０９を、順に形成する。次に、図５（viii）に示すよ
うに、配線溝形成用フォトレジスト９１１を塗布し、プ
リベーク−露光−現像−リンス−ポストベークによりパ
ターニングする。次に、図５（ix）に示すように、配線
溝形成用フォトレジスト９１１をマスクにして、第二の
層間絶縁膜主要部９０９をエッチングすることにより、
配線溝部９１２を形成する。
【００１８】次に、図６（ｘ）に示すように、さらに第
二のエッチングストッパ層９０８をエッチングした後、
フォトレジスト９１１をアッシング除去する。次に、図
６（xi）に示すように、配線用メタル９１３を成膜す
る。次に、図６（xii）に示すように、ＣＭＰ法などに
より、配線溝部９１２以外の配線用メタル９１３を除去
し配線を形成する。
二のエッチングストッパ層９０８をエッチングした後、
フォトレジスト９１１をアッシング除去する。次に、図
６（xi）に示すように、配線用メタル９１３を成膜す
る。次に、図６（xii）に示すように、ＣＭＰ法などに
より、配線溝部９１２以外の配線用メタル９１３を除去
し配線を形成する。
【００１９】
【発明が解決しようとする課題】しかしながら、図３〜
図６に示したような有機層間絶縁膜のエッチング処理に
おいては、フォトレジスト９０５、９１１のアッシング
除去の際に、有機層間絶縁膜（第一の層間絶縁膜主要部
９０３、第二の層間絶縁膜主要部９０９）が酸素プラズ
マにより酸化され、吸湿性を有するような変質若しくは
一部除去による形状変化が発生する場合がある［図３
（iii）→図４（iv）、図５（ix）→図６（ｘ）］。
図６に示したような有機層間絶縁膜のエッチング処理に
おいては、フォトレジスト９０５、９１１のアッシング
除去の際に、有機層間絶縁膜（第一の層間絶縁膜主要部
９０３、第二の層間絶縁膜主要部９０９）が酸素プラズ
マにより酸化され、吸湿性を有するような変質若しくは
一部除去による形状変化が発生する場合がある［図３
（iii）→図４（iv）、図５（ix）→図６（ｘ）］。
【００２０】本発明は、このような有機層間絶縁膜エッ
チング後のレジストアッシング方法の課題を解決する為
になされたものである。すなわち、本発明の主たる目的
は、フォトレジストのアッシング除去の際に有機層間絶
縁膜が、例えば、酸素プラズマにより酸化され、吸湿性
を有するような変質若しくは一部除去による形状変化す
る等の問題が発生しない、有機層間絶縁膜エッチング後
のレジストアッシング方法を提供することにある。
チング後のレジストアッシング方法の課題を解決する為
になされたものである。すなわち、本発明の主たる目的
は、フォトレジストのアッシング除去の際に有機層間絶
縁膜が、例えば、酸素プラズマにより酸化され、吸湿性
を有するような変質若しくは一部除去による形状変化す
る等の問題が発生しない、有機層間絶縁膜エッチング後
のレジストアッシング方法を提供することにある。
【００２１】
【課題を解決するための手段】本発明者は上記目的を達
成すべく鋭意検討した結果、エッチング後に、コンタク
トホール又はビアホールの底に露出した下地物質を逆ス
パッタリングして、ホール側壁に付着させることが非常
に有効であることを見出し、本発明を完成するに至っ
た。
成すべく鋭意検討した結果、エッチング後に、コンタク
トホール又はビアホールの底に露出した下地物質を逆ス
パッタリングして、ホール側壁に付着させることが非常
に有効であることを見出し、本発明を完成するに至っ
た。
【００２２】すなわち本発明は、フォトレジストをマス
クとして使用し、有機層間絶縁膜をエッチングしてコン
タクトホール又はビアホールを形成した後、被処理基板
をプラズマに曝すことにより該ホール底に露出した下地
物質を該プラズマ中イオンにより逆スパッタリングし該
ホール側壁に付着させる工程と、該逆スパッタリング後
に、前記フォトレジストをアッシング除去する工程とを
含むことを特徴とする有機層間絶縁膜エッチング後のレ
ジストアッシング方法である。
クとして使用し、有機層間絶縁膜をエッチングしてコン
タクトホール又はビアホールを形成した後、被処理基板
をプラズマに曝すことにより該ホール底に露出した下地
物質を該プラズマ中イオンにより逆スパッタリングし該
ホール側壁に付着させる工程と、該逆スパッタリング後
に、前記フォトレジストをアッシング除去する工程とを
含むことを特徴とする有機層間絶縁膜エッチング後のレ
ジストアッシング方法である。
【００２３】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて説明する。
ついて説明する。
【００２４】図１〜図２は、本発明の一実施形態のレジ
ストアッシング方法を示す模式図である。図中、１０１
は下地素子領域、１０２はエッチングストッパ層、１０
３は層間絶縁膜主要部、１０５はビアホール形成用フォ
トレジスト、１０６はホール部、１２１はホール１０６
の底部である。
ストアッシング方法を示す模式図である。図中、１０１
は下地素子領域、１０２はエッチングストッパ層、１０
３は層間絶縁膜主要部、１０５はビアホール形成用フォ
トレジスト、１０６はホール部、１２１はホール１０６
の底部である。
【００２５】まず、図１（ｉ）に示すように、ＦＥＴ素
子領域１０１上にエッチングストッパ層１０２、層間絶
縁膜主要部１０３を、順に形成する。次に、図１（ii）
に示すように、ビアホール形成用フォトレジスト１０５
を塗布し、プリベーク−露光−現像−リンス−ポストベ
ークによりパターニングする。次に、図１（iii）に示
すように、ビアホール形成用フォトレジスト１０５をマ
スクにして層間絶縁膜主要部１０３をエッチングするこ
とによりホール部１０６を形成する。
子領域１０１上にエッチングストッパ層１０２、層間絶
縁膜主要部１０３を、順に形成する。次に、図１（ii）
に示すように、ビアホール形成用フォトレジスト１０５
を塗布し、プリベーク−露光−現像−リンス−ポストベ
ークによりパターニングする。次に、図１（iii）に示
すように、ビアホール形成用フォトレジスト１０５をマ
スクにして層間絶縁膜主要部１０３をエッチングするこ
とによりホール部１０６を形成する。
【００２６】次に、図２（iv）に示すように、さらにエ
ッチングストッパ層１０２をエッチングする。次に、図
２（ｖ）に示すように、プラズマに曝すことにより、露
出したホール１０６の底部１２１の下地物質をスパッタ
し、ホール１０６の側壁に付着させる。次に、図２（v
i）に示すように、フォトレジスト１０５をアッシング
除去する。
ッチングストッパ層１０２をエッチングする。次に、図
２（ｖ）に示すように、プラズマに曝すことにより、露
出したホール１０６の底部１２１の下地物質をスパッタ
し、ホール１０６の側壁に付着させる。次に、図２（v
i）に示すように、フォトレジスト１０５をアッシング
除去する。
【００２７】本発明において、ホール１０６の底部１２
１の下地物質（本例では下地素子領域１０１を構成する
物質）としては、一般に電極や配線に用いられる金属若
しくは半導体など、そのまま若しくは改質により酸素プ
ラズマ耐性等が良好になるものが好ましい。具体的に
は、下地物質の主成分が、シリコン、アルミニウム、タ
ングステン又は銅であることが好ましい。
１の下地物質（本例では下地素子領域１０１を構成する
物質）としては、一般に電極や配線に用いられる金属若
しくは半導体など、そのまま若しくは改質により酸素プ
ラズマ耐性等が良好になるものが好ましい。具体的に
は、下地物質の主成分が、シリコン、アルミニウム、タ
ングステン又は銅であることが好ましい。
【００２８】本発明において、フォトレジスト１０５と
しては、例えば、一般に用いられている、ノボラック系
レジスト、環化ゴム系レジスト、メタクリレート系レジ
スト、スチレン系レジスト、イミド系レジストなど、ま
た、化学増幅型レジスト、フラーレン分散型レジストな
どでも適用可能である。
しては、例えば、一般に用いられている、ノボラック系
レジスト、環化ゴム系レジスト、メタクリレート系レジ
スト、スチレン系レジスト、イミド系レジストなど、ま
た、化学増幅型レジスト、フラーレン分散型レジストな
どでも適用可能である。
【００２９】本発明において、有機層間絶縁膜（層間絶
縁膜主要部１０３）としては、例えば、ポリアリールエ
ーテルなどの有機エーテルポリマー、若しくはそのフッ
素化物、ポリスチレン、ポリキシレン、ポリナフタレン
などの芳香族化合物ポリマー、若しくはそのフッ素化
物、ポリエチレン、ポリプロピレン、ポリブチレンなど
の脂肪族化合物ポリマー、若しくはそのフッ素化物、ポ
リシクロブテン、ポリシクロペンテンなどの脂環族化合
物ポリマー、若しくはそのフッ素化物、ポリイミド化合
物、若しくはそのフッ素化物、ポリシロキサン化合物、
若しくはそのフッ素化物、アルコキシシラン化合物ポリ
マー、若しくはそのフッ素化物、フローレン分散ポリマ
ー、若しくはそのフッ素化物など、比誘電率が２.５以
下、より好ましくは２.０以下の材料が挙げられる。
縁膜主要部１０３）としては、例えば、ポリアリールエ
ーテルなどの有機エーテルポリマー、若しくはそのフッ
素化物、ポリスチレン、ポリキシレン、ポリナフタレン
などの芳香族化合物ポリマー、若しくはそのフッ素化
物、ポリエチレン、ポリプロピレン、ポリブチレンなど
の脂肪族化合物ポリマー、若しくはそのフッ素化物、ポ
リシクロブテン、ポリシクロペンテンなどの脂環族化合
物ポリマー、若しくはそのフッ素化物、ポリイミド化合
物、若しくはそのフッ素化物、ポリシロキサン化合物、
若しくはそのフッ素化物、アルコキシシラン化合物ポリ
マー、若しくはそのフッ素化物、フローレン分散ポリマ
ー、若しくはそのフッ素化物など、比誘電率が２.５以
下、より好ましくは２.０以下の材料が挙げられる。
【００３０】本発明において、使用するエッチング装置
としては、例えば、一般的に用いられている、平行平板
型（ＣＣＰ：Capacitively Coupled Plasma）、マグネ
トロンＲＩＥ型（Reactive Ion Etching）、誘導結合型
（ＩＣＰ：Inductively Coupled Plasma）、電子サイク
ロトロン共鳴型（ＥＣＲ：Electron Cyclotron Resonan
ce）、ヘリコン波型（ＨＷＰ：Helicon Wave Plasma）
でも、表面波型（ＳＷＰ：Surface-Wave Plasma）、表
面波干渉型（ＳＩＰ：Surface-wave-InterferedPlasma
でも適用可能である。
としては、例えば、一般的に用いられている、平行平板
型（ＣＣＰ：Capacitively Coupled Plasma）、マグネ
トロンＲＩＥ型（Reactive Ion Etching）、誘導結合型
（ＩＣＰ：Inductively Coupled Plasma）、電子サイク
ロトロン共鳴型（ＥＣＲ：Electron Cyclotron Resonan
ce）、ヘリコン波型（ＨＷＰ：Helicon Wave Plasma）
でも、表面波型（ＳＷＰ：Surface-Wave Plasma）、表
面波干渉型（ＳＩＰ：Surface-wave-InterferedPlasma
でも適用可能である。
【００３１】本発明において、エッチング用ガスとして
は、例えば、Ｆ2、ＣＦ4、ＣＨ2Ｆ2、Ｃ2Ｆ6、Ｃ4Ｆ8、
ＣＦ2Ｃｌ2、ＳＦ6、ＮＦ3、Ｃｌ2、ＣＣｌ4、ＣＨ2Ｃ
ｌ2、Ｃ2Ｃｌ6、ＢＣｌ3、ＨＢｒ、Ｏ2、Ｏ3、Ｈ2Ｏ、
Ｈ2、ＮＯ、Ｎ2Ｏ、ＮＯ2、ＣＯ2、ＣＯ、Ａｒ、Ｈｅ、
Ｎｅ、Ｘｅ、Ｋｒなどの単独ガス、若しくはこれらを複
数組み合わせた混合ガスが適用可能である。
は、例えば、Ｆ2、ＣＦ4、ＣＨ2Ｆ2、Ｃ2Ｆ6、Ｃ4Ｆ8、
ＣＦ2Ｃｌ2、ＳＦ6、ＮＦ3、Ｃｌ2、ＣＣｌ4、ＣＨ2Ｃ
ｌ2、Ｃ2Ｃｌ6、ＢＣｌ3、ＨＢｒ、Ｏ2、Ｏ3、Ｈ2Ｏ、
Ｈ2、ＮＯ、Ｎ2Ｏ、ＮＯ2、ＣＯ2、ＣＯ、Ａｒ、Ｈｅ、
Ｎｅ、Ｘｅ、Ｋｒなどの単独ガス、若しくはこれらを複
数組み合わせた混合ガスが適用可能である。
【００３２】本発明におけるエッチングを行う際のリア
クタ内の圧力は、好ましくは０.１ｍＴｏｒｒ乃至１Ｔ
ｏｒｒの範囲、より好ましくは２ｍＴｏｒｒから５０ｍ
Ｔｏｒｒの範囲から選択するとよい。
クタ内の圧力は、好ましくは０.１ｍＴｏｒｒ乃至１Ｔ
ｏｒｒの範囲、より好ましくは２ｍＴｏｒｒから５０ｍ
Ｔｏｒｒの範囲から選択するとよい。
【００３３】本発明の方法に用いられる逆スパッタリン
グ装置は、先にエッチング装置として挙げた装置と同様
のものを挙げることができる。
グ装置は、先にエッチング装置として挙げた装置と同様
のものを挙げることができる。
【００３４】より高速な逆スパッタリングのために、基
板に直流負バイアス若しくは交流バイアス、より好まし
くは０.１乃至２０ＭＨｚの高周波バイアスを印加する
ことが効果的である。
板に直流負バイアス若しくは交流バイアス、より好まし
くは０.１乃至２０ＭＨｚの高周波バイアスを印加する
ことが効果的である。
【００３５】本発明の方法に用いられる逆スパッタリン
グ用ガスとしては、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｋｒなど
の単独ガス、若しくはこれらを複数組み合わせた混合ガ
スが適用可能である。
グ用ガスとしては、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｋｒなど
の単独ガス、若しくはこれらを複数組み合わせた混合ガ
スが適用可能である。
【００３６】本発明の方法における逆スパッタリングを
行う際のリアクタ内の圧力は、好ましくは０.１ｍＴｏ
ｒｒ乃至１００ｍＴｏｒｒの範囲、より好ましくは０.
５ｍＴｏｒｒから１０ｍＴｏｒｒの範囲から選択すると
よい。
行う際のリアクタ内の圧力は、好ましくは０.１ｍＴｏ
ｒｒ乃至１００ｍＴｏｒｒの範囲、より好ましくは０.
５ｍＴｏｒｒから１０ｍＴｏｒｒの範囲から選択すると
よい。
【００３７】本発明の方法に用いられるアッシング装置
は、一般的に用いられている、マイクロ波ダウンフロー
型（ＭＷ：MicroWave）、表面波型（ＳＷＰ：Surface-W
avePlasma）、表面波干渉型（ＳＩＰ：Surface-wave-In
terfered Plasma）でも、誘導結合型（ＩＣＰ：Inducti
vely Coupled Plasma）、ヘリコン波型（ＨＷＰ：Helic
on Wave Plasma）、電子サイクロトロン共鳴型（ＥＣ
Ｒ：Electron Cyclotron Resonance）、平行平板型（Ｃ
ＣＰ：Capacitively Coupled Plasma）でも適用可能で
ある。
は、一般的に用いられている、マイクロ波ダウンフロー
型（ＭＷ：MicroWave）、表面波型（ＳＷＰ：Surface-W
avePlasma）、表面波干渉型（ＳＩＰ：Surface-wave-In
terfered Plasma）でも、誘導結合型（ＩＣＰ：Inducti
vely Coupled Plasma）、ヘリコン波型（ＨＷＰ：Helic
on Wave Plasma）、電子サイクロトロン共鳴型（ＥＣ
Ｒ：Electron Cyclotron Resonance）、平行平板型（Ｃ
ＣＰ：Capacitively Coupled Plasma）でも適用可能で
ある。
【００３８】本発明の方法に用いられるアッシング用ガ
スとしては、Ｏ2、Ｏ3、Ｈ2Ｏ、Ｈ2、ＮＯ、Ｎ2Ｏ、Ｎ
Ｏ2、ＣＯ2、ＣＯ、Ｆ2、ＣＦ4、ＣＨ2Ｆ2、Ｃ2Ｆ6、Ｃ
4Ｆ8、ＳＦ6、ＮＦ3、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｋｒな
どの単独ガス、若しくはこれらを複数組み合わせた混合
ガスが適用可能である。
スとしては、Ｏ2、Ｏ3、Ｈ2Ｏ、Ｈ2、ＮＯ、Ｎ2Ｏ、Ｎ
Ｏ2、ＣＯ2、ＣＯ、Ｆ2、ＣＦ4、ＣＨ2Ｆ2、Ｃ2Ｆ6、Ｃ
4Ｆ8、ＳＦ6、ＮＦ3、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｋｒな
どの単独ガス、若しくはこれらを複数組み合わせた混合
ガスが適用可能である。
【００３９】本発明の方法におけるアッシングを行う際
のリアクタ内の圧力は、好ましくは０.１Ｔｏｒｒ乃至
１０Ｔｏｒｒの範囲、より好ましくは０.２Ｔｏｒｒ乃
至５Ｔｏｒｒの範囲から選択すればよい。
のリアクタ内の圧力は、好ましくは０.１Ｔｏｒｒ乃至
１０Ｔｏｒｒの範囲、より好ましくは０.２Ｔｏｒｒ乃
至５Ｔｏｒｒの範囲から選択すればよい。
【００４０】本発明においては、フォトレジストをアッ
シング除去する前に、逆スパッタリングによりホール側
壁に付着した下地物質を改質して、酸素プラズマ耐性等
を良好にすることも好ましい。この改質は、酸化、窒化
等によればよい。
シング除去する前に、逆スパッタリングによりホール側
壁に付着した下地物質を改質して、酸素プラズマ耐性等
を良好にすることも好ましい。この改質は、酸化、窒化
等によればよい。
【００４１】
【実施例】以下、実施例を挙げて本発明をより具体的に
説明するが、本発明はこれら実施例に限定されるもので
はない。
説明するが、本発明はこれら実施例に限定されるもので
はない。
【００４２】＜実施例１＞下地物質がｐｏｌｙ−Ｓｉ電
極である、本発明の有機層間絶縁膜エッチング後のレジ
ストアッシング方法を、図１〜２に示した工程に従い、
以下の通り実施した。
極である、本発明の有機層間絶縁膜エッチング後のレジ
ストアッシング方法を、図１〜２に示した工程に従い、
以下の通り実施した。
【００４３】本実施例では、下地素子領域１０１として
最表面がｐｏｌｙ−Ｓｉである下地ＭＯＳ−ＦＥＴ素子
領域、エッチングストッパ層１０２としてポリアリール
エーテル、層間絶縁膜１０３としてシクロパーフルオロ
カーボンポリマーシロキサン共重合体、また側壁に付着
する下地物質としてＳｉを用いた。
最表面がｐｏｌｙ−Ｓｉである下地ＭＯＳ−ＦＥＴ素子
領域、エッチングストッパ層１０２としてポリアリール
エーテル、層間絶縁膜１０３としてシクロパーフルオロ
カーボンポリマーシロキサン共重合体、また側壁に付着
する下地物質としてＳｉを用いた。
【００４４】（ｉ）まず、下地ＭＯＳ−ＦＥＴ素子領域
１０１上にエッチングストッパ層１０２、層間絶縁膜１
０３を、順に形成した。（ii）次に、ビアホール形成用
フォトレジスト１０５を塗布し、プリベーク−露光−現
像−リンス−ポストベークによりパターニングした。
（iii）ビアホール形成用フォトレジスト１０５をマス
クにして層間絶縁膜主要部１０３をエッチングすること
によりビアホール部１０６を形成した。（iv）さらにエ
ッチングストッパ層１０２をエッチングした。
１０１上にエッチングストッパ層１０２、層間絶縁膜１
０３を、順に形成した。（ii）次に、ビアホール形成用
フォトレジスト１０５を塗布し、プリベーク−露光−現
像−リンス−ポストベークによりパターニングした。
（iii）ビアホール形成用フォトレジスト１０５をマス
クにして層間絶縁膜主要部１０３をエッチングすること
によりビアホール部１０６を形成した。（iv）さらにエ
ッチングストッパ層１０２をエッチングした。
【００４５】次に、（ｖ）プラズマに曝すことにより、
露出したビアホール部１０６の底部１２１のｐｏｌｙ−
Ｓｉをスパッタし、ビアホール部１０６の側壁にＳｉを
付着させた。この逆スパッタリング条件は、以下の通り
とした。
露出したビアホール部１０６の底部１２１のｐｏｌｙ−
Ｓｉをスパッタし、ビアホール部１０６の側壁にＳｉを
付着させた。この逆スパッタリング条件は、以下の通り
とした。
【００４６】 使用装置：ＲＩＥ 使用ガス：Ａｒ １００ｓｃｃｍ 基板印加バイアス：１３.５６ＭＨｚ 圧力：５０ｍＴｏｒｒ。
【００４７】次に、（vi）フォトレジスト１０５を、酸
素プラズマによりアッシング除去した。
素プラズマによりアッシング除去した。
【００４８】本実施例において、有機層間絶縁膜に対す
るフォトレジストのアッシング選択比は１４であり、ア
ッシングの際にビアホール部１０６の側壁の浸食や親水
化の発生は観られなかった。
るフォトレジストのアッシング選択比は１４であり、ア
ッシングの際にビアホール部１０６の側壁の浸食や親水
化の発生は観られなかった。
【００４９】＜実施例２＞下地素子領域１０１として最
表面がｐｏｌｙ−Ｓｉである下地ＭＯＳ−ＦＥＴ素子領
域を用い、実施例１の工程（ｖ）と工程（vi）の間にお
いて、窒素プラズマ処理を行い、ビアホール部１０６の
側壁に付着したＳｉを窒化しＳｉＮに改質したこと以外
は、実施例１と同様にしてレジストアッシング方法を実
施した。
表面がｐｏｌｙ−Ｓｉである下地ＭＯＳ−ＦＥＴ素子領
域を用い、実施例１の工程（ｖ）と工程（vi）の間にお
いて、窒素プラズマ処理を行い、ビアホール部１０６の
側壁に付着したＳｉを窒化しＳｉＮに改質したこと以外
は、実施例１と同様にしてレジストアッシング方法を実
施した。
【００５０】本実施例において、有機層間絶縁膜に対す
るフォトレジストのアッシング選択比は１７であり、ア
ッシングの際にビアホール部１０６の側壁の浸食や親水
化の発生は観られなかった。
るフォトレジストのアッシング選択比は１７であり、ア
ッシングの際にビアホール部１０６の側壁の浸食や親水
化の発生は観られなかった。
【００５１】＜実施例３＞下地素子領域１０１として最
表面がＡｌ配線である下地ＭＯＳ−ＦＥＴ素子領域最表
面を用い、工程（ｖ）において、プラズマに曝すことに
より、露出したビアホール部１０６の底部１２１のＡｌ
をスパッタし、ビアホール部１０６の側壁にＡｌを付着
させ、工程（vi）において、フォトレジスト１０５を酸
素ベースプラズマによりアッシング除去したこと以外
は、実施例１と同様にしてレジストアッシング方法を実
施した。
表面がＡｌ配線である下地ＭＯＳ−ＦＥＴ素子領域最表
面を用い、工程（ｖ）において、プラズマに曝すことに
より、露出したビアホール部１０６の底部１２１のＡｌ
をスパッタし、ビアホール部１０６の側壁にＡｌを付着
させ、工程（vi）において、フォトレジスト１０５を酸
素ベースプラズマによりアッシング除去したこと以外
は、実施例１と同様にしてレジストアッシング方法を実
施した。
【００５２】本実施例において、有機層間絶縁膜に対す
るフォトレジストのアッシング選択比は１１であり、ア
ッシングの際にビアホール部１０６の側壁の浸食や親水
化の発生は観られなかった。
るフォトレジストのアッシング選択比は１１であり、ア
ッシングの際にビアホール部１０６の側壁の浸食や親水
化の発生は観られなかった。
【００５３】＜実施例４＞実施例３の工程（ｖ）と工程
（vi）の間において、窒素プラズマ処理を行い、ビアホ
ール部１０６の側壁に付着したＳｉを窒化しＳｉＮに改
質したこと以外は、実施例３と同様にしてレジストアッ
シング方法を実施した。
（vi）の間において、窒素プラズマ処理を行い、ビアホ
ール部１０６の側壁に付着したＳｉを窒化しＳｉＮに改
質したこと以外は、実施例３と同様にしてレジストアッ
シング方法を実施した。
【００５４】本実施例において、有機層間絶縁膜に対す
るフォトレジストのアッシング選択比は１５であり、ア
ッシングの際にビアホール部１０６の側壁の浸食や親水
化の発生は観られなかった。
るフォトレジストのアッシング選択比は１５であり、ア
ッシングの際にビアホール部１０６の側壁の浸食や親水
化の発生は観られなかった。
【００５５】
【発明の効果】以上説明したように、本発明によれば、
フォトレジストのアッシング除去の際に有機層間絶縁膜
が、例えば、酸素プラズマにより酸化され、吸湿性を有
するような変質若しくは一部除去による形状変化する等
の問題が発生しない、有機層間絶縁膜エッチング後のレ
ジストアッシング方法を提供できる。
フォトレジストのアッシング除去の際に有機層間絶縁膜
が、例えば、酸素プラズマにより酸化され、吸湿性を有
するような変質若しくは一部除去による形状変化する等
の問題が発生しない、有機層間絶縁膜エッチング後のレ
ジストアッシング方法を提供できる。
【図１】本発明の一実施形態のレジストアッシング方法
を示す模式図である。
を示す模式図である。
【図２】図１に引き続き、本発明の一実施形態のレジス
トアッシング方法を示す模式図である。
トアッシング方法を示す模式図である。
【図３】従来の多層配線の形成プロセスを示す模式図で
ある。
ある。
【図４】図３に引き続き、従来の多層配線の形成プロセ
スを示す模式図である。
スを示す模式図である。
【図５】図４に引き続き、従来の多層配線の形成プロセ
スを示す模式図である。
スを示す模式図である。
【図６】図５に引き続き、従来の多層配線の形成プロセ
スを示す模式図である。
スを示す模式図である。
【符号の説明】 １０１、９０１ 下地素子領域 １０２、９０２ （第一の）エッチングストッパ層 １０３、９０３ （第一の）層間絶縁膜主要部 １０５、９０５ ビアホール形成用フォトレジスト １０６、９０６ ビアホール部 １２１ ビアホール部の底部 ９０７ プラグ用メタル ９０８ 第二のエッチングストッパ層 ９０９ 第二の層間絶縁膜主要部 ９１１ 溝形成用フォトレジスト ９１２ 配線溝部 ９１３ 配線用メタル
フロントページの続き Ｆターム(参考） 2H096 AA27 HA11 HA13 HA14 HA30 LA06 5F004 AA08 BA04 BA09 BA13 BA14 BA20 BB11 BB13 BD07 DA00 DA01 DA02 DA04 DA05 DA06 DA11 DA15 DA17 DA18 DA22 DA23 DA24 DA26 DA27 DA28 DB23 DB24 DB25 DB26 DB27 EA04 EA06 EA07 EA13 EA14 EA28 EA40 EB01 5F046 LB10 MA12
Claims (7)
- 【請求項１】 フォトレジストをマスクとして使用し、
有機層間絶縁膜をエッチングしてコンタクトホール又は
ビアホールを形成した後、被処理基板をプラズマに曝す
ことにより該ホール底に露出した下地物質を該プラズマ
中イオンにより逆スパッタリングし該ホール側壁に付着
させる工程と、該逆スパッタリング後に、前記フォトレ
ジストをアッシング除去する工程とを含むことを特徴と
する有機層間絶縁膜エッチング後のレジストアッシング
方法。 - 【請求項２】 下地物質の主成分が、シリコン、アルミ
ニウム、タングステン又は銅である請求項１記載の有機
層間絶縁膜エッチング後のレジストアッシング方法。 - 【請求項３】 逆スパッタリングによりホール側壁に付
着した下地物質を改質した後に、フォトレジストをアッ
シング除去する工程を行なう請求項１又は２記載の有機
層間絶縁膜エッチング後のレジストアッシング方法。 - 【請求項４】 下地物質を酸化により改質する請求項３
記載の有機層間絶縁膜エッチング後のレジストアッシン
グ方法。 - 【請求項５】 下地物質を窒化により改質する請求項３
記載の有機層間絶縁膜エッチング後のレジストアッシン
グ方法。 - 【請求項６】 逆スパッタリング時に、被処理基板に高
周波バイアス、若しくは、直流又は交流バイアスを印加
する請求項１乃至５の何れか一項記載の有機層間絶縁膜
エッチング後のレジストアッシング方法。 - 【請求項７】 有機層間絶縁膜は、有機エーテルポリマ
ー、芳香族化合物ポリマー、脂肪族化合物ポリマー、ポ
リイミド化合物、ポリシロキサン化合物、アルコキシシ
ラン化合物ポリマー、及び、それらのフッ素化物から成
る群より選ばれた一種以上の材料から構成される請求項
１乃至６の何れか一項記載の有機層間絶縁膜エッチング
後のレジストアッシング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35637798A JP2000183040A (ja) | 1998-12-15 | 1998-12-15 | 有機層間絶縁膜エッチング後のレジストアッシング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35637798A JP2000183040A (ja) | 1998-12-15 | 1998-12-15 | 有機層間絶縁膜エッチング後のレジストアッシング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000183040A true JP2000183040A (ja) | 2000-06-30 |
Family
ID=18448717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35637798A Pending JP2000183040A (ja) | 1998-12-15 | 1998-12-15 | 有機層間絶縁膜エッチング後のレジストアッシング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000183040A (ja) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003092287A (ja) * | 2001-09-19 | 2003-03-28 | Nec Corp | アッシング方法 |
| WO2003043094A1 (en) * | 2001-11-12 | 2003-05-22 | Samsung Electronics Co., Ltd. | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion |
| WO2005015628A1 (ja) * | 2003-08-12 | 2005-02-17 | Shibaura Mechatronics Corporation | プラズマ処理装置及びアッシング方法 |
| JP2006073722A (ja) * | 2004-09-01 | 2006-03-16 | Shibaura Mechatronics Corp | アッシング方法及びアッシング装置 |
| JP2006140457A (ja) * | 2004-10-13 | 2006-06-01 | Semiconductor Energy Lab Co Ltd | エッチング方法および半導体装置の作製方法 |
| JP2007502543A (ja) * | 2003-08-11 | 2007-02-08 | アクセリス テクノロジーズ インコーポレーテッド | プラズマアッシング方法 |
| JP2007508698A (ja) * | 2003-10-08 | 2007-04-05 | ラム リサーチ コーポレーション | 有機ケイ酸塩ガラスについての一酸化二窒素剥脱方法 |
| JP2007508697A (ja) * | 2003-10-08 | 2007-04-05 | ラム リサーチ コーポレーション | 一酸化二窒素を使用したエッチバック方法 |
| JP2007157768A (ja) * | 2005-11-30 | 2007-06-21 | Tokyo Electron Ltd | 半導体装置の製造方法および基板処理システム |
| US7358104B2 (en) | 2002-10-08 | 2008-04-15 | Samsung Electornics Co., Ltd. | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion |
| US7378352B2 (en) | 2006-01-13 | 2008-05-27 | Fujitsu Limited | Method of fabricating semiconductor device |
| US7393460B2 (en) | 2005-03-29 | 2008-07-01 | Tokyo Electron Limited | Plasma processing method and plasma processing apparatus |
| JP2009026810A (ja) * | 2007-07-17 | 2009-02-05 | Asahi Glass Co Ltd | パターン形成方法 |
| JP2009105272A (ja) * | 2007-10-24 | 2009-05-14 | Tokyo Electron Ltd | プラズマエッチング方法及び記憶媒体 |
| KR101037043B1 (ko) * | 2009-02-27 | 2011-05-26 | 성균관대학교산학협력단 | 반도체 기판의 비아 형성방법 |
| US8018108B2 (en) | 2008-02-07 | 2011-09-13 | Magnetic Applications, Inc. | Compact high power alternator |
| US8093772B2 (en) | 2006-02-02 | 2012-01-10 | Magnetic Applications, Inc. | Controller for AC generator |
| US8143168B2 (en) | 2004-10-13 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Etching method and manufacturing method of semiconductor device |
| US8207642B2 (en) | 2003-07-10 | 2012-06-26 | Magnetic Applications Inc. | Compact high power alternator |
| CN110838449A (zh) * | 2019-11-19 | 2020-02-25 | 上海华力集成电路制造有限公司 | 鳍体的制造方法 |
| WO2020145080A1 (ja) * | 2019-01-11 | 2020-07-16 | ソニーセミコンダクタソリューションズ株式会社 | 酸化物半導体膜のエッチング方法 |
| WO2021152879A1 (ja) * | 2020-01-30 | 2021-08-05 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及びエッチング方法 |
-
1998
- 1998-12-15 JP JP35637798A patent/JP2000183040A/ja active Pending
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003092287A (ja) * | 2001-09-19 | 2003-03-28 | Nec Corp | アッシング方法 |
| US7061015B2 (en) | 2001-11-12 | 2006-06-13 | Samsung Electronics Co., Ltd. | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion |
| WO2003043094A1 (en) * | 2001-11-12 | 2003-05-22 | Samsung Electronics Co., Ltd. | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion |
| KR100796756B1 (ko) * | 2001-11-12 | 2008-01-22 | 삼성전자주식회사 | 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| US7737445B2 (en) | 2001-11-12 | 2010-06-15 | Samsung Electronics Co., Ltd. | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion |
| US7358104B2 (en) | 2002-10-08 | 2008-04-15 | Samsung Electornics Co., Ltd. | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion |
| US8207642B2 (en) | 2003-07-10 | 2012-06-26 | Magnetic Applications Inc. | Compact high power alternator |
| JP2007502543A (ja) * | 2003-08-11 | 2007-02-08 | アクセリス テクノロジーズ インコーポレーテッド | プラズマアッシング方法 |
| EP1655770A1 (en) * | 2003-08-12 | 2006-05-10 | Shibaura Mechatronics Corporation | Plasma processing device and ashing method |
| US7491908B2 (en) | 2003-08-12 | 2009-02-17 | Shibaura Mechatronics Corporation | Plasma processing device and ashing method |
| EP1655770A4 (en) * | 2003-08-12 | 2009-01-14 | Shibaura Mechatronics Corp | PLASMA PROCESSING DEVICE AND INCINERATION METHOD |
| KR100835630B1 (ko) * | 2003-08-12 | 2008-06-09 | 시바우라 메카트로닉스 가부시끼가이샤 | 플라즈마 처리 장치 및 에싱 방법 |
| WO2005015628A1 (ja) * | 2003-08-12 | 2005-02-17 | Shibaura Mechatronics Corporation | プラズマ処理装置及びアッシング方法 |
| JP2007508698A (ja) * | 2003-10-08 | 2007-04-05 | ラム リサーチ コーポレーション | 有機ケイ酸塩ガラスについての一酸化二窒素剥脱方法 |
| JP2007508697A (ja) * | 2003-10-08 | 2007-04-05 | ラム リサーチ コーポレーション | 一酸化二窒素を使用したエッチバック方法 |
| KR101156883B1 (ko) * | 2004-09-01 | 2012-06-20 | 시바우라 메카트로닉스 가부시끼가이샤 | 애싱 방법 및 애싱 장치 |
| JP4588391B2 (ja) * | 2004-09-01 | 2010-12-01 | 芝浦メカトロニクス株式会社 | アッシング方法及びアッシング装置 |
| US8524102B2 (en) | 2004-09-01 | 2013-09-03 | Shibaura Mechatronics Corporation | Ashing method and ashing device |
| JP2006073722A (ja) * | 2004-09-01 | 2006-03-16 | Shibaura Mechatronics Corp | アッシング方法及びアッシング装置 |
| JP2006140457A (ja) * | 2004-10-13 | 2006-06-01 | Semiconductor Energy Lab Co Ltd | エッチング方法および半導体装置の作製方法 |
| US8143168B2 (en) | 2004-10-13 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Etching method and manufacturing method of semiconductor device |
| US7393460B2 (en) | 2005-03-29 | 2008-07-01 | Tokyo Electron Limited | Plasma processing method and plasma processing apparatus |
| JP2007157768A (ja) * | 2005-11-30 | 2007-06-21 | Tokyo Electron Ltd | 半導体装置の製造方法および基板処理システム |
| US7378352B2 (en) | 2006-01-13 | 2008-05-27 | Fujitsu Limited | Method of fabricating semiconductor device |
| US8093772B2 (en) | 2006-02-02 | 2012-01-10 | Magnetic Applications, Inc. | Controller for AC generator |
| JP2009026810A (ja) * | 2007-07-17 | 2009-02-05 | Asahi Glass Co Ltd | パターン形成方法 |
| JP2009105272A (ja) * | 2007-10-24 | 2009-05-14 | Tokyo Electron Ltd | プラズマエッチング方法及び記憶媒体 |
| US8018108B2 (en) | 2008-02-07 | 2011-09-13 | Magnetic Applications, Inc. | Compact high power alternator |
| KR101037043B1 (ko) * | 2009-02-27 | 2011-05-26 | 성균관대학교산학협력단 | 반도체 기판의 비아 형성방법 |
| WO2020145080A1 (ja) * | 2019-01-11 | 2020-07-16 | ソニーセミコンダクタソリューションズ株式会社 | 酸化物半導体膜のエッチング方法 |
| JPWO2020145080A1 (ja) * | 2019-01-11 | 2021-11-25 | ソニーセミコンダクタソリューションズ株式会社 | 酸化物半導体膜のエッチング方法 |
| JP7366936B2 (ja) | 2019-01-11 | 2023-10-23 | ソニーセミコンダクタソリューションズ株式会社 | 酸化物半導体膜のエッチング方法 |
| CN110838449A (zh) * | 2019-11-19 | 2020-02-25 | 上海华力集成电路制造有限公司 | 鳍体的制造方法 |
| WO2021152879A1 (ja) * | 2020-01-30 | 2021-08-05 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及びエッチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000183040A (ja) | 有機層間絶縁膜エッチング後のレジストアッシング方法 | |
| JP2009076661A (ja) | 半導体装置の製造方法 | |
| JP2001156170A (ja) | 多層配線の製造方法 | |
| JP3803523B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JP3571784B2 (ja) | 半導体装置の配線形成方法 | |
| US6383942B1 (en) | Dry etching method | |
| KR100581244B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH07147271A (ja) | 半導体装置の製造方法 | |
| KR20010020792A (ko) | 에칭 방법 및 에칭 마스크 | |
| JPH10178014A (ja) | 半導体装置の製造方法 | |
| JP2000150463A (ja) | 有機層間絶縁膜のエッチング処理方法 | |
| US6803307B1 (en) | Method of avoiding enlargement of top critical dimension in contact holes using spacers | |
| JP2003109940A (ja) | シリコン含有絶縁膜を有する半導体装置の製造方法 | |
| JP2000164571A (ja) | コンタクトホール形成方法およびプラズマエッチング方法 | |
| US20040048203A1 (en) | Method of manufacturing a semiconductor device for high speed operation and low power consumption | |
| US20030064599A1 (en) | Pattern forming method | |
| JP2001127039A (ja) | 半導体装置の製造方法 | |
| US6586324B2 (en) | Method of forming interconnects | |
| JP2006032721A (ja) | 半導体装置の製造方法 | |
| JP2002141336A (ja) | 半導体装置の製造方法 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JP2001284327A (ja) | ドライエッチング方法、半導体装置の製造方法及び半導体装置 | |
| JP3954315B2 (ja) | 半導体装置の配線形成方法 | |
| JP2009059855A (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| KR100468700B1 (ko) | 반도체장치의미세패턴을형성하기위한건식식각방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20051201 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20051201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080109 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080528 |