JP2002141336A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002141336A JP2002141336A JP2000334045A JP2000334045A JP2002141336A JP 2002141336 A JP2002141336 A JP 2002141336A JP 2000334045 A JP2000334045 A JP 2000334045A JP 2000334045 A JP2000334045 A JP 2000334045A JP 2002141336 A JP2002141336 A JP 2002141336A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- gas
- resist
- semiconductor device
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 高アスペクト比の開口部を形成する場合、隣
接するパターンとの電気的な区別および確実は開口を容
易に得ることができる半導体装置の製造方法を得る。 【解決手段】 Ｓｉ基板３０１上のＳｉ酸化膜３０２上
に、パターニングされたレジスト３０３を形成し、レジ
スト３０３をマスクとしてＳｉ酸化膜３０２にコンタク
トホール３０２をエッチングにて形成する工程におい
て、エッチングガスに、エッチングを促進させるエッチ
ング促進ガスと、エッチングにおいてデポ特性を有する
デポガスとをそれぞれ添加して第１ステップのエッチン
グを行い、エッチングガスにエッチングを促進させるエ
ッチング促進ガスを添加して第２ステップのエッチング
を行うものである。
接するパターンとの電気的な区別および確実は開口を容
易に得ることができる半導体装置の製造方法を得る。 【解決手段】 Ｓｉ基板３０１上のＳｉ酸化膜３０２上
に、パターニングされたレジスト３０３を形成し、レジ
スト３０３をマスクとしてＳｉ酸化膜３０２にコンタク
トホール３０２をエッチングにて形成する工程におい
て、エッチングガスに、エッチングを促進させるエッチ
ング促進ガスと、エッチングにおいてデポ特性を有する
デポガスとをそれぞれ添加して第１ステップのエッチン
グを行い、エッチングガスにエッチングを促進させるエ
ッチング促進ガスを添加して第２ステップのエッチング
を行うものである。
Description
【０００１】
【発明の属する技術分野】この発明は、コンタクトホー
ルおよび筒型のストレージノードなど、高アスペクト比
の開口部を形成する場合、隣接するパターンとの電気的
な区別および確実な開口を容易に得ることができる半導
体装置の製造方法に関するものである。
ルおよび筒型のストレージノードなど、高アスペクト比
の開口部を形成する場合、隣接するパターンとの電気的
な区別および確実な開口を容易に得ることができる半導
体装置の製造方法に関するものである。
【０００２】
【従来の技術】半導体素子の微細化に伴い、高アスペク
ト比のコンタクトホールおよび筒型のストレージノード
などの開口部の形成が必要とされている。高アスペクト
比の開口部の形成の問題点は、レジスト選択比を向上さ
せようとするとホール内部に過剰なフルオロカーボン
（ＣＦX）のポリマーが付着し、この過剰なポリマーが
エッチングを妨げることによって被エッチング膜であ
る、シリコン酸化膜自体のエッチングが停止（エッチス
トップ）したり、ホールの形状が垂直にならず、過剰な
ポリマーが付着する位置によってはボーイング、ネッキ
ング、または先細り等と呼ばれる形状になりやすいこと
である。
ト比のコンタクトホールおよび筒型のストレージノード
などの開口部の形成が必要とされている。高アスペクト
比の開口部の形成の問題点は、レジスト選択比を向上さ
せようとするとホール内部に過剰なフルオロカーボン
（ＣＦX）のポリマーが付着し、この過剰なポリマーが
エッチングを妨げることによって被エッチング膜であ
る、シリコン酸化膜自体のエッチングが停止（エッチス
トップ）したり、ホールの形状が垂直にならず、過剰な
ポリマーが付着する位置によってはボーイング、ネッキ
ング、または先細り等と呼ばれる形状になりやすいこと
である。
【０００３】しかし、これらの問題を解決するために過
剰なポリマーを抑制してホールの「抜け性（etching st
rength）」や形状を改善しようとすると、レジスト選択
比が低下してしまい、ホール径が広がってしまうことに
よる形状の悪化や、レジストの残し寸法が小さいレイア
ウトでは隣接パターンとのショートを引き起こしてしま
う。
剰なポリマーを抑制してホールの「抜け性（etching st
rength）」や形状を改善しようとすると、レジスト選択
比が低下してしまい、ホール径が広がってしまうことに
よる形状の悪化や、レジストの残し寸法が小さいレイア
ウトでは隣接パターンとのショートを引き起こしてしま
う。
【０００４】図６および図７にて上記示したような従来
の半導体装置の製造方法について説明する。図６はレジ
スト選択比を高い条件に設定してエッチングを行った場
合を示した図である。まず、レジスト選択比を高めるに
はＣ4Ｆ8、Ｃ5Ｆ8又はＣ4Ｆ6などのデポジション性の強
いエッチングガスの流量を増加させたり、過剰なデポジ
ションを除去し、エッチングを促進させる目的で添加さ
れているＯ2の流量を減少させる方法が広く知られてい
る。
の半導体装置の製造方法について説明する。図６はレジ
スト選択比を高い条件に設定してエッチングを行った場
合を示した図である。まず、レジスト選択比を高めるに
はＣ4Ｆ8、Ｃ5Ｆ8又はＣ4Ｆ6などのデポジション性の強
いエッチングガスの流量を増加させたり、過剰なデポジ
ションを除去し、エッチングを促進させる目的で添加さ
れているＯ2の流量を減少させる方法が広く知られてい
る。
【０００５】これらの方法でレジスト選択比を向上させ
た条件でエッチングを行った場合、必要なレジスト残膜
は確保できているが、コンタクトホールの側壁にも過剰
のフルオロカーボン（ＣＦX）のポリマーが付着するた
め、コンタクトホールはテーパー形状となる。このよう
な形状になると、ボトム径が小さく先細り形状となり、
ホール底のＳｉ基板とのコンタクト面積が小さくなる。
た条件でエッチングを行った場合、必要なレジスト残膜
は確保できているが、コンタクトホールの側壁にも過剰
のフルオロカーボン（ＣＦX）のポリマーが付着するた
め、コンタクトホールはテーパー形状となる。このよう
な形状になると、ボトム径が小さく先細り形状となり、
ホール底のＳｉ基板とのコンタクト面積が小さくなる。
【０００６】よって、コンタクト抵抗が増加したり、導
電性プラグの埋め込み不良が発生したり、デバイスが必
要としている電気特性を満たせなくなる。さらに悪い場
合は、エッチストップによりコンタクトホールの開口不
良となり、上部配線と下部配線を電気的に接続すること
ができなくなる。また、ストレージノードの筒型形成に
おいてこのような条件でエッチングを行うと円筒径が小
さくなってしまい、キャパシタ容量の低下を引き起こし
てしまう。
電性プラグの埋め込み不良が発生したり、デバイスが必
要としている電気特性を満たせなくなる。さらに悪い場
合は、エッチストップによりコンタクトホールの開口不
良となり、上部配線と下部配線を電気的に接続すること
ができなくなる。また、ストレージノードの筒型形成に
おいてこのような条件でエッチングを行うと円筒径が小
さくなってしまい、キャパシタ容量の低下を引き起こし
てしまう。
【０００７】次に図７について説明する。図７はレジス
ト選択比が低い条件でエッチングを行った場合を示した
図である。上記にて示した、レジスト選択比を低くする
には先ほどの場合とは逆に、Ｃ4Ｆ8、Ｃ5Ｆ8又はＣ4Ｆ6
などのデポジション性の強いエッチングガスの流量を減
少させたり、過剰なデポジションを除去する目的で添加
されているＯ2の流量を増加させればよい。
ト選択比が低い条件でエッチングを行った場合を示した
図である。上記にて示した、レジスト選択比を低くする
には先ほどの場合とは逆に、Ｃ4Ｆ8、Ｃ5Ｆ8又はＣ4Ｆ6
などのデポジション性の強いエッチングガスの流量を減
少させたり、過剰なデポジションを除去する目的で添加
されているＯ2の流量を増加させればよい。
【０００８】このような条件では、ホールの側壁に過剰
なフルオロカーボン（ＣＦX）のポリマーが付着しない
ために垂直なホール形状が得られ、ホール底のＳｉ基板
とのコンタクト面積が確保できる。しかし、レジスト選
択比が低いために、高アスペクト比のコンタクトホール
を形成しようとするとレジスト残膜が不足してしまい、
ホールの間口（トップ）の寸法が設計値以上に大きくな
ってしまうような形状の悪化や、ホールに導電膜を埋め
込んだ際に隣接パターンとのショートを引き起こしてし
まう。
なフルオロカーボン（ＣＦX）のポリマーが付着しない
ために垂直なホール形状が得られ、ホール底のＳｉ基板
とのコンタクト面積が確保できる。しかし、レジスト選
択比が低いために、高アスペクト比のコンタクトホール
を形成しようとするとレジスト残膜が不足してしまい、
ホールの間口（トップ）の寸法が設計値以上に大きくな
ってしまうような形状の悪化や、ホールに導電膜を埋め
込んだ際に隣接パターンとのショートを引き起こしてし
まう。
【０００９】
【発明が解決しようとする課題】従来の半導体装置の製
造方法は上記のように行われており、Ｏ2の流量を調整
すれば適当な開口を得ることが容易に考えられるが、高
アスペクト比のパターンではＯ2の流量の調整だけでは
所望の特性（形状やレジスト選択比）を得ることは困難
であり、また、レジスト膜を厚くすることも写真製版の
限界などから困難であるという問題点があった。
造方法は上記のように行われており、Ｏ2の流量を調整
すれば適当な開口を得ることが容易に考えられるが、高
アスペクト比のパターンではＯ2の流量の調整だけでは
所望の特性（形状やレジスト選択比）を得ることは困難
であり、また、レジスト膜を厚くすることも写真製版の
限界などから困難であるという問題点があった。
【００１０】この発明は上記のような問題点を解消する
ためなされたもので、隣接するパターンとの電気的な区
別および確実な開口を容易に得ることができる半導体装
置の製造方法を得ることを目的とする。
ためなされたもので、隣接するパターンとの電気的な区
別および確実な開口を容易に得ることができる半導体装
置の製造方法を得ることを目的とする。
【００１１】
【課題を解決するための手段】この発明に係る請求項１
の半導体装置の製造方法は、半導体基板上のシリコン酸
化膜上に、パターニングされたレジストを形成し、レジ
ストをマスクとしてシリコン酸化膜に開口部をエッチン
グにて形成する工程において、エッチングガスに、エッ
チングを促進させるエッチング促進ガスと、エッチング
においてデポ特性を有するデポガスとをそれぞれ添加し
て第１ステップのエッチングを行い、エッチングガスに
エッチングを促進させるエッチング促進ガスを添加して
第２ステップのエッチングを行うものである。
の半導体装置の製造方法は、半導体基板上のシリコン酸
化膜上に、パターニングされたレジストを形成し、レジ
ストをマスクとしてシリコン酸化膜に開口部をエッチン
グにて形成する工程において、エッチングガスに、エッ
チングを促進させるエッチング促進ガスと、エッチング
においてデポ特性を有するデポガスとをそれぞれ添加し
て第１ステップのエッチングを行い、エッチングガスに
エッチングを促進させるエッチング促進ガスを添加して
第２ステップのエッチングを行うものである。
【００１２】また、この発明に係る請求項２の半導体装
置の製造方法は、請求項１において、第２ステップのエ
ッチングが、開口部のエッチング形成におけるオーバー
エッチングである。
置の製造方法は、請求項１において、第２ステップのエ
ッチングが、開口部のエッチング形成におけるオーバー
エッチングである。
【００１３】また、この発明に係る請求項３の半導体装
置の製造方法は、請求項１または請求項２において、第
１ステップのエッチングにおいて、エッチング促進ガス
としてＯ2を、デポガスとしてＣＨ2Ｆ2またはＣＨＦ3を
それぞれ添加するものである。
置の製造方法は、請求項１または請求項２において、第
１ステップのエッチングにおいて、エッチング促進ガス
としてＯ2を、デポガスとしてＣＨ2Ｆ2またはＣＨＦ3を
それぞれ添加するものである。
【００１４】また、この発明に係る請求項４の半導体装
置の製造方法は、請求項１ないし請求項３のいずれかに
おいて、第２ステップのエッチングにおいて、エッチン
グ促進ガスとしてＣＯを添加するものである。
置の製造方法は、請求項１ないし請求項３のいずれかに
おいて、第２ステップのエッチングにおいて、エッチン
グ促進ガスとしてＣＯを添加するものである。
【００１５】また、この発明に係る請求項５の半導体装
置の製造方法は、請求項４において、第２ステップのエ
ッチングにおいて、エッチング促進ガスとしてＯ2を添
加するものである。
置の製造方法は、請求項４において、第２ステップのエ
ッチングにおいて、エッチング促進ガスとしてＯ2を添
加するものである。
【００１６】
【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態について説明する。図１および図２はこの発
明の実施の形態１の半導体装置の製造方法を示す断面
図、図３はエッチング時におけるＣＨ2Ｆ2流量と酸化膜
／レジスト選択比（図中実線にて示す）およびホール径
（図中点線にて示す）との関係をそれぞれ示す図、図４
はエッチング時におけるＣＯ流量と酸化膜／レジスト選
択比との関係を示す図、図５はＯ2流量と酸化膜／レジ
スト選択比との関係を示す図である。
実施の形態について説明する。図１および図２はこの発
明の実施の形態１の半導体装置の製造方法を示す断面
図、図３はエッチング時におけるＣＨ2Ｆ2流量と酸化膜
／レジスト選択比（図中実線にて示す）およびホール径
（図中点線にて示す）との関係をそれぞれ示す図、図４
はエッチング時におけるＣＯ流量と酸化膜／レジスト選
択比との関係を示す図、図５はＯ2流量と酸化膜／レジ
スト選択比との関係を示す図である。
【００１７】図１および図２に基づいて実施の形態１の
半導体装置の製造方法について説明する。まず、半導体
基板としてのＳｉ基板３０１上に層間絶縁膜としてのＳ
ｉ酸化膜３０２を成膜する。Ｓｉ酸化膜には熱酸化によ
り形成されるシリコン酸化膜、テトラエチルオルソシリ
ケートにＯ2等の酸化剤を用いてＣＶＤにより生成した
シリコン酸化膜、ＳｉＨ4にＮ2Ｏを添加してＣＶＤによ
り形成したシリコン酸化膜などやこれらの積層構造が使
用される。
半導体装置の製造方法について説明する。まず、半導体
基板としてのＳｉ基板３０１上に層間絶縁膜としてのＳ
ｉ酸化膜３０２を成膜する。Ｓｉ酸化膜には熱酸化によ
り形成されるシリコン酸化膜、テトラエチルオルソシリ
ケートにＯ2等の酸化剤を用いてＣＶＤにより生成した
シリコン酸化膜、ＳｉＨ4にＮ2Ｏを添加してＣＶＤによ
り形成したシリコン酸化膜などやこれらの積層構造が使
用される。
【００１８】次に、レジスト３０３を塗布した後、写真
製版を用いてパターニングを行いレジスト３０３にホー
ルパターンを形成する（図１（ａ））。次に、レジスト
３０３をマスクにしてＳｉ酸化膜３０２のエッチングを
行い、コンタクトホール３０４を形成していく。本発明
では、コンタクトホール形成のドライエッチングの処理
を２つのステップで行う。
製版を用いてパターニングを行いレジスト３０３にホー
ルパターンを形成する（図１（ａ））。次に、レジスト
３０３をマスクにしてＳｉ酸化膜３０２のエッチングを
行い、コンタクトホール３０４を形成していく。本発明
では、コンタクトホール形成のドライエッチングの処理
を２つのステップで行う。
【００１９】まず第１ステップのエッチングは、レジス
ト選択比が高くレジスト荒れを抑制する条件にてＳｉ酸
化膜のエッチングを行う。この際、コンタクトをとる下
地が露出する前に本ステップを停止させる（図１
（ｂ））。そして連続して行う第２ステップのエッチン
グは、レジスト選択比は低いが垂直な形状が得られる条
件にてエッチングを行い、コンタクトホールを完成させ
る（図１（ｃ））。
ト選択比が高くレジスト荒れを抑制する条件にてＳｉ酸
化膜のエッチングを行う。この際、コンタクトをとる下
地が露出する前に本ステップを停止させる（図１
（ｂ））。そして連続して行う第２ステップのエッチン
グは、レジスト選択比は低いが垂直な形状が得られる条
件にてエッチングを行い、コンタクトホールを完成させ
る（図１（ｃ））。
【００２０】以下に具体的なエッチング条件について示
す。ここでは、有磁場の平行平板型エッチング装置を用
いた場合について説明する。しかし、このような容量結
合型のエッチング装置以外にもＥＣＲ（Electron Cyclo
tron Resonance）、ＩＣＰ（Inductively Coupled Plas
ma）、ヘリコン、２周波平行平板などのエッチング装置
でも同様なレシピでエッチングを行うことができること
はいうまでもない。
す。ここでは、有磁場の平行平板型エッチング装置を用
いた場合について説明する。しかし、このような容量結
合型のエッチング装置以外にもＥＣＲ（Electron Cyclo
tron Resonance）、ＩＣＰ（Inductively Coupled Plas
ma）、ヘリコン、２周波平行平板などのエッチング装置
でも同様なレシピでエッチングを行うことができること
はいうまでもない。
【００２１】まず、レジスト選択比を高め、レジストの
荒れやホール径の拡大を抑制した第１ステップのエッチ
ングについて説明する。この第１ステップのエッチング
はシリコン酸化膜のコンタクトホールの形成に広く使用
されているエッチングガスとしてのＣ4Ｆ8、Ｃ5Ｆ8又は
Ｃ4Ｆ6にＡｒ、エッチングを促進させるためのエッチン
グ促進ガスとしてのＯ2を添加したガス系に、このエッ
チングにおいてデポ特性を有するデポガスとしての、Ｃ
Ｈ2Ｆ2またはＣＨＦ3を添加することによって良好な特
性を得ることができる。
荒れやホール径の拡大を抑制した第１ステップのエッチ
ングについて説明する。この第１ステップのエッチング
はシリコン酸化膜のコンタクトホールの形成に広く使用
されているエッチングガスとしてのＣ4Ｆ8、Ｃ5Ｆ8又は
Ｃ4Ｆ6にＡｒ、エッチングを促進させるためのエッチン
グ促進ガスとしてのＯ2を添加したガス系に、このエッ
チングにおいてデポ特性を有するデポガスとしての、Ｃ
Ｈ2Ｆ2またはＣＨＦ3を添加することによって良好な特
性を得ることができる。
【００２２】ＣＨ2Ｆ2またはＣＨＦ3を添加する前の一
般的なＳｉ酸化膜のコンタクトホール形成時の、Ｃ4Ｆ8
にＡｒ及びＯ2を用いたエッチング条件、 Ｃ4Ｆ8／Ａｒ／Ｏ2＝１０／４００／５ｓｃｃｍ ＲＦ Ｐｏｗｅｒ＝１５００Ｗ Ｐｒｅｓｓｕｒｅ＝５０ｍＴｏｒｒ では、エッチング促進ガスとしてのＯ2を含んでおり、
エッチングは良好に進行するものの、レジスト選択比が
低くレジスト荒れやホール径の拡大が多く発生する。
般的なＳｉ酸化膜のコンタクトホール形成時の、Ｃ4Ｆ8
にＡｒ及びＯ2を用いたエッチング条件、 Ｃ4Ｆ8／Ａｒ／Ｏ2＝１０／４００／５ｓｃｃｍ ＲＦ Ｐｏｗｅｒ＝１５００Ｗ Ｐｒｅｓｓｕｒｅ＝５０ｍＴｏｒｒ では、エッチング促進ガスとしてのＯ2を含んでおり、
エッチングは良好に進行するものの、レジスト選択比が
低くレジスト荒れやホール径の拡大が多く発生する。
【００２３】そこで、このような条件において、レジス
ト表面及びコンタクトホールの側壁にエッチング保護膜
となるフルオロカーボン（ＣＦX）のポリマーをデポす
ることにより、レジスト選択比を向上させ、レジストの
荒れやホール径の拡大を抑制することができる、デポガ
スとしてのＣＨ2Ｆ2及びＣＨＦ3を添加する。この際の
添加流量はＣＨ2Ｆ2の場合で２〜１５sccm、ＣＨＦ3の
場合には１０〜１００sccm程度となる。
ト表面及びコンタクトホールの側壁にエッチング保護膜
となるフルオロカーボン（ＣＦX）のポリマーをデポす
ることにより、レジスト選択比を向上させ、レジストの
荒れやホール径の拡大を抑制することができる、デポガ
スとしてのＣＨ2Ｆ2及びＣＨＦ3を添加する。この際の
添加流量はＣＨ2Ｆ2の場合で２〜１５sccm、ＣＨＦ3の
場合には１０〜１００sccm程度となる。
【００２４】この各ガスの添加量の決定方法は、上記に
示した一般的なエッチング条件において、例えばＣＨ2
Ｆ2を添加していきその添加量に対する、Ｓｉ酸化膜／
レジスト選択比及びホール寸法の依存性を、例えば図３
に示す実験データにて求める。尚、この図３は、Ｓｉ酸
化膜の膜厚を２μｍに設定して行ったものを示してい
る。そして、エッチングにおいて、エッチング保護膜が
最低限付着できる程度から、エッチング保護膜がエッチ
ングの妨げとならない程度までの値とすることにより容
易に決定することができる。
示した一般的なエッチング条件において、例えばＣＨ2
Ｆ2を添加していきその添加量に対する、Ｓｉ酸化膜／
レジスト選択比及びホール寸法の依存性を、例えば図３
に示す実験データにて求める。尚、この図３は、Ｓｉ酸
化膜の膜厚を２μｍに設定して行ったものを示してい
る。そして、エッチングにおいて、エッチング保護膜が
最低限付着できる程度から、エッチング保護膜がエッチ
ングの妨げとならない程度までの値とすることにより容
易に決定することができる。
【００２５】次の第２ステップのエッチングとしては、
シリコン酸化膜のコンタクトホールの形成に広く使用さ
れているエッチングガスとしてのＣ4Ｆ8、Ｃ5Ｆ8又はＣ
4Ｆ6にＡｒを添加したガス系に、エッチングを促進させ
るためのエッチング促進ガスとしてのＣＯを添加するこ
とによって、レジスト選択比の低下やレジストの荒れを
抑制しつつ、垂直形状を得ることができる。
シリコン酸化膜のコンタクトホールの形成に広く使用さ
れているエッチングガスとしてのＣ4Ｆ8、Ｃ5Ｆ8又はＣ
4Ｆ6にＡｒを添加したガス系に、エッチングを促進させ
るためのエッチング促進ガスとしてのＣＯを添加するこ
とによって、レジスト選択比の低下やレジストの荒れを
抑制しつつ、垂直形状を得ることができる。
【００２６】エッチング促進ガスを添加する前の一般的
なＳｉ酸化膜のコンタクトホール形成時の、Ｃ4Ｆ8にＡ
ｒを用いたエッチング条件、 Ｃ4Ｆ8／Ａｒ＝８／５００ｓｃｃｍ ＲＦ Ｐｏｗｅｒ＝１５００Ｗ Ｐｒｅｓｓｕｒｅ＝５０ｍＴｏｒｒ では、エッチング促進ガスが含まれておらず、エッチン
グが良好に進行しない。
なＳｉ酸化膜のコンタクトホール形成時の、Ｃ4Ｆ8にＡ
ｒを用いたエッチング条件、 Ｃ4Ｆ8／Ａｒ＝８／５００ｓｃｃｍ ＲＦ Ｐｏｗｅｒ＝１５００Ｗ Ｐｒｅｓｓｕｒｅ＝５０ｍＴｏｒｒ では、エッチング促進ガスが含まれておらず、エッチン
グが良好に進行しない。
【００２７】そこで、このような条件において、エッチ
ングが良好に進行し垂直形状を得ることができる、エッ
チング促進ガスとしてのＣＯを添加する。この際の添加
流量はＣＯで２０〜２００sccm程度となる。このガスの
添加量の決定方法は、上記に示した一般的なエッチング
条件において、ＣＯを添加していきその添加量に対す
る、Ｓｉ酸化膜／レジスト選択比を、例えば、図４に示
すよう実験データにて求める。そして、エッチングにお
いて、エッチングを促進できる程度から、レジストを必
要以上に荒らさない程度までの値とすることにより容易
に決定することができる。
ングが良好に進行し垂直形状を得ることができる、エッ
チング促進ガスとしてのＣＯを添加する。この際の添加
流量はＣＯで２０〜２００sccm程度となる。このガスの
添加量の決定方法は、上記に示した一般的なエッチング
条件において、ＣＯを添加していきその添加量に対す
る、Ｓｉ酸化膜／レジスト選択比を、例えば、図４に示
すよう実験データにて求める。そして、エッチングにお
いて、エッチングを促進できる程度から、レジストを必
要以上に荒らさない程度までの値とすることにより容易
に決定することができる。
【００２８】ＣＯを添加することと同様の効果を得るた
めには、Ｏ2を添加することも考えられる。しかし、Ｏ2
の流量を増加すると、図５に示すような傾向があり、Ｃ
Ｏと比較すると、レジスト選択比が大きく低下し、レジ
ストの荒れも大きくなってしまう。これは、Ｏ2の流量
によって、酸化膜との反応に寄与しなかった余剰のＯラ
ジカルが増加し、これがレジストと反応してしまうため
である。
めには、Ｏ2を添加することも考えられる。しかし、Ｏ2
の流量を増加すると、図５に示すような傾向があり、Ｃ
Ｏと比較すると、レジスト選択比が大きく低下し、レジ
ストの荒れも大きくなってしまう。これは、Ｏ2の流量
によって、酸化膜との反応に寄与しなかった余剰のＯラ
ジカルが増加し、これがレジストと反応してしまうため
である。
【００２９】これに対して、ＣＯの添加では、酸化膜と
の反応に寄与しなかった余剰のＯラジカルはＣＯに含ま
れるＣによってレジストとの反応を抑制させるため、多
くのＣＯを添加してもレジストの選択比が大きく低下す
ることなくホール形状を垂直にすることができる為であ
ると考えられる。ただし、エッチング促進がＣＯのみに
よる場合では不十分な場合は、Ｏ2を添加することによ
り対応することができることは言うまでもない。
の反応に寄与しなかった余剰のＯラジカルはＣＯに含ま
れるＣによってレジストとの反応を抑制させるため、多
くのＣＯを添加してもレジストの選択比が大きく低下す
ることなくホール形状を垂直にすることができる為であ
ると考えられる。ただし、エッチング促進がＣＯのみに
よる場合では不十分な場合は、Ｏ2を添加することによ
り対応することができることは言うまでもない。
【００３０】次に、プラズマまたは液体溶剤処理により
レジスト３０３を除去した後、ホール内をdoped SiやＷ
などの導電性物質で埋め込み、ドライエッチングによる
エッチバックやＣＭＰ（Chemical Mechanical Polish）
により導電性プラグ３０５を形成する（図２（ａ））。
次に、この上にdoped SiやAlなどの導電性膜の成膜後、
写真製版及びレジストをマスクとしてエッチングするこ
とにより上部配線３０６を形成する（図２（ｂ））。こ
のように形成することによって、導電性プラグ３０５を
介して上部配線３０６とＳｉ基板３０１とを接続するこ
とができる。
レジスト３０３を除去した後、ホール内をdoped SiやＷ
などの導電性物質で埋め込み、ドライエッチングによる
エッチバックやＣＭＰ（Chemical Mechanical Polish）
により導電性プラグ３０５を形成する（図２（ａ））。
次に、この上にdoped SiやAlなどの導電性膜の成膜後、
写真製版及びレジストをマスクとしてエッチングするこ
とにより上部配線３０６を形成する（図２（ｂ））。こ
のように形成することによって、導電性プラグ３０５を
介して上部配線３０６とＳｉ基板３０１とを接続するこ
とができる。
【００３１】上記のように構成された実施の形態１の半
導体装置の製造方法は、コンタクトホール形成時のドラ
イエッチングを複数のステップに分割することによっ
て、必要なレジスト残膜を維持しつつ、良好な形状のコ
ンタクトホールを形成することができるため、コンタク
トホール寸法の拡大やレジストの荒れによる隣接パター
ンとのショートを防ぐことができる。また、このことは
アスペクト比の高い開口部においては特に顕著な効果を
有することとなる。
導体装置の製造方法は、コンタクトホール形成時のドラ
イエッチングを複数のステップに分割することによっ
て、必要なレジスト残膜を維持しつつ、良好な形状のコ
ンタクトホールを形成することができるため、コンタク
トホール寸法の拡大やレジストの荒れによる隣接パター
ンとのショートを防ぐことができる。また、このことは
アスペクト比の高い開口部においては特に顕著な効果を
有することとなる。
【００３２】また、上記実施の形態１においては、第１
ステップのエッチングはコンタクトをとる下地が露出す
る前に停止させる例にて説明したが、例えば第１ステッ
プのエッチングにおいて、レジスト膜厚が十分にある場
合には、コンタクトをとる下地が露出するまで第１ステ
ップでエッチングを行い、オーバーエッチング工程を第
２ステップのエッチングで行えば、上記実施の形態１と
同様の効果が得ることができる。
ステップのエッチングはコンタクトをとる下地が露出す
る前に停止させる例にて説明したが、例えば第１ステッ
プのエッチングにおいて、レジスト膜厚が十分にある場
合には、コンタクトをとる下地が露出するまで第１ステ
ップでエッチングを行い、オーバーエッチング工程を第
２ステップのエッチングで行えば、上記実施の形態１と
同様の効果が得ることができる。
【００３３】尚、上記実施の形態においてはシリコン酸
化膜のみにて形成される例を示したがこれに限られるこ
とはなく、シリコン酸化膜の途中にシリコン窒化膜が形
成されているような場合、シリコン窒化膜に到達した時
点にエッチングのレシピを変更し、シリコン窒化膜用の
エッチングステップを追加し、シリコン窒化膜を除去す
ると再びシリコン酸化膜のエッチングを行うようにすれ
ば、本発明を適用することができることはいうまでもな
い。
化膜のみにて形成される例を示したがこれに限られるこ
とはなく、シリコン酸化膜の途中にシリコン窒化膜が形
成されているような場合、シリコン窒化膜に到達した時
点にエッチングのレシピを変更し、シリコン窒化膜用の
エッチングステップを追加し、シリコン窒化膜を除去す
ると再びシリコン酸化膜のエッチングを行うようにすれ
ば、本発明を適用することができることはいうまでもな
い。
【００３４】また、上記実施の形態においてはＳｉ基板
上に層間絶縁膜として成膜されたシリコン酸化膜をエッ
チングして、コンタクトホールを形成する場合を示した
が、これに限られることはなく、下地がＳｉ基板以外の
場合、例えばdoped poly-SiやＷ、Ａｌ、ＴｉＮなどの
導電性のパターンの場合にも適用可能である。また、ス
トレージノード用の筒型形成などの場合にも同様に適用
することができることはいうまでもない。
上に層間絶縁膜として成膜されたシリコン酸化膜をエッ
チングして、コンタクトホールを形成する場合を示した
が、これに限られることはなく、下地がＳｉ基板以外の
場合、例えばdoped poly-SiやＷ、Ａｌ、ＴｉＮなどの
導電性のパターンの場合にも適用可能である。また、ス
トレージノード用の筒型形成などの場合にも同様に適用
することができることはいうまでもない。
【００３５】
【発明の効果】以上のように、この発明の請求項１によ
れば、半導体基板上のシリコン酸化膜上に、パターニン
グされたレジストを形成し、レジストをマスクとしてシ
リコン酸化膜に開口部をエッチングにて形成する工程に
おいて、エッチングガスに、エッチングを促進させるエ
ッチング促進ガスと、エッチングにおいてデポ特性を有
するデポガスとをそれぞれ添加して第１ステップのエッ
チングを行い、エッチングガスにエッチングを促進させ
るエッチング促進ガスを添加して第２ステップのエッチ
ングを行うので、他に影響を生じることなく確実に開口
を形成することができる半導体装置の製造方法を提供す
ることが可能となる。
れば、半導体基板上のシリコン酸化膜上に、パターニン
グされたレジストを形成し、レジストをマスクとしてシ
リコン酸化膜に開口部をエッチングにて形成する工程に
おいて、エッチングガスに、エッチングを促進させるエ
ッチング促進ガスと、エッチングにおいてデポ特性を有
するデポガスとをそれぞれ添加して第１ステップのエッ
チングを行い、エッチングガスにエッチングを促進させ
るエッチング促進ガスを添加して第２ステップのエッチ
ングを行うので、他に影響を生じることなく確実に開口
を形成することができる半導体装置の製造方法を提供す
ることが可能となる。
【００３６】また、この発明の請求項２によれば、請求
項１において、第２ステップのエッチングが、開口部の
エッチング形成におけるオーバーエッチングであるの
で、より一層確実に開口を形成することができる半導体
装置の製造方法を提供することが可能となる。
項１において、第２ステップのエッチングが、開口部の
エッチング形成におけるオーバーエッチングであるの
で、より一層確実に開口を形成することができる半導体
装置の製造方法を提供することが可能となる。
【００３７】また、この発明の請求項３によれば、請求
項１または請求項２において、第１ステップのエッチン
グにおいて、エッチング促進ガスとしてＯ2を、デポガ
スとしてＣＨ2Ｆ2またはＣＨＦ3をそれぞれ添加するの
で、レジストを荒らすことなく形成することができる半
導体装置の製造方法を提供することが可能となる。
項１または請求項２において、第１ステップのエッチン
グにおいて、エッチング促進ガスとしてＯ2を、デポガ
スとしてＣＨ2Ｆ2またはＣＨＦ3をそれぞれ添加するの
で、レジストを荒らすことなく形成することができる半
導体装置の製造方法を提供することが可能となる。
【００３８】また、この発明の請求項４によれば、請求
項１ないし請求項３のいずれかにおいて、第２ステップ
のエッチングにおいて、エッチング促進ガスとしてＣＯ
を添加するので、確実に開口を形成することができる半
導体装置の製造方法を提供することが可能となる。
項１ないし請求項３のいずれかにおいて、第２ステップ
のエッチングにおいて、エッチング促進ガスとしてＣＯ
を添加するので、確実に開口を形成することができる半
導体装置の製造方法を提供することが可能となる。
【００３９】また、この発明の請求項５によれば、請求
項４において、第２ステップのエッチングにおいて、エ
ッチング促進ガスとしてＯ2を添加するので、容易に開
口を形成することができる半導体装置の製造方法を提供
することが可能となる。
項４において、第２ステップのエッチングにおいて、エ
ッチング促進ガスとしてＯ2を添加するので、容易に開
口を形成することができる半導体装置の製造方法を提供
することが可能となる。
【図１】 この発明の実施の形態１による半導体装置の
製造方法を示す断面図である。
製造方法を示す断面図である。
【図２】 この発明の実施の形態１による半導体装置の
製造方法を示す断面図である。
製造方法を示す断面図である。
【図３】 この発明の実施の形態１による半導体装置の
製造方法を説明するための図である。
製造方法を説明するための図である。
【図４】 この発明の実施の形態１による半導体装置の
製造方法を説明するための図である。
製造方法を説明するための図である。
【図５】 この発明の実施の形態１による半導体装置の
製造方法を説明するための図である。
製造方法を説明するための図である。
【図６】 従来の半導体装置の製造方法を示す断面図で
ある。
ある。
【図７】 従来の半導体装置の製造方法を示す断面図で
ある。
ある。
１０１ Ｓｉ基板、１０２ Ｓｉ酸化膜、１０３ レジ
スト、１０４ コンタクトホール、３０１ Ｓｉ基板、
３０２ Ｓｉ酸化膜、３０３ レジスト、３０４ コン
タクトホール、３０５ 導電性プラグ、３０６ 上部配
線。
スト、１０４ コンタクトホール、３０１ Ｓｉ基板、
３０２ Ｓｉ酸化膜、３０３ レジスト、３０４ コン
タクトホール、３０５ 導電性プラグ、３０６ 上部配
線。
フロントページの続き Ｆターム(参考） 4M104 AA01 BB01 BB02 BB18 BB30 CC01 DD08 DD16 DD17 DD55 DD65 DD75 EE12 EE14 EE17 HH20 5F004 AA05 BA08 BA14 BA20 CA02 DA00 DA15 DA16 DA23 DA26 DB03 EA13 EA28 EB01 EB03 EB05 5F033 HH04 HH08 JJ04 JJ19 KK01 KK04 KK08 KK19 KK33 LL04 NN01 QQ08 QQ09 QQ10 QQ11 QQ15 QQ21 QQ31 QQ37 QQ48 QQ73 QQ76 RR04 RR06 SS11 SS25 SS27 TT02 WW10 XX04 XX31
Claims (5)
- 【請求項１】 半導体基板上のシリコン酸化膜上に、パ
ターニングされたレジストを形成し、上記レジストをマ
スクとして上記シリコン酸化膜に開口部をエッチングに
て形成する工程において、エッチングガスに、上記エッ
チングを促進させるエッチング促進ガスと、上記エッチ
ングにおいてデポ特性を有するデポガスとをそれぞれ添
加して第１ステップのエッチングを行う工程と、エッチ
ングガスに上記エッチングを促進させるエッチング促進
ガスを添加して第２ステップのエッチングを行う工程と
を備えたことを特徴とする半導体装置の製造方法。 - 【請求項２】 第２ステップのエッチングが、開口部の
エッチング形成におけるオーバーエッチング工程である
ことを特徴とする請求項１に記載の半導体装置の製造方
法。 - 【請求項３】 第１ステップのエッチングにおいて、エ
ッチング促進ガスとしてＯ2を、デポガスとしてＣＨ2Ｆ
2またはＣＨＦ3をそれぞれ添加することを特徴とする請
求項１または請求項２に記載の半導体装置の製造方法。 - 【請求項４】 第２ステップのエッチングにおいて、エ
ッチング促進ガスとしてＣＯを添加することを特徴とす
る請求項１ないし請求項３のいずれかに記載の半導体装
置の製造方法。 - 【請求項５】 第２ステップのエッチングにおいて、エ
ッチング促進ガスとしてＯ2を添加することを特徴とす
る請求項４に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000334045A JP2002141336A (ja) | 2000-11-01 | 2000-11-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000334045A JP2002141336A (ja) | 2000-11-01 | 2000-11-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002141336A true JP2002141336A (ja) | 2002-05-17 |
Family
ID=18810034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000334045A Pending JP2002141336A (ja) | 2000-11-01 | 2000-11-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002141336A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004327507A (ja) * | 2003-04-22 | 2004-11-18 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2006128245A (ja) * | 2004-10-27 | 2006-05-18 | Sony Corp | 絶縁膜の加工方法 |
| US7351665B2 (en) | 2005-03-28 | 2008-04-01 | Tokyo Electron Limited | Plasma etching method, plasma etching apparatus, control program, computer recording medium and recording medium having processing recipe recorded thereon |
| KR101098919B1 (ko) * | 2004-12-06 | 2011-12-27 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
| US8124542B2 (en) | 2007-09-07 | 2012-02-28 | Renesas Electronics Corporation | Method of fabricating semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150413A (ja) * | 1998-11-18 | 2000-05-30 | Nec Corp | 半導体デバイスのコンタクトホール形成方法 |
| JP2000235969A (ja) * | 1999-02-15 | 2000-08-29 | Sony Corp | 半導体装置の製造方法 |
-
2000
- 2000-11-01 JP JP2000334045A patent/JP2002141336A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150413A (ja) * | 1998-11-18 | 2000-05-30 | Nec Corp | 半導体デバイスのコンタクトホール形成方法 |
| JP2000235969A (ja) * | 1999-02-15 | 2000-08-29 | Sony Corp | 半導体装置の製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004327507A (ja) * | 2003-04-22 | 2004-11-18 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2006128245A (ja) * | 2004-10-27 | 2006-05-18 | Sony Corp | 絶縁膜の加工方法 |
| KR101098919B1 (ko) * | 2004-12-06 | 2011-12-27 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
| US7351665B2 (en) | 2005-03-28 | 2008-04-01 | Tokyo Electron Limited | Plasma etching method, plasma etching apparatus, control program, computer recording medium and recording medium having processing recipe recorded thereon |
| US8124542B2 (en) | 2007-09-07 | 2012-02-28 | Renesas Electronics Corporation | Method of fabricating semiconductor device |
| US8202802B2 (en) | 2007-09-07 | 2012-06-19 | Renesas Electronics Corporation | Method of fabricating semiconductor device |
| US8440575B2 (en) | 2007-09-07 | 2013-05-14 | Renesas Electronics Corporation | Method of fabricating semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5746884A (en) | Fluted via formation for superior metal step coverage | |
| JP4347637B2 (ja) | トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置 | |
| JP3571784B2 (ja) | 半導体装置の配線形成方法 | |
| JP2000183040A (ja) | 有機層間絶縁膜エッチング後のレジストアッシング方法 | |
| KR20010014608A (ko) | 반도체 장치의 제조 방법 | |
| JP2000150641A (ja) | 半導体装置の製造方法 | |
| KR100404479B1 (ko) | 듀얼 다마신 배선 형성방법 | |
| JP2002141336A (ja) | 半導体装置の製造方法 | |
| US7115518B2 (en) | Method for fabricating semiconductor device comprising forming holes in a multi-layer insulating film | |
| US6803307B1 (en) | Method of avoiding enlargement of top critical dimension in contact holes using spacers | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| US20020142605A1 (en) | Method for forming metal line of Al/Cu structure | |
| KR100400302B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2006032721A (ja) | 半導体装置の製造方法 | |
| KR100859254B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| US6558999B2 (en) | Method for forming a storage electrode on a semiconductor device | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| KR100881837B1 (ko) | 반도체 소자의 스토리지 노드 컨택 형성 방법 | |
| KR20010004803A (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100290231B1 (ko) | 반도체소자의콘택형성방법 | |
| JP2002026020A (ja) | 半導体装置の製造方法 | |
| KR100256801B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR0171990B1 (ko) | 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법 | |
| JP2000133711A (ja) | 半導体装置およびその製造方法 | |
| CN116113240A (zh) | 闪存存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070927 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080205 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101026 |