KR100404479B1 - 듀얼 다마신 배선 형성방법 - Google Patents

듀얼 다마신 배선 형성방법 Download PDF

Info

Publication number
KR100404479B1
KR100404479B1 KR10-2001-0035488A KR20010035488A KR100404479B1 KR 100404479 B1 KR100404479 B1 KR 100404479B1 KR 20010035488 A KR20010035488 A KR 20010035488A KR 100404479 B1 KR100404479 B1 KR 100404479B1
Authority
KR
South Korea
Prior art keywords
gas
etching
sccm
wiring
film
Prior art date
Application number
KR10-2001-0035488A
Other languages
English (en)
Other versions
KR20020096678A (ko
Inventor
박창우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0035488A priority Critical patent/KR100404479B1/ko
Priority to JP2002178606A priority patent/JP3585901B2/ja
Priority to US10/178,007 priority patent/US20030003717A1/en
Publication of KR20020096678A publication Critical patent/KR20020096678A/ko
Application granted granted Critical
Publication of KR100404479B1 publication Critical patent/KR100404479B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Abstract

본 발명은 듀얼 다마신 배선 형성방법에 관한 것으로, 특히 듀얼 다마신 공정을 적용한 배선 형성공정 중 반도체기판에 접속하는 비아홀을 형성한 후, 상층배선에 형성되는 배선홈 식각 시, 고압에서 단일 카본이 포함된 플루오르 가스를 사용하여 횡축으로 식각하여 배선홈을 형성함으로써, 상기 배선홈과 비아홀 경계지역에 폴리머가 잔류되는 것을 방지할 수 있으며, 그 결과 배선 프로파일이 향상되어 배선의 너비가 증가되는 것을 방지할 수 있는 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.

Description

듀얼 다마신 배선 형성방법{Method for forming the dual damascene line}
본 발명은 듀얼 다마신 배선 형성방법에 관한 것으로, 보다 상세하게는 듀얼 다마신 공정을 적용한 배선 형성공정 중 반도체기판에 접속하는 비아홀을 형성한 후, 상층배선이 형성되는 배선홈 식각 시, 고압에서 단일 카본이 포함된 플루오르 가스를 사용하여 횡축으로 식각하여 배선홈을 형성함으로써, 상기 배선홈과 비아홀 경계지역에 폴리머가 잔류되는 것을 방지하는 듀얼 다마신 배선 형성방법에 관한 것이다.
최근 반도체소자가 점차적으로 고집적화 됨에 따라 배선과 배선 사이의 고집적화가 진행됨에 따라 비아홀 뿐만 아니라 반도체 기판 상에 배선의 넓이에 관한 문제가 크게 대두되고 있다.
도 1a 내지 도 1d는 종래의 듀얼 다마신 배선 형성방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
도 1a에 도시된 바와 같이, 반도체기판(10) 상에 제1식각정지막(20), 제1층간절연막(30), 제2식각정지막(40) 및 제2층간절연막(50)을 순차적으로 적층된다. 이때, 제1층간절연막(30)과 제2층간절연막(50)은 실리콘산화막을 가지고 구성하였다.
그리고, 상기 제2층간절연막(50) 상부에 비아홀이 형성되도록 제1감광막(미도시함)을 패터닝한 후, 이를 마스크로 하여 제1식각정지막(20) 상부까지 식각하고, 세정공정을 실시함으로써 비아홀(70)이 형성되도록 한다.
그후, 도 1b에 도시된 바와 같이, 상기 제1감광막(미도시함)을 제거한 후, 비아홀(70)이 형성된 제2층간절연막(50) 상부에 배선홈이 형성되도록 제2감광막(80)을 패터닝한다.
다음에, 상기 제2식각정지막(40) 상부까지 식각하고, 세정공정을 실시함으로써 제2층간절연막(50) 내에 배선홈(90)이 형성된다.
그리고, 도 1c에 도시된 바와 같이, 상기 제2감광막(80)을 마스크로 하여 대기에 노출된 제1식각정지막(20)과 제2식각정지막(40)을 제거한 후, 제2감광막(80)을 제거한다.
계속하여, 도 1d에 도시된 바와 같이, 상기 비아홀(70)과 배선홈(90) 내부를 금속막(95)으로 매립하여 듀얼 다마신 배선을 형성한다.
그런데, 상기와 같은 종래의 듀얼 다마신 배선 형성방법을 이용하게 되면, 상기와 같이 배선홈 형성 시, 식각율이 동일한 층간절연막 내에 형성함으로써, 층간절연막을 제1층간절연막과 제2층간절연막으로 나누어 그 사이에 식각정지막인 질화막을 형성하여 배선홈 형성 식각공정을 실시해야하므로 배선 형성 공정의 단계가 복잡해지는 문제점이 있었다.
또한, 상기 식각정지막인 질화막은 유전율이 6∼7ε정도로 큼으로써 절연막의 유전상수 K가 낮은 절연막을 형성 할 수 없어 배선간의 커패시턴스가 증가되어 반도체소자의 전기적 특성이 저하되는 문제점이 있었다.
도 1a 내지 도 1d에 도시된 상기 종래기술의 문제점을 해결할 수 있는 듀얼 다마신 배선을 형성하는 또 다른 종래방법으로 도 2a 내지 도 2d에 도시된 단면도가 제시되었다.
도 2a 내지 도 2d는 다른 종래의 듀얼 다마신 배선 형성방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
도 2a에 도시된 바와 같이, 반도체기판(100) 상에 식각정지막(110)과 층간절연막(120)을 순차적으로 적층한 후, 제1감광막(미도시함)을 도포하여 비아홀이 형성되도록 패터닝한다.
이후, 상기 패터닝된 제1감광막(미도시함)을 마스크로 이용하여 식각정지막(110) 상부까지 식각하여 비아홀(130)을 형성한 후, 제1감광막(미도시함)을 제거하고 세정공정을 진행한다.
그리고, 도 2b에 도시된 바와 같이, 상기 비아홀(130)이 형성된 결과물 상에 반사방지막(140)을 적층한 후, 배선홈이 형성되도록 제2감광막(150)을 패터닝한다.
다음에, 상기 패터닝된 제2감광막(150)을 마스크로 CHF3와 CF4및 Ar 가스가 혼합된 혼합가스를 식각가스로 사용하여 대기에 노출된 반사방지막(140)을 제거한다.
이때, 상기 반사방지막(140) 제거 시, 상기 비아홀(130) 내부의 반사방지막(140)이 완전히 제거되지 않고 비아홀(130)의 측벽에 스페이서 형태로 반사방지막(미도시함)이 잔류된다.
이어서, 도 2c에 도시된 바와 같이, 상기 패터닝된 제2감광막(150)을 마스크로 100mT이하의 저압에서 C4F8가스와 O2및 Ar 가스가 혼합된 혼합가스를 식각가스로 사용하여 층간절연막 내에 배선홈(160)을 형성한다.
이때, 상기 다중 카본을 포함한 플루오르가스인 C4F8가스를 사용하여 배선홈(160) 식각 시, 상기 비아홀(130) 내부에 잔류된 반사방지막(미도시함)과 화학적 반응을 일으켜 비아홀(130) 개구부 양끝이 솟은 형태로 폴리머(170)가 형성된다.
계속하여, 도 2d에 도시된 바와 같이, 상기 제2감광막(150)과 반사방지막(140)을 제거한 후, 상기 비아홀(130)과 배선홈(160)이 형성된 층간절연막(120)을 마스크로 하여 식각정지막(110)을 식각한다.
이후, 상기 비아홀(130)과 배선홈(160) 내부를 금속막(180)으로 매립하여 듀얼 다마신 배선을 형성한다.
그러나, 상기와 같은 듀얼 다마신 배선을 형성하는 종래의 방법에서는, 반사방지막 제거 시, 상기 비아홀 내부의 반사방지막이 완전히 제거되지 않고 비아홀 양 내측벽에 스페이서 형태로 잔류되는 문제점이 있었다.
그 결과, 후속 배선홈 형성 식각공정 시, 다중 카본을 포함하고 있는 플루오르가스인 C4F8가스를 식각가스로 사용함으로써, 상기 비아홀 내부에 잔류된 반사방지막과 화학적 반응을 일으켜 비아홀 외곽 양끝이 솟은 형태의 폴리머를 형성하여 이 폴리머 제거공정을 더 추가하여 듀얼 다마신 배선 형성공정을 더 복잡하게 하는 문제점이 있었다.
또한, 상기 폴리머를 제거하기 위해 배선홈 형성 식각공정 시, O2가스의 유량을 증가시키면 배선의 너비가 증가되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 듀얼 다마신 공정을 적용한 배선 형성공정 중 반도체기판에 접속하는 비아홀을 형성한 후, 상층배선에 형성되는 배선홈 식각 시, 고압에서 단일 카본이 포함된 있는 플루오르 가스를 사용하여 횡축으로 식각하여 배선홈을 형성함으로써, 상기 배선홈과 비아홀 경계지역에 폴리머가 잔류되는 것을 방지할 수 있을 뿐만 아니라 비아홀 에지영역이 경사져 있어 후속 금속막 매립이 용이하여, 그 결과 배선 프로파일이 향상되어 배선의 너비가 증가되는 것을 방지하도록 하는 것이 목적이다.
도 1a 내지 도 1d는 종래의 듀얼 다마신 배선 형성방법을 설명하기 위해 순차적으로 나타낸 단면도이고,
도 2a 내지 도 2d는 종래의 또 다른 듀얼 다마신 배선 형성방법을 설명하기 위해 순차적으로 나타낸 단면도이며,
도 3a 내지 도 3d는 본 발명의 실시예에 따른 듀얼 다마신 배선 형성방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
200 : 반도체기판 210 : 식각정지막
220 : 층간절연막 230 : 비아홀
240 : 반사방지막 250 : 제2감광막
260 : 배선홈 270 : 금속막
상기 목적을 달성하기 위하여, 본 발명은 반도체기판 상에 식각정지막과 층간절연막을 순차적으로 적층한 후, 제1감광막을 도포하여 비아홀이 형성되도록 패터닝하여, 이를 마스크로 이용하여 식각정지막 상부까지 식각함으로써 비아홀을 형성하는 단계와; 상기 제1감광막을 제거하고 반사방지막을 적층한 후, 배선홈이 형성되도록 제2감광막을 패터닝하여, 이를 마스크로 건식식각하여 반사방지막을 제거하는 단계와; 상기 제2감광막을 마스크로 하여 혼합가스를 식각가스로 이용하여 층간절연막을 식각함으로써 배선홈을 형성하는 단계와; 상기 제2감광막과 반사방지막을 제거한 후, 상기 비아홀이 형성된 층간절연막을 마스크로 하여 식각정지막을 식각하고, 비아홀과 배선홈 내부를 금속막으로 매립하는 단계;를 포함하여 이루어진 것을 특징으로 하는 듀얼 다마신 배선 형성방법을 제공한다.
본 발명은 배선홈 식각 시, 고압에서 단일 카본이 포함된 플루오르 가스를 사용하여 횡축으로 식각하여 배선홈을 형성함으로써, 상기 배선홈과 비아홀 경계지역에 폴리머가 잔류되는 것을 방지하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 3a 내지 도 3d는 본 발명에 따른 듀얼 다마신 배선 형성방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
도 3a에 도시된 바와 같이, 반도체기판(200) 상에 식각정지막(210)과 층간절연막(220)을 순차적으로 적층한 후, 제1감광막(미도시함)을 도포하여 비아홀이 형성되도록 패터닝한다.
이때, 상기 식각정지막(210)은 실리콘 산화막으로 이루어진 층간절연막(220) 내에 후속 비아홀 식각 시, 하부 반도체기판(200)의 손실을 막기 위해 실리콘 산화막으로 이루어진 층간절연막(220)과 식각선택비가 우수한 질화막을 사용한다.
이후, 상기 패터닝된 제1감광막(미도시함)을 마스크로 이용하여 식각정지막(210) 상부까지 10∼100mT 정도의 압력에서 C4F8가스와 O2가스 및 Ar가스가 혼합된 혼합가스를 식각가스로 사용하여 건식식각하여 비아홀(230)을 형성한다.
상기 건식식각 시 사용되는 혼합가스는 C4F8가스를 10∼30sccm 정도, O2가스를 10∼40sccm 정도, Ar가스를 300∼500sccm 정도의 유량비로 혼합하여 사용한다.
이후, 상기 제1감광막(미도시함)을 제거한 후, NH4OH와, CH3COOH 및 H2O를 약 2 : 3 : 30의 비율로 혼합된 세정액을 사용하여 습식 세정공정을 진행한다.
또한, 상기 비아홀 식각은 두단계로 나누어 식각할 수도 있다.
우선, 제 1단계로 상기 패터닝된 제1감광막(미도시함)을 마스크로 하여 30∼50mT 정도의 압력에서 C4F8가스 10∼30sccm 정도, O2가스 10∼30sccm 정도, Ar가스를 350∼500sccm 정도의 유량으로 혼합된 혼합가스를 사용하여 층간절연막(220)을 식각하여 비아홀(230)을 형성한다.
그리고, 제 2단계로 상기 패터닝된 제1감광막(미도시함)을 마스크로 하여 10∼100mT 정도의 압력에서 CHF3가스 10∼50sccm 정도와, O2가스 10∼50sccm 정도 및 Ar가스를 200∼800sccm 정도의 유량으로 혼합한 혼합가스를 식각가스로 사용하여 한번 더 식각함으로써 프로파일이 우수한 비아홀(230)을 형성한다.
그리고, 도 3b에 도시된 바와 같이, 상기 비아홀(230)이 형성된 결과물 상에 반사방지막(240)을 적층한 후, 배선홈이 형성되도록 제2감광막(250)을 패터닝한다.
다음에, 상기 패터닝된 제2감광막(250)을 마스크로 하여 대기에 노출된 반사방지막(240)을 제거한다.
이때, 상기 반사방지막(240) 식각 시, 1000∼2000mT 범위의 압력에서 CHF3가스는 10∼100sccm 정도, CF4가스는 100∼200sccm 정도, Ar가스는 1000∼2000sccm 정도의 유량으로 혼합한 식각가스로 사용하여 식각한다.
이어서, 도 3c에 도시된 바와 같이, 상기 패터닝된 제2감광막(250)을 마스크로 500∼1500mT 범위의 고압에서 단일 카콘이 포함된 플루오르 가스인 CHF3가스와 CF4가스 및 Ar가스가 혼합된 혼합가스를 식각가스로 사용하여 층간절연막 내에 배선홈(260)을 형성한다.
이때, 상기 혼합가스는 CHF3가스를 10∼100sccm 정도, CF4가스를 100∼200sccm 정도, Ar가스를 1000∼2000sccm 정도의 유량으로 혼합하여 사용한다.
그럼으로, 상기 비아홀 개구부(230) 주변에 있어서, 식각가스에 포함되어 있는 다중 카본과 반사방지막이 화학결합하여 형성되는 폴리머의 생성을 방지한다.
계속하여, 도 3d에 도시된 바와 같이, 상기 제2감광막(250)과 반사방지막(240)을 제거한 후, 상기 비아홀(230)과 배선홈(260)이 형성된 층간절연막(220)을 마스크로 하여 식각정지막(210)을 식각한다.
이때, 상기 식각정지막(210) 식각 시, 10∼100mT 정도의 압력에서 CHF3가스 10∼50sccm 정도와, CF4가스 10∼50sccm 정도 및 Ar가스가 200∼800sccm 정도의 유량으로 혼합된 혼합가스를 식각가스로 사용하여 식각한다.
그리고, 상기 비아홀(230)과 배선홈(260) 내부를 금속막(280)으로 매립하여 듀얼 다마신 배선을 형성한다.
따라서, 상기한 바와 같이, 본 발명에 따른 듀얼 다마신 배선 형성방법을 이용하게 되면, 상층배선에 형성되는 배선홈 식각 시, 고압에서 단일 카본이 포함된 플루오르 가스를 사용하여 횡축으로 식각하여 배선홈을 형성함으로써, 상기 배선홈과 비아홀 경계지역에 폴리머가 잔류되는 것을 방지할 수 있을 뿐만 아니라 비아홀 에지영역이 경사져 있어 후속 금속막 매립 시, 용이하게 매립할 수 있다.
또한, 그 결과 배선 프로파일이 향상되어 배선의 너비가 증가되는 것을 방지할 수 있다.

Claims (14)

  1. 반도체기판 상에 식각정지막과 층간절연막을 순차적으로 적층한 후, 제1감광막을 도포하여 비아홀이 형성되도록 패터닝하여, 이를 마스크로 이용하여 식각정지막 상부까지 식각함으로써 비아홀을 형성하는 단계와;
    상기 제1감광막을 제거하고 반사방지막을 적층한 후, 배선홈이 형성되도록 제2감광막을 패터닝하여, 이를 마스크로 건식식각하여 반사방지막을 제거하는 단계와;
    상기 제2감광막을 마스크로 하여 CHF3가스와 CF4가스 및 Ar가스가 혼합된 혼합가스를 식각가스로 사용하여 층간절연막을 식각함으로써 배선홈을 형성하는 단계와;
    상기 제2감광막과 반사방지막을 제거한 후, 상기 비아홀이 형성된 층간절연막을 마스크로 하여 식각정지막을 식각하고, 비아홀과 배선홈 내부를 금속막으로 매립하는 단계;
    를 포함하여 이루어진 것을 특징으로 하는 듀얼 다마신 배선 형성방법.
  2. 제 1항에 있어서, 상기 비아홀 식각 시, 10∼100mT 정도의 압력에서 C4F8가스와 O2가스 및 Ar가스가 혼합된 혼합가스를 식각가스로 사용하여 식각하는 것을 특징으로 하는 듀얼 다마신 배선 형성방법.
  3. 제 2항에 있어서, 상기 혼합가스는 C4F8가스 10∼30sccm 정도와, O2가스 10∼40sccm 정도 및 Ar가스를 300∼500sccm 정도의 유량으로 혼합하여 식각가스로 사용하는 것을 특징으로 하는 듀얼 다마신 배선 형성방법.
  4. 제 1항에 있어서, 상기 배선홈 식각 시, 500∼1500mT 정도의 고압 분위기에서 식각하는 것을 특징으로 하는 듀얼 다마신 배선 형성방법.
  5. 제 4항에 있어서, 상기 혼합가스는 CHF3가스 10∼100sccm 정도와, CF4가스 100∼200sccm 정도 및 Ar가스를 1000∼2000sccm 정도의 유량으로 혼합하여 식각가스로 사용하는 것을 특징으로 하는 듀얼 다마신 배선 형성방법.
  6. 제 1항에 있어서, 상기 식각정지막 식각 시, 10∼100mT 정도의 압력에서 CHF3가스와 O2가스 및 Ar가스가 혼합된 혼합가스를 식각가스로 사용하여 식각하는것을 특징으로 하는 듀얼 다마신 배선 형성방법.
  7. 제 6항에 있어서, 상기 혼합가스는 CHF3가스 10∼50sccm 정도와, CF4가스 10∼50sccm 정도 및 Ar가스를 200∼800sccm 정도의 유량으로 혼합하여 식각가스로 사용하는 것을 특징으로 하는 듀얼 다마신 배선 형성방법.
  8. 제 1항에 있어서, 상기 반사방지막 식각 시, 1000∼2000mT 정도의 압력에서 CHF3가스와 CF4가스 및 Ar가스가 혼합된 혼합가스를 식각가스로 사용하여 식각하는 것을 특징으로 하는 듀얼 다마신 배선 형성방법.
  9. 제 8항에 있어서, 상기 혼합가스는 CHF3가스 10∼100sccm 정도와, CF4가스 150∼200sccm 정도 및 Ar가스를 1000∼2000sccm 정도의 유량으로 혼합하여 식각가스로 사용하는 것을 특징으로 하는 듀얼 다마신 배선 형성방법.
  10. 제 1항에 있어서, 상기 비아홀 식각 시, 두단계로 나누어 식각하는 하는 것을 특징으로 하는 듀얼 다마신 배선 형성방법.
  11. 제 10항에 있어서, 상기 비아홀 식각 시, 제 1단계로 30∼50mT 정도의 압력에서 C4F8가스와 O2가스 및 Ar가스가 혼합된 혼합가스를 식각가스로 사용하여 식각하는 것을 특징으로 하는 듀얼 다마신 배선 형성방법.
  12. 제 11항에 있어서, 상기 혼합가스는 C4F8가스 10∼30sccm 정도와, O2가스 10∼30sccm 정도 및 Ar가스를 350∼500sccm 정도의 유량으로 혼합하여 식각가스로 사용하는 것을 특징으로 하는 듀얼 다마신 배선 형성방법.
  13. 제 10항에 있어서, 상기 비아홀 식각 시, 제 2단계로 10∼100mT 정도의 압력에서 CHF3가스와 O2가스 및 Ar가스가 혼합된 혼합가스를 식각가스로 사용하여 식각하는 것을 특징으로 하는 듀얼 다마신 배선 형성방법.
  14. 제 13항에 있어서, 상기 혼합가스는 CHF3가스 10∼50sccm 정도와, O2가스 10∼50sccm 정도 및 Ar가스를 200∼800sccm 정도의 유량으로 혼합하여 식각가스로 사용하는 것을 특징으로 하는 듀얼 다마신 배선 형성방법.
KR10-2001-0035488A 2001-06-21 2001-06-21 듀얼 다마신 배선 형성방법 KR100404479B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0035488A KR100404479B1 (ko) 2001-06-21 2001-06-21 듀얼 다마신 배선 형성방법
JP2002178606A JP3585901B2 (ja) 2001-06-21 2002-06-19 デュアルダマシンの配線形成方法
US10/178,007 US20030003717A1 (en) 2001-06-21 2002-06-21 Method for forming a dual damascene line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0035488A KR100404479B1 (ko) 2001-06-21 2001-06-21 듀얼 다마신 배선 형성방법

Publications (2)

Publication Number Publication Date
KR20020096678A KR20020096678A (ko) 2002-12-31
KR100404479B1 true KR100404479B1 (ko) 2003-11-05

Family

ID=19711191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0035488A KR100404479B1 (ko) 2001-06-21 2001-06-21 듀얼 다마신 배선 형성방법

Country Status (3)

Country Link
US (1) US20030003717A1 (ko)
JP (1) JP3585901B2 (ko)
KR (1) KR100404479B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480369B1 (ko) * 2001-12-20 2005-04-06 동부아남반도체 주식회사 반도체 소자의 금속 배선 형성 방법
KR100593446B1 (ko) 2004-05-19 2006-06-28 삼성전자주식회사 유기성 플루오라이드 계열 완충 용액을 사용해서 반도체장치를 제조하는 방법들
KR100876532B1 (ko) * 2004-08-27 2008-12-31 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100613390B1 (ko) 2004-12-16 2006-08-17 동부일렉트로닉스 주식회사 금속 배선된 반도체 소자 및 반도체 소자 금속 배선 형성방법
US8791549B2 (en) * 2009-09-22 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside interconnect structure connected to TSVs
KR101636998B1 (ko) 2010-02-12 2016-07-08 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
US10381263B1 (en) * 2018-05-04 2019-08-13 International Business Machines Corporation Method of forming via contact with resistance control
US10373866B1 (en) 2018-05-04 2019-08-06 International Business Machines Corporation Method of forming metal insulator metal capacitor with extended capacitor plates
CN109494186B (zh) * 2018-11-22 2020-10-09 上海华力集成电路制造有限公司 利于填充的重新布线通孔锥形形貌的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065002A (ja) * 1996-08-23 1998-03-06 Oki Electric Ind Co Ltd コンタクトホール形成方法
KR19990048154A (ko) * 1997-12-08 1999-07-05 윤종용 다마신 비트라인을 구비하는 반도체장치 및 그 제조방법
KR20010004188A (ko) * 1999-06-28 2001-01-15 김영환 반도체소자의 듀얼대머선 형성방법
KR20010017903A (ko) * 1999-08-16 2001-03-05 윤종용 듀얼다마신 배선 형성방법
KR20010081436A (ko) * 2000-02-14 2001-08-29 윤종용 반도체 장치의 다마신 배선 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065002A (ja) * 1996-08-23 1998-03-06 Oki Electric Ind Co Ltd コンタクトホール形成方法
KR19990048154A (ko) * 1997-12-08 1999-07-05 윤종용 다마신 비트라인을 구비하는 반도체장치 및 그 제조방법
KR20010004188A (ko) * 1999-06-28 2001-01-15 김영환 반도체소자의 듀얼대머선 형성방법
KR20010017903A (ko) * 1999-08-16 2001-03-05 윤종용 듀얼다마신 배선 형성방법
KR20010081436A (ko) * 2000-02-14 2001-08-29 윤종용 반도체 장치의 다마신 배선 형성 방법

Also Published As

Publication number Publication date
KR20020096678A (ko) 2002-12-31
US20030003717A1 (en) 2003-01-02
JP3585901B2 (ja) 2004-11-10
JP2003031660A (ja) 2003-01-31

Similar Documents

Publication Publication Date Title
KR100768363B1 (ko) 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치
US20030100176A1 (en) Metal via contact of a semiconductor device and method for fabricating the same
KR0126801B1 (ko) 반도체 장치의 배선 형성방법
KR100404479B1 (ko) 듀얼 다마신 배선 형성방법
US7557038B2 (en) Method for fabricating self-aligned contact hole
US6399483B1 (en) Method for improving faceting effect in dual damascene process
TW200414425A (en) Manufacturing method of semiconductor device
KR100698998B1 (ko) 실리콘 함유 절연막을 갖는 반도체 장치의 제조 방법
JPH10116904A (ja) 半導体装置の製造方法
JP2000269192A (ja) ドライエッチング方法および半導体装置の製造方法
KR100289655B1 (ko) 반도체소자의금속배선형성방법
US7538037B2 (en) Method for manufacturing semiconductor device
JP2001118927A (ja) 半導体装置およびその製造方法
KR19990057932A (ko) 콘택홀 프로파일 개선을 위한 반도체 소자 제조 방법
KR100585082B1 (ko) 반도체 장치의 콘택홀 형성방법
KR0155801B1 (ko) 반도체 장치 다층배선 형성방법
KR100344770B1 (ko) 금속배선 형성 방법
KR100256801B1 (ko) 반도체 소자의 콘택홀 제조방법
JP2001223270A (ja) ビットラインの製造方法
KR20010047180A (ko) 반도체 장치의 콘택홀 형성방법
TW535255B (en) Method of preventing increase in top critical dimension of contact window with spacer
KR20030046932A (ko) 반도체 소자의 콘택홀 형성방법
KR100299380B1 (ko) 반도체소자의금속배선형성방법
KR100225945B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20090012443A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081006

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee