KR100344770B1 - 금속배선 형성 방법 - Google Patents

금속배선 형성 방법 Download PDF

Info

Publication number
KR100344770B1
KR100344770B1 KR1019990054086A KR19990054086A KR100344770B1 KR 100344770 B1 KR100344770 B1 KR 100344770B1 KR 1019990054086 A KR1019990054086 A KR 1019990054086A KR 19990054086 A KR19990054086 A KR 19990054086A KR 100344770 B1 KR100344770 B1 KR 100344770B1
Authority
KR
South Korea
Prior art keywords
layer
wiring
forming
etching
aluminum
Prior art date
Application number
KR1019990054086A
Other languages
English (en)
Other versions
KR20010053650A (ko
Inventor
신희철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990054086A priority Critical patent/KR100344770B1/ko
Publication of KR20010053650A publication Critical patent/KR20010053650A/ko
Application granted granted Critical
Publication of KR100344770B1 publication Critical patent/KR100344770B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속배선 형성방법에 관한 것으로서, 특히, 반도체장치의 금속배선을 형성하기 위하여 상부와 하부에 배리어층이 개재된 알루미늄층을 두단계로 나누어 패터닝할 때 일차 식각은 상부 배리어층과 일부 알루미늄층을 제거하고 이차 식각시 식각제에 폴리머형성이 용이한 가스로 CHF3를 첨가하여 나머지 알루미늄층과 하부 배리어층을 제거하므로서 전체적인 금속배선의 프로파일이 경사지도록 형성하여 금속배선의 하부 면적을 증가시켜 콘택부위의 얼라인먼트 마진을 증가시키고 콘택저항을 감소시키도록 한 반도체장치의 알루미늄배선 형성방법에 관한 것이다. 본 발명에 따른 금속배선 형성방법은 기판상에 절연층을 형성하는 단계와, 상기 절연층 위에 배리어금속층을 형성하는 단계와, 상기 배리어금속층 위에 알루미늄으로 배선층을 형성하는 단계와, 상기 배선층상에 아크 금속층을 형성하는 단계와, 상기 배선층을 일부 제거하여 잔류한 배선층으로 이루어진 단선용 제 1 트렌치를 형성하는 제 1 식각단계와, 상기 배선층과 반응하여 폴리머층을 형성할 수 있는 CHF3를 상기 배선층 식각제에 첨가하여 상기 제1 트렌치 하부의 상기 배선층과 상기 배리어금속층을 패터닝하여 식각 프로파일이 경사진 제 2 트렌치를 형성하여 상기 절연층의 소정 부위를 노출시키는 제 2 식각단계를 포함하여 이루어진다. 이때, 배리어금속층은 Ti/TiN으로 형성하고, 제 1 식각단계는 상기 식각제로 BCl3와 Cl2를 사용하는 비등방성식각으로 실시한다.

Description

금속배선 형성방법{Method of forming metal wires}
본 발명은 금속배선 형성방법에 관한 것으로서, 특히, 반도체장치의 금속배선을 형성하기 위하여 상부와 하부에 배리어층이 개재된 알루미늄층을 두단계로 나누어 패터닝할 때 일차 식각은 상부 배리어층과 일부 알루미늄층을 제거하고 이차 식각시 식각제에 폴리머형성이 용이한 가스로 CHF3를 첨가하여 나머지 알루미늄층과 하부 배리어층을 제거하므로서 전체적인 금속배선의 프로파일이 경사지도록 형성하여 금속배선의 하부 면적을 증가시켜 콘택부위의 얼라인먼트 마진을 증가시키고 콘택저항을 감소시키도록 한 반도체장치의 알루미늄배선 형성방법에 관한 것이다.
반도체장치의 소자간 전기적연결을 위한 배선으로 알루미늄 금속배선을 형성할 경우, 금속배선용 금속층의 건식식각은 주식각 가스로 BCl3, Cl2, SF6등을 사용한다. BCl3의 'B'는 일반적으로 폴리머를 잘 형성하므로 알루미늄 식각시 알루미늄 식각부위에 폴리머로 이루어진 측벽을 형성하고, SF6의 'F'는 배리어 금속을 제거하는 주식각제로 사용되고, Cl2는 알루미늄을 제거하기 위한 주식각제로 이용된다.
종래 기술에 의하여 형성되는 알루미늄 배선의 단면 프로파일(cross-sectional profile)은 반도체장치가 고집적화 됨에 따라, 특히, 0.25㎛이하의 미세 선폭을 갖는 배선을 형성할 때, 배선의 선폭 내지는 임계치수(critical dimension)에 비하여 배선간의 피치가 작고 또한 거의 수직형의 프로파일이 된다. 따라서, 금속배선의 전기적 특성과 콘택(contact) 또는 비아(via) 부위에서의 얼라인먼트 마진이 열악하다.
도 1a 내지 도 1b는 종래 기술에 따른 반도체장치의 알루미늄배선 형성방법을 도시한 공정단면도이다.
도 1a를 참조하면, 반도체기판인 실리콘기판(10)상에 소자(도시안함) 또는 하부배선(도시안함) 등이 형성된 하지층과의 층간절연을 위한 층간절연층(11)을 산화막 등으로 증착하여 형성한 다음, 하부 배리어(barrier)층(12,13)을 층간절연층(11)상에 스퍼터링(sputtering) 등으로 소정 두께로 차례로 증착하여 형성한다. 이때, 하부배리어층은 Ti층(12)과 TiN층(13)을 각각 1000Å의 두께를 갖도록 스퍼터링으로 증착하여 형성한다.
그리고, 하부배리어층(13) 상에 금속배선의 주재료인 금속층(14)을 알루미늄 등을역시 스퍼터링으로 증착하여 형성한다. 이때, 증착되는 금속층(14)의 두께는 일반적으로 하부배리어층(12,13) 보다 두껍게 형성하며, 이 경우, 그 두께는 8000Å으로 한다.
그 다음, 금속층(14) 상에 상부 배리어층(15)을 스퍼터링 등의 방법으로 소정의 두께로 TiN층(15)을 증착하여 형성한다. 이때, 증착 두께는 750Å으로 한다.
그리고, 상부배리어층(15) 상에 포토레지스트를 도포한 다음 금속배선 형성용 마스크를 사용한 노광 및 현상을 실시하여 식각될 부위를 노출시키는 포토레지스트패턴(16)을 상부배리어층(15) 상에 형성한다. 이때, 포토레지스트패턴의 형성 두께는 20000Å로 하며 선폭은 0.25㎛으로 한다.
도 1b를 참조하면, BCl3와 Cl2를 건식식각제로 이용하는 건식식각을 노출된 상부배리어층에 실시하여 포토레지스트패턴으로 보호되지 않는 부위의 상부배리어층을 제거한다. 따라서, 알루미늄으로 이루어진 금속층의 표면이 노출된다.
계속하여 동일한 식각제와 식각조건으로, 포토레지스트패턴과 잔류한 상부배리어층(150)을 식각마스크로 이용하여 노출된 알루미늄 금속층을 제거하여 하부배리어층의 표면을 노출시킨다. 따라서, 잔류한 알루미늄 금속층(140)을 금속배선의 주재료로 하는 배선 패턴이 형성된다.
그리고, 잔류한 포토레지스트패턴, 잔류한 상부배리어층(150) 및 잔류한 금속층(140)을 식각마스크로 이용하고 계속 BCl3와 Cl2를 식각가스로 사용하여 노출된 하부배리어층을 제거하여 잔류한 금속층(140) 하부에만 하부배리어층(130,120)을 잔류시킨다.
따라서, 잔류한 상부배리어층(150)/금속층(140)/하부배리어층(130,120)으로 이루어진 금속배선(150,140,130,120) 패턴이 완성된다. 이때, 포토레지스트패턴은 아직 상부배리어층(150)상에 잔류하며, 그 두께는 1000-5000Å으로 감소한다.
이와 같은 식각공정조건은 BCl360 sccm, Cl270 sccm, 파워 90 W, 압력 13mT, 공정시간 125''로 하여 일단계로 이루어진 식각공정으로 배선을 패터닝한다.
그리고, O2와 CF4를 사용하여 상부배리어층(150)상에 잔류한 포토레지스트패턴을 제거한다.
이때, CHF3를 포토레지스트패턴 제거용 식각제에 첨가하여 배선패턴의 노출된 알루미늄 금속층 측면에 측벽을 형성하여 알루미늄의 부식을 방지할 수 있다. 이는, 배선패턴 형성후 기판이 식각장치 외부로 반출될 때 염소, 산소 및 알루미늄의 결합이 발생하여 알루미늄 부식의 원인이 되기 때문이다.
CHF3는 알루미늄의 노출된 측면 부위의 염소기를 제거하는 동시에 폴리머를 형성하여 측벽을 이루는 보호막을 형성하는 작용을 한다(Al+CHF3→ AlxFy+ α).
또한, 배선패턴을 O2처리하여 CHF3와 Al의 반응물로 이루어진 측벽의 친수성을 향상시켜 후처리시 측벽의 제거를 용이하게 한다.
그러나 상술한 종래 기술에 따른 알루미늄배선 형성방법은 형성되는 금속배선의 선폭이 0.25㎛ 이하의 미세선폭을 가질 경우 배선의 프로파일이 수직형으로 형성되며배선간의 피치가 감소하여 콘택 또는 비아 연결부에서의 저항이 증가하고, 콘택홀 또는 비아홀과의 정렬마진이 감소하는 문제점이 있다.
따라서, 본 발명의 목적은 반도체장치의 금속배선을 형성하기 위하여 상부와 하부에 배리어층이 개재된 알루미늄층을 두단계로 나누어 패터닝할 때 일차 식각은 상부 배리어층과 일부 알루미늄층을 제거하고 이차 식각시 식각제에 폴리머형성이 용이한 가스로 CHF3를 첨가하여 나머지 알루미늄층과 하부 배리어층을 제거하므로서 전체적인 금속배선의 프로파일이 경사지도록 형성하여 금속배선의 하부 면적을 증가시켜 콘택부위의 얼라인먼트 마진을 증가시키고 콘택저항을 감소시키도록 한 반도체장치의 알루미늄배선 형성방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 금속배선 형성방법은 기판상에 절연층을 형성하는 단계와, 상기 절연층 위에 배리어금속층을 형성하는 단계와, 상기 배리어금속층 위에 알루미늄으로 배선층을 형성하는 단계와, 상기 배선층상에 아크 금속층을 형성하는 단계와, 상기 배선층을 일부 제거하여 잔류한 배선층으로 이루어진 단선용 제 1 트렌치를 형성하는 제 1 식각단계와, 상기 배선층과 반응하여 폴리머층을 형성할 수 있는 CHF3를 상기 배선층 식각제에 첨가하여 상기 제1 트렌치 하부의 상기 배선층과 상기 배리어금속층을 패터닝하여 식각 프로파일이 경사진 제 2 트렌치를 형성하여 상기 절연층의 소정 부위를 노출시키는 제 2 식각단계를 포함하여 이루어진다. 이때, 배리어금속층은 Ti/TiN으로 형성하며, 제 1 식각단계는 상기 식각제로 BCl3와 Cl2를 사용하는 비등방성식각으로 실시한다.
도 1a 내지 도 1b는 종래 기술에 따른 반도체장치의 알루미늄배선 형성방법을 도시한 공정단면도
도 2a 내지 도 2c 는 본 발명에 따른 반도체장치의 알루미늄배선 형성방법을 도시한 공정단면도
본 발명은 금속배선을 형성하기 위한 패터닝시 식각공정의 진행방법을 변경하여, 즉, 다단계로 나누어 실시하여, 경사진 프로파일을 갖는 배선을 형성하므로서 콘택 또는 배선연결부위의 저항을 감소시키고 콘택홀 또는 비아홀과의 정렬마진을 개선시킨다.
즉, 아크(arc) 금속층으로 TiN층을 750Å, 주배선층인 알루미늄층을 8000Å, 배리어금속층으로 TiN/Ti층을 각각 1000Å의 두께로 증착하여 형성한 다음, 이들을 식각가스를 변화시키는 다단계 식각으로 패터닝하여 금속배선 패턴의 측면 프로파일을 하단이 넓고 상단이 좁은 형태로 경사지게 형성한다.
이때, 배선패터닝용 주식각제에 CHF3를 첨가하게 되면, 알루미늄을 주배선재료로 이용하는 배선패터닝시 알루미늄 식각단계에서 BCl3와 Cl2로 이루어진 주식각가스에 CHF3를 첨가하여 알루미늄이 식각되는 순간 노출된 부위에 곧바로 측벽 보호막을 형성하도록 하여 형성되는 보호막이 식각마스크로 작용하게 되므로 식각되는 알루미늄 부위가 점점 감소하게 되어 최초 식각면 보다 나중에 식각되는 면이 감소하여 배선패턴의 상부 보다 하단의 넓이가 넓어지게 되어 경사진 프로파일을 갖는 배선패턴이 형성된다. 또한, 노출된 알루미늄 부위가 부식되는 것을 방지할 수 있는 효과도 있다.
즉, 붕소기는 노출된 알루미늄 측면에 불소기와 일부와 결합(BaFb)하여 증착되고,또한, 나머지 불소기는 알루미늄과 반응하여 AlxFy를 형성하여 역시 패터닝되는 알루미늄 측면에 증착된다. 게다가, CHF3는 알루미늄 측면에 잔류하는 염소기를 감소시키는 효과도 있다.
따라서, CHF3는 알루미늄 식각시에만 사용하고 식각 후 부식방지를 위하여 식각마스크로 이용되는 포토레지스트패턴 제거시에는 첨가할 필요도 없다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2c 는 본 발명에 따른 반도체장치의 알루미늄배선 형성방법을 도시한 공정단면도이다.
도 2a를 참조하면, 반도체기판인 실리콘기판(20)상에 소자(도시안함) 또는 하부배선(도시안함) 등이 형성된 하지층과의 층간절연을 위한 층간절연층(21)을 산화막 등으로 증착하여 형성한 다음, 배리어금속(barrier metal)층(22,23)을 층간절연층(21)상에 스퍼터링(sputtering) 등으로 소정 두께로 차례로 증착하여 형성한다. 이때, 하부배리어층은 Ti층(22)과 TiN층(23)을 각각 1000Å의 두께를 갖도록 스퍼터링으로 증착하여 형성한다.
그리고, 배리어금속층(23) 상에 금속배선의 주재료인 금속층(24)을 알루미늄 등을 역시 스퍼터링으로 증착하여 형성한다. 이때, 증착되는 금속층(24)의 두께는 일반적으로 배리어금속층(22,23) 보다 두껍게 형성하며, 이 경우, 그 두께는 8000Å으로 한다.
그 다음, 금속층(24) 상에 아크금속층(25)을 스퍼터링 등의 방법으로 소정의 두께로 TiN층(25)을 증착하여 형성한다. 이때, 증착 두께는 750Å으로 한다.
그리고, 아크금속층(25) 상에 포토레지스트를 도포한 다음 금속배선 형성용 마스크를 사용한 노광 및 현상을 실시하여 식각될 부위를 노출시키는 포토레지스트패턴(26)을 아크금속층(25) 상에 형성한다. 이때, 포토레지스트패턴의 형성 두께는 20000Å로 하며 선폭은 0.25㎛으로 한다.
도 2b를 참조하면, BCl3와 Cl2를 건식식각제로 이용하는 건식식각을 노출된 TiN으로 이루어진 아크금속층에 실시하여 포토레지스트패턴으로 보호되지 않는 부위의 상부배리어층을 제거한다. 따라서, 알루미늄으로 이루어진 금속층의 표면이 노출된다.
계속하여 동일한 식각제와 식각조건으로, 포토레지스트패턴(26)과 잔류한 아크금속층(250)을 식각마스크로 이용하여 노출된 알루미늄 금속층을 일부 제거한다. 이때, 식각조건은 BCl3와 Cl2의 유량을 각각 60과 70 sccm으로하고, 식각되는 알루미늄으로 이루어진 금속층의 두께는 2000-4000Å 정도로 한다.
이와 같이, 아크금속층과 금속층의 일부를 제거하여 트렌치를 형성하여 식각된 금속층의 측면 프로파일이 수직으로 형성하는 제 1 단계 식각을 완료한다. 제 1 단계 식각의 공정조건을 다시 말하면 BCl360 sccm, Cl270 sccm, 파워 90 W, 압력 13mT, 공정시간 40-60''로 하여 트렌치를 형성한다.
따라서, 잔류한 금속층(240)은 상부가 일부 제거되어 트렌치를 형성하고 하부는 그대로 잔류하게 된다.
도 2c를 참조하면, 포토레지스트패턴과 잔류한 아크금속층(250)을 계속 식각마스크로 이용하고 트렌치 형성으로 노출된 잔류한 금속층을 식각제로 BCl3와 Cl2의 유량을 각각 50과 60 sccm으로하고, 여기에 CHF3를 20 sccm으로 첨가하여 제 2 단계 식각을 진행한다.
이때, 식각진행은 전술한 바와 같이 CHF3의 첨가로 식각되는 금속층(241)의 측면에 폴리머(도시안함)를 축적시키므로 식각범위가 폴리머에 의하여 축소되므로 잔류하는 금속층(241)의 식각 프로파일이 경사지게 형성되며, 잔류한 금속층(241)이 금속배선의 패턴이 된다.
제 2 단계 식각을 동일한 조건으로 계속 진행하여 층간절연층(21)의 표면이 노출되도록 배리어금속층(230,220)을 식각한다.
제 2 단계 식각의 공정조건을 다시 말하면 BCl350 sccm, Cl260 sccm, CHF320 sccm, 파워 70 W, 압력 13mT, 공정시간 60-65''로 하여 트렌치를 형성한다.
따라서, 잔류한 알루미늄 금속층(241)을 금속배선의 주재료로 하는 금속배선패턴(250,241,230,220)이 완성된다. 또한, 이때, 노출되는 층간절연층(21)의 일부를 과도식각으로 제거하여 금속배선패턴간의 단선을 확보할 수 있다.
그리고, O2와 CF4를 사용하여 배리어금속층(250)상에 잔류한 포토레지스트패턴을 제거하여 알루미늄을 주재료로 하는 금속배선을 완성한다.
따라서, 본 발명은 알루미늄 등으로 이루어진 금속층 식각시 CHF3를 사용함에 따라 잔류하는 금속층의 노출부위에 즉시 측벽 형태의 보호막이 형성되고, 또한, 식각중 금속층 측면에 잔류하는 염소기를 제거하는 효과가 있으므로 금속층의 부식을 방지할 수 있으며, 상단이 좁고 하단이 넓은 경사진 프로파일을 갖는 금속배선을 형성하므로서 콘택 또는 배선연결부위의 저항을 감소시키고 콘택홀 또는 비아홀과의 정렬마진을 개선시키는 장점이 있다.

Claims (5)

  1. 기판상에 절연층을 형성하는 단계와,
    상기 절연층 위에 배리어금속층을 형성하는 단계와,
    상기 배리어금속층 위에 알루미늄으로 배선층을 형성하는 단계와,
    상기 배선층상에 아크 금속층을 형성하는 단계와,
    상기 배선층을 일부 제거하여 잔류한 배선층으로 이루어진 단선용 제 1 트렌치를 형성하는 제 1 식각단계와,
    상기 배선층과 반응하여 폴리머층을 형성할 수 있는 CHF3를 상기 배선층 식각제에 첨가하여 상기 제1 트렌치 하부의 상기 배선층과 상기 배리어금속층을 패터닝하여 식각 프로파일이 경사진 제 2 트렌치를 형성하여 상기 절연층의 소정 부위를 노출시키는 제 2 식각단계로 이루어진 금속배선 형성방법.
  2. 청구항 1에 있어서, 상기 제 1 식각단계는 상기 식각제로 BCl3와 Cl2를 사용하는 비등방성식각으로 실시하는 것이 특징인 알루미늄배선 형성방법.
  3. 삭제
  4. 청구항 1에 있어서, 상기 제 1 트렌치의 식각프로파일은 수직으로 형성하고 상기 제 2 트렌치의 식각프로파일은 상단이 넓고 하단이 좁은 형태로 경사지게 형성하는 것이 특징인 금속배선 형성방법.
  5. 청구항 1 에 있어서, 상기 배리어금속층은 Ti/TiN으로 형성하는 것이 특징인 금속배선 형성방법.
KR1019990054086A 1999-12-01 1999-12-01 금속배선 형성 방법 KR100344770B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990054086A KR100344770B1 (ko) 1999-12-01 1999-12-01 금속배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990054086A KR100344770B1 (ko) 1999-12-01 1999-12-01 금속배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20010053650A KR20010053650A (ko) 2001-07-02
KR100344770B1 true KR100344770B1 (ko) 2002-07-20

Family

ID=19622905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990054086A KR100344770B1 (ko) 1999-12-01 1999-12-01 금속배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100344770B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917823B1 (ko) 2007-12-28 2009-09-18 주식회사 동부하이텍 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR20010053650A (ko) 2001-07-02

Similar Documents

Publication Publication Date Title
KR100223507B1 (ko) 반도체 장치 제조 방법
JP3571784B2 (ja) 半導体装置の配線形成方法
KR100255663B1 (ko) 알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법
JP2000077625A5 (ko)
KR100294838B1 (ko) 콘택트구조의제조방법
KR100404479B1 (ko) 듀얼 다마신 배선 형성방법
US6514873B1 (en) Method for fabricating semiconductor device
KR100344770B1 (ko) 금속배선 형성 방법
KR100289655B1 (ko) 반도체소자의금속배선형성방법
KR100315039B1 (ko) 반도체 소자의 금속배선 형성방법
KR100451492B1 (ko) 반도체소자의콘택홀형성방법
KR100281129B1 (ko) 배선 형성 방법
KR100221585B1 (ko) 반도체 소자의 비아홀 형성방법
KR100507869B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100395907B1 (ko) 반도체소자의 배선 형성방법
KR100777365B1 (ko) 금속배선 형성 방법
KR100299380B1 (ko) 반도체소자의금속배선형성방법
KR100431746B1 (ko) 펀치 발생을 억제할 수 있는 반도체소자 제조방법
KR19980025508A (ko) 반도체 소자의 콘택홀 형성 방법
KR20010048081A (ko) 알루미늄배선 형성방법
KR20000045339A (ko) 반도체소자의 비트라인 형성방법
KR20000003119A (ko) 반도체 소자의 금속배선 형성방법
KR20010011653A (ko) 반도체장치의 식각방법
KR20040001478A (ko) 금속 배선 형성 방법
JPH08316310A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee