KR19980025508A - 반도체 소자의 콘택홀 형성 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 질화막과 산화막이 적층된 반도체 소자에서 금속배선을 하부층에 콘택하기 위해 콘택홀을 형성할 때 콘택홀 저부에 있는 산화막 및 질화막을 같은 식각 조건에서 함께 식각하여 콘택홀을 형성하는 방법에 관한 것이다.

Description

반도체 소자의 콘택홀 형성방법

본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 특히 반도체 기판 상부에 질화막과 산화막이 적층된 구조에서 금속배선을 하부층에 콘택하기 위해 콘택홀을 형성하는 공정에서 콘택홀 저부에 있는 산화막 및 질화막을 함께 식각할 수 있도록 하는 콘택홀 형성방법에 관한 것이다.

종래의 금속 배선을 하부층에 콘택하기 위해 콘택홀을 형성하는 공정에서 산화막만을 식각하는 방법만이 있고, 산화막과 질화막을 함께 식각하는 방법이 없었다. 이러한 이유는 지금까지는 금속 배선 콘택을 형성하기 위해 식각해야 할 절연막이 주로 산화막으로 이루어졌기 때문이다.

그러나 비트라인 콘택홀 또는 저장전극 콘택홀을 형성할 때에는 산화막과 질화막을 식각하는 방법이 대두 되었다.

그러나, 종래의 기술로 산화막과 질화막을 식각하기 위해서 식각하는 기체가 다르며 공정이 복잡하다는 문제점이 있다.

본 발명은 상기한 문제점을 해소하기 위하여 산화막과 질화막을 동시에 식각할 수 있도록 하는 콘택홀 형성 방법을 제공하는데 그 목적이 있다.

*도면의 주요 부분에 대한 부호의 설명*

1:감광막 패턴2:산화막

3:질화막4:반도체 기판

5:폴리머6:콘택홀

상기한 목적을 달성하기 위한 본 발명은 반도체 기판 상부에 실리콘 질화막과 실리콘 산화막을 적층된 구조 상부에 콘택 마스크용 감광막 패턴을 형성하는 단계와,

노출된 실리콘 산화막을 C2F6 또는 C3F8의 식각 개스를 이용하여 식각하는 단계와,

콘택지역의 홈 저부에는 발생되는 폴리머와 감광막 패턴을 제거하는 단계와,

상기 산화막을 마스크로 이용하여 콘택지역의 노출된 질화막을 C2F6 또는 C3F8에 O2를 소량 첨가한 혼합개스를 이용한 식각으로 콘택홀을 형성하는 단계를 포함하는 반도체 소자의 콘택홀 형성방법이다.

즉, 본 발명은 산화막과 질화막이 동시에 있는 경우에는 산화막과 산화막 하부에 있는 질화막을 식각하기 위해 본 발명의 실시예는 산화막 식각→폴리머 및 감광막 제거→질화막 식각→폴리머 식각하는 공정 순서로 진행한다.

상기 실시예에서 질화막을 식각하는 방법의 하나로 산화막을 식각 기체 예를들어 C2F6 또는 C3F8에 O2를 소량 첨가하는 방법이다.

상기 실시예에서 질화막을 식각하기 위한 공정에서 이미 질화막을 식각하는 단계 이전에 이미 폴리머 및 감광막이 제거되면 상화막이 노출됨으로서 산화막으로부터의 O2의 공급이 가능하므로 C2F6 기체만을 사용하여도 질화막 및 질화막 하부의 산화막을 식각하는 것이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다.

도 1 내지 도 4는 본 발명의 실시예에 의해 질화막과 산화막이 적층된 지역에서 콘택홀을 형성하는 단계를 도시한 단면도이다.

도 1은 반도체 기판(4) 상부에 실리콘 질화막(3)과 실리콘 산화막(2)이 적층하고, 그 상부에 콘택 마스크용 감광막 패턴(1)을 형성한 단면도이다.

도 2는 상기 감광막 패턴(1)을 마스크로 이용하여 노출된 실리콘 산화막(2)을 예를들어 C2F6 또는 C3F8의 식각 개스를 이용하여 식각한 것을 도시한 단면도로서, 이대 콘택지역의 홈 저부에는 폴리머(5)가 발생된다.

도 3은 상기 폴리머(5)와 감광막 패턴(1)을 바이어스 전력이 500W 이하에서 O2를 첨가한 건식식각으로 제거한 단면도이다.

제4도는 상기 산화막()을 마스크로 이용하여 콘택지역의 질화막(3)을 식각하여 콘택홀(6)을 형성한 단면도이다.

참고로, 상기 질화막(3)을 식각하는 개스는 산화막 식각 기체 예를들어 C2F6 또는 C3F8에 O2를 5~30sccm 정도로 소량 첨가한 혼합개스를 이용하거나 노출된 산화막(2)으로 부터 O2의 공급이 가능하므로 산화막 식각 기체인 C2F6 또는 C3F8만을 이용할 수 있다.

그리고, 상기한 바와같이 산화막 및 질화막을 식각하였을 경우에 상부의 산화막이 식각되므로 식각 과정에서 발생하는 산화막의 손실을 예상하여 산화막 두께를 증착시 두껍게 형성한다.

특히 산화막 하부에 질화막 또는 실리콘 화합물을 식각할 경우에 식각 속도를 증가하기 위해 O2를 소량 첨가하는 단순한 공정 단계를 추가하는 단순한 방법을 사용할 수 있다.

본 발명에 의하면 산화막 식각 및 질화막 식각은 식각기체 및 식각 조건으로 식각이 가능하여 공정이 단순하고 기존 산화막 식각 공정과 연계가 가능하다는 장점이 있다.

또한, 산화막 하부에 질화막뿐만 아니라 실리콘 또는 실리콘 화합물인 층이 있더라고 산화막 식각공정 다음에 폴리머 및 감광막을 제거하는 단계를 추가하면 식각이 가능하기 때문에 다양한 식각 공정에 적용이 가능하다.

Claims (5)

1. 반도체 소자 제조방법에 있어서,

   반도체 기판 상부에 실리콘 질화막과 실리콘 산화막을 적층된 구조 상부에 콘택 마스크용 감광막 패턴을 형성하는 단계와,

   노출된 실리콘 산화막을 C2F6 또는 C3F8의 식각 개스를 이용하여 식각하는 단계와,

   콘택지역의 홈 저부에는 발생되는 폴리머와 감광막 패턴을 제거하는 단계와,

   상기 산화막을 마스크로 이용하여 콘택지역의 노출된 질화막을 C2F6 또는 C3F8에 O2를 소량 첨가한 혼합개스를 이용한 식각으로 콘택홀을 형성하는 단계를 포함하는 반도체 소자의 콘택홀 형성방법.
2. 제1항에 있어서,

   상기 노출된 질화막을 식각할때 C2F6 또는 C3F8 개스만 이용하고 노출된 산화막으로부터 공급되는 O2를 이용하여 식각 공정을 진행하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
3. 상기 제1항 또는 제2항에 있어서, 상기 산화막을 식각하는 조건과 상기 질화막을 식각하는 조건이 동일한 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
4. 상기 제1항에 있어서, 상기 질화막을 식각할때 첨가하는 O2는 5~30sccm 정도인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
5. 상기 제1항에 있어서, 상기 폴리머 및 감광막 패턴은 바이어스 전력이 500W 이하에서 O2를 첨가한 건식식각으로 제거하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.