KR100249384B1 - 접촉홀 형성방법 - Google Patents

접촉홀 형성방법 Download PDF

Info

Publication number
KR100249384B1
KR100249384B1 KR1019970058973A KR19970058973A KR100249384B1 KR 100249384 B1 KR100249384 B1 KR 100249384B1 KR 1019970058973 A KR1019970058973 A KR 1019970058973A KR 19970058973 A KR19970058973 A KR 19970058973A KR 100249384 B1 KR100249384 B1 KR 100249384B1
Authority
KR
South Korea
Prior art keywords
buffer layer
etching
contact hole
photoresist pattern
insulating layer
Prior art date
Application number
KR1019970058973A
Other languages
English (en)
Other versions
KR19990039031A (ko
Inventor
박재현
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970058973A priority Critical patent/KR100249384B1/ko
Publication of KR19990039031A publication Critical patent/KR19990039031A/ko
Application granted granted Critical
Publication of KR100249384B1 publication Critical patent/KR100249384B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 접촉홀 형성방법에 관한 것으로서 기판 상에 절연층 및 식각버퍼층을 순차적으로 형성하는 공정과, 상기 식각버퍼층 상에 소정 부분을 노출시키는 포토레지스트 패턴을 형성하는 공정과, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 식각버퍼층 및 절연층을 순차적으로 제거하여 상기 기판의 소정 부분을 노출시킨는 접촉홀을 형성하는 공정과, 상기 식각버퍼층 상에 잔류하는 상기 포토레지스트 패턴을 제거하는 공정을 구비한다. 따라서, 접촉홀 형성시 포토레지스트 패턴의 측면도 침식되어도 식각방지층이 마스크로 사용되어 절연층을 식각하므로 접촉홀의 크기가 증가되는 것을 방지할 수 있으며, 또한, 포토레지스트에 포함된 감광물질이 절연층으로 확산되지 않도록하므로 식각버퍼층과 접촉되는 계면 부분에도 노광되어 현상시 스컴의 발생을 방지할 수 있다.

Description

접촉홀 형성방법
본 발명은 반도체장치의 접촉홀 형성방법에 관한 것으로서, 특히, 버퍼층을 사용하여 미세한 크기를 갖도록 형성하여 소자의 집적도를 향상시킬 수 있는 접촉홀 형성방법에 관한 것이다.
도 1a 내지 도 1c는 종래 기술에 따른 접촉홀 형성방법을 도시하는 공정도이다.
도 1a를 참조하면, 기판(11) 상에 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 산화실리콘을 증착하여 절연층(13)을 형성한다. 상기에서 기판(11)은 불순물영역이 확산된 반도체기판이거나, 또는, 하부 배선층일 수도 있다.
도 1b를 참조하면, 절연층(13) 상에 포토레지스트를 도포한다. 그리고, 포토레지스트를 노광하고 현상하여 절연층(13)의 소정 부분을 노출시키는 포토레지스트 패턴(15)을 형성한다. 이 때, 절연층(13)의 노출된 부분은 반도체기판의 불순물영역, 또는, 하부 배선층과 대응한다.
도 1c를 참조하면, 포토레지스트 패턴(15)을 마스크로 사용하여 절연층(13)의 노출된 부분을 플라즈마 식각 또는 반응성 이온식각 등의 이방성 식각방법으로 제거하여 기판(11)을 노출시키는 접촉홀(17)을 형성한다. 그리고, 절연층(13) 상의 포토레지스트 패턴(15)을 제거한다.
그러나, 상술한 종래 기술에 따른 접촉홀 형성방법은 절연층의 노출된 부분을 이방성 식각방법으로 제거할 때 마스크로 사용되는 포토레지스트 패턴의 측면도 침식되는 데, 특히, 절연층과 접촉되는 포토레지스트 패턴의 하부가 침식되면 접촉홀을 미세하게 형성하기 어려운 문제점이 있었다. 또한, 포토레지스트에 포함된 감광물질이 절연층으로 확산되므로 절연층과 계면 부분에는 노광되지 않으므로 현상하여도 제거되지 않고 스컴(scum)이 발생되는 문제점이 있었다.
따라서, 본 발명의 목적은 포토레지스트 패턴의 측면이 부식되어도 미세한 크기를 접촉홀을 형성할 수 있는 방법을 제공함에 있다.
본 발명의 다른 목적은 스컴을 방지할 수 있는 접촉홀 형성방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 접촉홀 형성방법은 기판 상에 절연층 및 식각버퍼층을 순차적으로 형성하는 공정과, 상기 식각버퍼층 상에 소정 부분을 노출시키는 포토레지스트 패턴을 형성하는 공정과, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 식각버퍼층 및 절연층을 순차적으로 제거하여 상기 기판의 소정 부분을 노출시킨는 접촉홀을 형성하는 공정과, 상기 식각버퍼층 상에 잔류하는 상기 포토레지스트 패턴을 제거하는 공정을 구비한다.
도 1a 내지 도 1c는 종래 기술에 따른 접촉홀 형성방법을 도시하는 공정도
도 2a 내지 도 2c는 본 발명에 따른 접촉홀 형성방법을 도시하는 공정도
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2c는 본 발명에 따른 접촉홀 형성방법을 도시하는 공정도이다.
도 2a를 참조하면, 기판(21) 상에 CVD 방법으로 산화실리콘을 증착하여 절연층(23)을 형성하고, 이 절연층(23) 상에 이 절연층(23)을 형성하는 산화실리콘과 식각선택비가 다른 물질을 증착하여 식각버퍼층(25)을 형성한다. 식각버퍼층(25)은 불순물이 도핑되지 않은 다결정실리콘 또는 질화실리콘 등의 절연물질이나, 또는, 알루미늄 등의 도전물질로 200∼1000Å 정도의 두께로 형성할 수 있다. 상기에서 기판(21)은 불순물영역이 확산된 반도체기판이거나, 또는, 하부 배선층일 수도 있다.
도 2b를 참조하면, 식각버퍼층(25) 상에 포토레지스트를 도포한다. 그리고, 포토레지스트를 노광하고 현상하여 식각버퍼층(25)의 소정 부분을 노출시키는 포토레지스트 패턴(27)을 형성한다. 이 때, 식각버퍼층(25)의 노출된 부분은 반도체기판의 불순물영역, 또는, 하부 배선층과 대응한다. 상기에서 식각버퍼층(25)은 포토레지스트 내의 감광물질이 절연층(23)과 반응하는 것을 방지한다. 그러므로, 포토레지스트의 노광된 부분은 완전히 노광되어 현상시 스컴을 방지할 수 있다.
도 2c를 참조하면, 포토레지스트 패턴(27)을 마스크로 사용하여 식각버퍼층(25)과 절연층(23)의 노출된 부분을 기판(21)을 노출시키는 접촉홀(29)을 형성한다.상기에서 식각버퍼층(25) 및 절연층(23)의 노출된 부분은 플라즈마 식각 또는 반응성 이온식각 등의 이방성 식각방법으로 연속적으로 식각하여 제거하는 데, 식각버퍼층(25)이 다결정실리콘으로 형성되었다면 Cl2, HBr 등의 반응가스로, 절연층(23)은 CHF3, CF4등의 반응 가스를 사용한다.
이 때, 포토레지스트 패턴(27)의 측면이 침식되는 데, 식각버퍼층(25)이 얇은 두께를 가지므로 식각하는 동안에는 침식되는 정도가 크지 않게된다. 그러므로, 절연층(23)을 식각하는 동안 식각버퍼층(25)과 접촉되는 하부까지 포토레지스트 패턴(27)의 측면이 침식되어도 식각버퍼층(25)이 마스크 역할을하여 접촉홀(29)의 크기가 증가되는 것을 방지한다.
그리고, 식각버퍼층(25) 상에 잔류하는 포토레지스트 패턴(27)을 제거한다.
상술한 바와 같이 본 발명은 접촉홀이 형성될 절연층 상에 이 절연층과 식각선택비가 다른 물질을 증착하여 식각버퍼층을 형성하고, 이 식각버퍼층 상에 포토레지스트 패턴을 형성한 후 이 포토레지스트 패턴을 마스크로 사용하여 기판이 노출되도록 식각버퍼층 및 절연층을 순차적으로 제거하여 접촉홀을 형성한다. 상기에서 식각버퍼층은 포토레지스트 내에 함유된 감광 물질이 절연층으로 확산되는 것을 방지하고, 또한, 접촉홀 형성시 절연층의 마스크로 사용된다.
따라서, 본 발명은 접촉홀 형성시 포토레지스트 패턴의 측면도 침식되어도 식각방지층이 마스크로 사용되어 절연층을 식각하므로 접촉홀의 크기가 증가되는 것을 방지할 수 있다. 또한, 포토레지스트에 포함된 감광물질이 절연층으로 확산되지 않도록하므로 식각버퍼층과 접촉되는 계면 부분에도 노광되어 현상시 스컴의 발생을 방지할 수 있다.

Claims (6)

  1. 기판 상에 절연층 및 식각버퍼층을 순차적으로 형성하는 공정과,
    상기 식각버퍼층 상에 소정 부분을 노출시키는 포토레지스트 패턴을 형성하는 공정과,
    상기 포토레지스트 패턴을 마스크로 사용하여 상기 식각버퍼층 및 절연층을 순차적으로 제거하여 상기 기판의 소정 부분을 노출시킨는 접촉홀을 형성하는 공정과,
    상기 식각버퍼층 상에 잔류하는 상기 포토레지스트 패턴을 제거하는 공정을 구비하는 접촉홀 형성방법.
  2. 청구항 1에 있어서 상기 식각버퍼층을 상기 절연층과 식각선택비가 다른 물질로 형성하는 접촉홀 형성방법.
  3. 청구항 2에 있어서 상기 식각버퍼층을 200∼1000Å의 두께로 형성하는 접촉홀 형성방법.
  4. 청구항 3에 있어서 상기 식각버퍼층을 불순물이 도핑되지 않은 다결정실리콘 또는 질화실리콘의 절연물질로 형성하는 접촉홀 형성방법.
  5. 청구항 4에 있어서
    상기 식각버퍼층을 Cl2, HBr의 반응가스를 사용하여 플라즈마 식각 방법 또는 반응성 이온식각 방법으로 이방성 식각하는 접촉홀 형성방법.
  6. 청구항 3에 있어서 상기 식각버퍼층을 상기 식각버퍼층을 알루미늄으로 형성하는 접촉홀 형성방법.
KR1019970058973A 1997-11-10 1997-11-10 접촉홀 형성방법 KR100249384B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970058973A KR100249384B1 (ko) 1997-11-10 1997-11-10 접촉홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970058973A KR100249384B1 (ko) 1997-11-10 1997-11-10 접촉홀 형성방법

Publications (2)

Publication Number Publication Date
KR19990039031A KR19990039031A (ko) 1999-06-05
KR100249384B1 true KR100249384B1 (ko) 2000-03-15

Family

ID=19524437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970058973A KR100249384B1 (ko) 1997-11-10 1997-11-10 접촉홀 형성방법

Country Status (1)

Country Link
KR (1) KR100249384B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102078161B1 (ko) * 2013-09-30 2020-02-17 엘지디스플레이 주식회사 평판 표시장치용 미세 패턴 인쇄판 제조 방법

Also Published As

Publication number Publication date
KR19990039031A (ko) 1999-06-05

Similar Documents

Publication Publication Date Title
US5895740A (en) Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
CN1385889A (zh) 下埋式微细金属连线的制造方法
US5994779A (en) Semiconductor fabrication employing a spacer metallization technique
KR100425856B1 (ko) 피식각막식각방법
JPH04318937A (ja) 半導体装置およびその製造方法
KR100249384B1 (ko) 접촉홀 형성방법
US6171940B1 (en) Method for fabricating semiconductor devices having small dimension gate structures
JP2690860B2 (ja) 半導体物質の非等方性エッチング方法
US7078160B2 (en) Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector
KR100196226B1 (ko) 반도체장치의 접촉 홀 형성방법
US20010051386A1 (en) Method of manufacturing a semiconductor device
KR0139072B1 (ko) 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법
KR100221606B1 (ko) 반도체장치의 배선들의 접촉 방법
KR20010060984A (ko) 반도체 장치의 콘택홀 형성방법
KR100223265B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100257062B1 (ko) 플러그 형성방법
KR100223869B1 (ko) 반도체 소자의 제조 방법
KR100289656B1 (ko) 반도체 소자의 제조방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100458087B1 (ko) 반도체장치제조방법
KR0141172B1 (ko) 금속배선 형성방법
KR100306905B1 (ko) 접촉홀형성방법
KR20000066846A (ko) 접촉홀 형성방법
KR100221625B1 (ko) 도선의 형성 방법
JPH07135198A (ja) エッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee