JPH04318937A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04318937A JPH04318937A JP3085487A JP8548791A JPH04318937A JP H04318937 A JPH04318937 A JP H04318937A JP 3085487 A JP3085487 A JP 3085487A JP 8548791 A JP8548791 A JP 8548791A JP H04318937 A JPH04318937 A JP H04318937A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- layer
- semiconductor substrate
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 238000005530 etching Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims description 9
- 238000013459 approach Methods 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 72
- 229920005591 polysilicon Polymers 0.000 abstract description 72
- 239000012535 impurity Substances 0.000 abstract description 25
- 238000001020 plasma etching Methods 0.000 abstract description 24
- 150000002500 ions Chemical class 0.000 abstract description 15
- 239000010408 film Substances 0.000 description 176
- 230000001681 protective effect Effects 0.000 description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000007795 chemical reaction product Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000002860 competitive effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910008814 WSi2 Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/161—Tapered edges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置およびそ
の製造方法に関し、特に、サイドウォール絶縁膜を有す
る半導体装置およびその製造方法に関する。
の製造方法に関し、特に、サイドウォール絶縁膜を有す
る半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】従来、たとえばＭＯＳトランジスタにお
いて、ゲート電極の側壁部分に絶縁のために形成される
サイドウォール絶縁膜が知られている。このサイドウォ
ール絶縁膜は、通常プラズマエッチングを用いて異方的
にエッチングすることにより形成される。
いて、ゲート電極の側壁部分に絶縁のために形成される
サイドウォール絶縁膜が知られている。このサイドウォ
ール絶縁膜は、通常プラズマエッチングを用いて異方的
にエッチングすることにより形成される。
【０００３】図１７ないし図２７は、従来のサイドウォ
ール絶縁膜を有する半導体装置（ＭＯＳトランジスタ）
の製造プロセスを説明するための断面図である。図１７
ないし図２７を参照して、次に半導体装置の製造プロセ
スについて説明する。
ール絶縁膜を有する半導体装置（ＭＯＳトランジスタ）
の製造プロセスを説明するための断面図である。図１７
ないし図２７を参照して、次に半導体装置の製造プロセ
スについて説明する。
【０００４】まず、図１７に示すように、半導体基板１
１上にシリコン酸化膜からなるゲート絶縁膜１２を形成
する。ＣＶＤ法によりポリシリコン膜１３を形成した後
、シリコン酸化膜からなる絶縁膜１４を形成する。絶縁
膜１４上の所定領域に、レジスト１５を形成する。
１上にシリコン酸化膜からなるゲート絶縁膜１２を形成
する。ＣＶＤ法によりポリシリコン膜１３を形成した後
、シリコン酸化膜からなる絶縁膜１４を形成する。絶縁
膜１４上の所定領域に、レジスト１５を形成する。
【０００５】次に、図１８に示すように、レジスト１５
をマスクとして、絶縁膜１４およびポリシリコン膜１３
を異方性エッチングする。ここで、異方性エッチングと
は、エッチングの縦方向成分に対して横方向成分が十分
小さいエッチングのことをいう。この異方性エッチング
の１つに、従来プラズマエッチングが知られている。プ
ラズマエッチングとは、気相−固相界面における化学的
反応を利用し、薄膜または基板の不必要な部分を除去す
る方法をいう。通常、プラズマエッチングとしては、Ｃ
ＨＦ３ ／Ｏ２ ガスプラズマを用いるものやＨＢｒ／
Ｃｌ２ ガスプラズマを用いるものなどが知られている
。
をマスクとして、絶縁膜１４およびポリシリコン膜１３
を異方性エッチングする。ここで、異方性エッチングと
は、エッチングの縦方向成分に対して横方向成分が十分
小さいエッチングのことをいう。この異方性エッチング
の１つに、従来プラズマエッチングが知られている。プ
ラズマエッチングとは、気相−固相界面における化学的
反応を利用し、薄膜または基板の不必要な部分を除去す
る方法をいう。通常、プラズマエッチングとしては、Ｃ
ＨＦ３ ／Ｏ２ ガスプラズマを用いるものやＨＢｒ／
Ｃｌ２ ガスプラズマを用いるものなどが知られている
。
【０００６】次に、図１９に示すように、パターニング
されたポリシリコン膜１３および絶縁膜１４をマスクと
して、半導体基板１１に不純物をイオン注入する。これ
によって、低濃度不純物領域１９を形成する。
されたポリシリコン膜１３および絶縁膜１４をマスクと
して、半導体基板１１に不純物をイオン注入する。これ
によって、低濃度不純物領域１９を形成する。
【０００７】次に、図２０に示すように、全面にシリコ
ン酸化膜からなる絶縁膜１６を形成する。
ン酸化膜からなる絶縁膜１６を形成する。
【０００８】次に、図２１に示すように、絶縁膜１６を
異方性エッチングすることにより、サイドウォール絶縁
膜１６ａを形成する。サイドウォール絶縁膜１６ａおよ
び絶縁膜１４をマスクとして、半導体基板１１に不純物
をイオン注入する。これによって、高濃度不純物領域２
０が形成される。これによって、ＬＤＤ（Ｌｉｇｈｔｌ
ｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有する不純物
領域（１９，２０）が形成される。ポリシリコン膜１３
は、ＭＯＳトランジスタのゲート電極に相当する。すな
わち、ポリシリコン膜１３（ゲート電極）と、１対の不
純物領域（１９，２０）とによりＭＯＳトランジスタが
構成される。
異方性エッチングすることにより、サイドウォール絶縁
膜１６ａを形成する。サイドウォール絶縁膜１６ａおよ
び絶縁膜１４をマスクとして、半導体基板１１に不純物
をイオン注入する。これによって、高濃度不純物領域２
０が形成される。これによって、ＬＤＤ（Ｌｉｇｈｔｌ
ｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有する不純物
領域（１９，２０）が形成される。ポリシリコン膜１３
は、ＭＯＳトランジスタのゲート電極に相当する。すな
わち、ポリシリコン膜１３（ゲート電極）と、１対の不
純物領域（１９，２０）とによりＭＯＳトランジスタが
構成される。
【０００９】次に、図２２に示すように、高濃度不純物
領域２０、サイドウォール絶縁膜１６ａおよび絶縁膜１
４を覆うようにポリシリコン膜１７を形成する。ポリシ
リコン膜１７上の所定領域にレジスト１８を形成する。
領域２０、サイドウォール絶縁膜１６ａおよび絶縁膜１
４を覆うようにポリシリコン膜１７を形成する。ポリシ
リコン膜１７上の所定領域にレジスト１８を形成する。
【００１０】次に、図２３に示すように、レジスト１８
をマスクとして、ポリシリコン膜１７をプラズマエッチ
ングにより異方的にエッチングする。このポリシリコン
膜１７に対するプラズマエッチングは、エッチング（保
護膜除去）とデポジション（保護膜形成）との競合反応
である。すなわち、まず、プラズマエッチング時に、ポ
リシリコン膜１７の表面には保護膜が形成される。そし
て、その保護膜は、半導体基板１１に対してほぼ垂直方
向に入射するイオンによって削られる。このような保護
膜形成と保護膜除去との競合反応によってポリシリコン
膜１７が異方性エッチング（プラズマエッチング）され
る。
をマスクとして、ポリシリコン膜１７をプラズマエッチ
ングにより異方的にエッチングする。このポリシリコン
膜１７に対するプラズマエッチングは、エッチング（保
護膜除去）とデポジション（保護膜形成）との競合反応
である。すなわち、まず、プラズマエッチング時に、ポ
リシリコン膜１７の表面には保護膜が形成される。そし
て、その保護膜は、半導体基板１１に対してほぼ垂直方
向に入射するイオンによって削られる。このような保護
膜形成と保護膜除去との競合反応によってポリシリコン
膜１７が異方性エッチング（プラズマエッチング）され
る。
【００１１】ここで、プラズマエッチング時に形成され
る側壁保護膜２０１ａの形成原理について説明する。こ
れらは、たとえば、１９９０年７月２８日〜３１日開催
第３４回半導体専門講習会予稿集ｐｐ１２０〜１２４に
開示される。図２８および２９は、プラズマエッチング
による側壁保護膜２０１ａの形成原理を説明するための
断面図である。図２８に示した側壁保護膜２０１ａ１
は、レジスト１８に起因するものであり、図２９に示し
た側壁保護膜２０１ａ２ は、エッチングガスに起因す
るものである。
る側壁保護膜２０１ａの形成原理について説明する。こ
れらは、たとえば、１９９０年７月２８日〜３１日開催
第３４回半導体専門講習会予稿集ｐｐ１２０〜１２４に
開示される。図２８および２９は、プラズマエッチング
による側壁保護膜２０１ａの形成原理を説明するための
断面図である。図２８に示した側壁保護膜２０１ａ１
は、レジスト１８に起因するものであり、図２９に示し
た側壁保護膜２０１ａ２ は、エッチングガスに起因す
るものである。
【００１２】まず、図２８を参照して、この側壁保護膜
２０１ａ１ は、カーボンを含むポリマー系の膜から形
成されている。すなわち、反応性イオンエッチング（Ｒ
ＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ
））では、プラズマ中に形成されるイオンの入射によっ
て、ポリシリコン膜１７のエッチングの他に、レジスト
１８の分解が生じる。そのレジスト１８の分解によって
、カーボンを含むポリマー系の反応生成物がレジスト１
８およびポリシリコン膜１７の表面に堆積する。その堆
積された反応生成物のうち、ポリシリコン膜１７の表面
部１７ａおよびレジスト１８の表面部１８ａに形成され
た反応生成物は、イオンの入射により削られて除去され
る。ところが、レジスト１８の側壁部分１８ｂおよびポ
リシリコン膜１７の側壁部分１７ｂに形成された側壁保
護膜２０１ａ１ は、イオンの入射方向と平行な方向に
形成されるため、ポリシリコン膜１７の表面部１７ａに
比べてイオンの当たる量が少ない。したがって、レジス
ト１８の側壁部分１８ｂおよびポリシリコン膜１７の側
壁部分１７ｂには側壁保護膜２０１ａ１ が残余するこ
とになる。
２０１ａ１ は、カーボンを含むポリマー系の膜から形
成されている。すなわち、反応性イオンエッチング（Ｒ
ＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ
））では、プラズマ中に形成されるイオンの入射によっ
て、ポリシリコン膜１７のエッチングの他に、レジスト
１８の分解が生じる。そのレジスト１８の分解によって
、カーボンを含むポリマー系の反応生成物がレジスト１
８およびポリシリコン膜１７の表面に堆積する。その堆
積された反応生成物のうち、ポリシリコン膜１７の表面
部１７ａおよびレジスト１８の表面部１８ａに形成され
た反応生成物は、イオンの入射により削られて除去され
る。ところが、レジスト１８の側壁部分１８ｂおよびポ
リシリコン膜１７の側壁部分１７ｂに形成された側壁保
護膜２０１ａ１ は、イオンの入射方向と平行な方向に
形成されるため、ポリシリコン膜１７の表面部１７ａに
比べてイオンの当たる量が少ない。したがって、レジス
ト１８の側壁部分１８ｂおよびポリシリコン膜１７の側
壁部分１７ｂには側壁保護膜２０１ａ１ が残余するこ
とになる。
【００１３】次に、図２９を参照して、この側壁保護膜
２０１ａ２ は、エッチングガスに起因するものである
。 すなわち、ポリシリコン膜１７のエッチングガスとして
有効であるＣｌ２ の他に、Ｏ２ の添加を行なうと、
ポリシリコン膜１７の表面部１７ａおよび側壁部分１７
ｂに酸化膜が形成される。また、レジスト１８の表面部
１８ａおよび側壁部分１８ｂにも酸化膜（図示せず）が
形成される。この酸化膜が側壁保護膜２０１ａ２ を構
成する。なお、ポリシリコン膜１７の表面部１７ａおよ
びレジスト１８の表面部１８ａの保護膜（図示せず）が
イオンにより除去されるのは、図２８に示した場合と同
様である。
２０１ａ２ は、エッチングガスに起因するものである
。 すなわち、ポリシリコン膜１７のエッチングガスとして
有効であるＣｌ２ の他に、Ｏ２ の添加を行なうと、
ポリシリコン膜１７の表面部１７ａおよび側壁部分１７
ｂに酸化膜が形成される。また、レジスト１８の表面部
１８ａおよび側壁部分１８ｂにも酸化膜（図示せず）が
形成される。この酸化膜が側壁保護膜２０１ａ２ を構
成する。なお、ポリシリコン膜１７の表面部１７ａおよ
びレジスト１８の表面部１８ａの保護膜（図示せず）が
イオンにより除去されるのは、図２８に示した場合と同
様である。
【００１４】このようにして、プラズマエッチングの際
に入射するイオンの方向に平行な部分には、側壁保護膜
２０１ａ１ ，２０１ａ２ が形成されることになる。
に入射するイオンの方向に平行な部分には、側壁保護膜
２０１ａ１ ，２０１ａ２ が形成されることになる。
【００１５】再び図２３を参照して、ポリシリコン膜１
７の側壁部分およびレジスト１８の側壁部分には、側壁
保護膜２０１ａが形成される。また、ポリシリコン膜１
７の残りの表面領域には表面保護膜２０１ｄ，２０１ｅ
および側壁保護膜２０１ｂが形成される。レジスト１８
の他方の側壁部分（垂直部分）には、側壁保護膜２０１
ｃが形成される。このような状態で、プラズマエッチン
グが進行すると、半導体基板１１に対して平行な領域に
形成される表面保護膜２０１ｄ，２０１ｅは、イオン３
０の入射により削られる。さらに進行が進むと、図２４
の状態を経て最終的に図２５に示したような形状となる
。図２５を参照して、ポリシリコン膜１７の側壁部分お
よびレジスト１８の側壁部分には、側壁保護膜２０１ａ
が残余している。また、レジスト１８の他方の側壁部分
（垂直部分）には側壁保護膜２０１ｃが残余している。 そして、ポリシリコン膜１７が接続されない高濃度不純
物領域２０上には、立壁状（フェンス状）残渣２０２が
残余している。図３０は、図２５に示した立壁状（フェ
ンス状）残渣を示した部分拡大図である図３０を参照し
て、立壁状残渣２０２は、ポリシリコン膜１７ａと、ポ
リシリコン膜１７ａを覆うように形成された保護膜２０
１ｂとから構成されている。
７の側壁部分およびレジスト１８の側壁部分には、側壁
保護膜２０１ａが形成される。また、ポリシリコン膜１
７の残りの表面領域には表面保護膜２０１ｄ，２０１ｅ
および側壁保護膜２０１ｂが形成される。レジスト１８
の他方の側壁部分（垂直部分）には、側壁保護膜２０１
ｃが形成される。このような状態で、プラズマエッチン
グが進行すると、半導体基板１１に対して平行な領域に
形成される表面保護膜２０１ｄ，２０１ｅは、イオン３
０の入射により削られる。さらに進行が進むと、図２４
の状態を経て最終的に図２５に示したような形状となる
。図２５を参照して、ポリシリコン膜１７の側壁部分お
よびレジスト１８の側壁部分には、側壁保護膜２０１ａ
が残余している。また、レジスト１８の他方の側壁部分
（垂直部分）には側壁保護膜２０１ｃが残余している。 そして、ポリシリコン膜１７が接続されない高濃度不純
物領域２０上には、立壁状（フェンス状）残渣２０２が
残余している。図３０は、図２５に示した立壁状（フェ
ンス状）残渣を示した部分拡大図である図３０を参照し
て、立壁状残渣２０２は、ポリシリコン膜１７ａと、ポ
リシリコン膜１７ａを覆うように形成された保護膜２０
１ｂとから構成されている。
【００１６】図２５に示した工程の後、図２６に示すよ
うに、レジスト１８（図２５参照）を除去する。
うに、レジスト１８（図２５参照）を除去する。
【００１７】この後、図２７に示すように、ポリシリコ
ン膜１７を覆うように絶縁膜６１を形成する。そして、
高濃度不純物領域２０に接続するようにポリシリコン膜
６２を形成する。このポリシリコン膜６２は、ポリシリ
コン膜１７と同様、ＭＯＳトランジスタの電極配線層を
構成する。このようにして従来のＭＯＳトランジスタは
形成されていた。
ン膜１７を覆うように絶縁膜６１を形成する。そして、
高濃度不純物領域２０に接続するようにポリシリコン膜
６２を形成する。このポリシリコン膜６２は、ポリシリ
コン膜１７と同様、ＭＯＳトランジスタの電極配線層を
構成する。このようにして従来のＭＯＳトランジスタは
形成されていた。
【００１８】
【発明が解決しようとする課題】前述のように、従来で
は、プラズマエッチングにより電極配線層に相当するポ
リシリコン膜１７を異方性エッチングする際、高濃度不
純物領域２０上に立壁状（フェンス状）残渣２０２（図
２６参照）が発生していた。このような状態で、電極配
線層に相当するポリシリコン膜６２が形成されると、図
２７に示すように、フェンス状残渣２０２の上部でポリ
シリコン膜６２が断線するという問題点があった。また
、このフェンス状残渣２０２によって、微細化が妨げら
れるという不都合も生じていた。すなわち、ポリシリコ
ン膜６２は、フェンス状残渣２０２が発生しない領域に
形成する必要がある。この一方、ポリシリコン膜６２と
高濃度不純物領域２０とのコンタクト面積は所定量を確
保する必要がある。したがって、ポリシリコン膜６２が
接続される高濃度不純物領域２０の表面積を大きくする
必要があり、この結果微細化を図ることができないとい
う問題点があった。
は、プラズマエッチングにより電極配線層に相当するポ
リシリコン膜１７を異方性エッチングする際、高濃度不
純物領域２０上に立壁状（フェンス状）残渣２０２（図
２６参照）が発生していた。このような状態で、電極配
線層に相当するポリシリコン膜６２が形成されると、図
２７に示すように、フェンス状残渣２０２の上部でポリ
シリコン膜６２が断線するという問題点があった。また
、このフェンス状残渣２０２によって、微細化が妨げら
れるという不都合も生じていた。すなわち、ポリシリコ
ン膜６２は、フェンス状残渣２０２が発生しない領域に
形成する必要がある。この一方、ポリシリコン膜６２と
高濃度不純物領域２０とのコンタクト面積は所定量を確
保する必要がある。したがって、ポリシリコン膜６２が
接続される高濃度不純物領域２０の表面積を大きくする
必要があり、この結果微細化を図ることができないとい
う問題点があった。
【００１９】この発明は、上記のような課題を解決する
ためになされたもので、請求項１に記載の発明の目的は
、半導体装置の製造方法において、プラズマエッチング
を行なう際の立壁状残渣（フェンス状残渣）の発生を有
効に防止することである。
ためになされたもので、請求項１に記載の発明の目的は
、半導体装置の製造方法において、プラズマエッチング
を行なう際の立壁状残渣（フェンス状残渣）の発生を有
効に防止することである。
【００２０】請求項１に記載の発明のもう１つの目的は
、半導体装置の製造方法において、導電層の側壁部分に
形成される絶縁膜が、半導体基板に対して垂直方向の表
面を持たないように形成することである。
、半導体装置の製造方法において、導電層の側壁部分に
形成される絶縁膜が、半導体基板に対して垂直方向の表
面を持たないように形成することである。
【００２１】請求項２に記載の発明の目的は、半導体装
置において、素子の微細化を可能にすることである。
置において、素子の微細化を可能にすることである。
【００２２】
【課題を解決するための手段】請求項１における半導体
装置の製造方法は、半導体基板上に導電層を形成する工
程と、導電層上に第１の絶縁層を形成する工程と、第１
の絶縁層上の所定領域にパターニングされたマスク層を
形成する工程と、マスク層をマスクとして第１の絶縁層
を所定厚みだけ等方性エッチングする工程と、マスク層
をマスクとして第１の絶縁層を異方性エッチングして導
電層を露出させる工程と、マスク層またはパターニング
された第１の絶縁層をマスクとして、導電層を異方性エ
ッチングする工程と、マスク層を除去する工程と、半導
体基板上、導電層の側面上および第１の絶縁層上に第２
の絶縁層を形成する工程と、第２の絶縁層を異方性エッ
チングすることによって導電層の側面にサイドウォール
膜を残余させる工程とを備えている。
装置の製造方法は、半導体基板上に導電層を形成する工
程と、導電層上に第１の絶縁層を形成する工程と、第１
の絶縁層上の所定領域にパターニングされたマスク層を
形成する工程と、マスク層をマスクとして第１の絶縁層
を所定厚みだけ等方性エッチングする工程と、マスク層
をマスクとして第１の絶縁層を異方性エッチングして導
電層を露出させる工程と、マスク層またはパターニング
された第１の絶縁層をマスクとして、導電層を異方性エ
ッチングする工程と、マスク層を除去する工程と、半導
体基板上、導電層の側面上および第１の絶縁層上に第２
の絶縁層を形成する工程と、第２の絶縁層を異方性エッ
チングすることによって導電層の側面にサイドウォール
膜を残余させる工程とを備えている。
【００２３】請求項２における半導体装置は、半導体基
板と、半導体基板上に絶縁膜を介して形成された導電層
と、導電層の両側面および上面を取囲むように形成され
た絶縁膜とを備えている。その絶縁膜は、導電層の上面
に対して平行に延びる上部輪郭線と、上部輪郭線の一端
から半導体基板の主表面まで傾斜して延びる第１側部輪
郭線と、上部輪郭線の他端から半導体基板の主表面まで
傾斜して延びる第２側部輪郭線とを備えている。また、
第１側部輪郭線と第２側部輪郭線との間隔は、半導体基
板の主表面部分から上部輪郭線に近付くに従って、次第
に小さくなるように形成されている。
板と、半導体基板上に絶縁膜を介して形成された導電層
と、導電層の両側面および上面を取囲むように形成され
た絶縁膜とを備えている。その絶縁膜は、導電層の上面
に対して平行に延びる上部輪郭線と、上部輪郭線の一端
から半導体基板の主表面まで傾斜して延びる第１側部輪
郭線と、上部輪郭線の他端から半導体基板の主表面まで
傾斜して延びる第２側部輪郭線とを備えている。また、
第１側部輪郭線と第２側部輪郭線との間隔は、半導体基
板の主表面部分から上部輪郭線に近付くに従って、次第
に小さくなるように形成されている。
【００２４】
【作用】請求項１に係る半導体装置の製造方法では、第
１の絶縁層が所定厚みだけ等方性エッチングされ、その
第１の絶縁層上に形成された第２の絶縁層が異方性エッ
チングされることによって導電層の側面にサイドウォー
ル絶縁膜が残余されるので、サイドウォール絶縁膜は、
その幅が上方に向かって減少するように形成される。こ
れにより、サイドウォール絶縁膜上に導電層を形成する
際、導電層は半導体基板に対して垂直の表面を持たない
ような形状となる。
１の絶縁層が所定厚みだけ等方性エッチングされ、その
第１の絶縁層上に形成された第２の絶縁層が異方性エッ
チングされることによって導電層の側面にサイドウォー
ル絶縁膜が残余されるので、サイドウォール絶縁膜は、
その幅が上方に向かって減少するように形成される。こ
れにより、サイドウォール絶縁膜上に導電層を形成する
際、導電層は半導体基板に対して垂直の表面を持たない
ような形状となる。
【００２５】第２請求項に係る半導体装置では、絶縁膜
の第１側部輪郭線と第２側部輪郭線との間隔が、半導体
基板の主表面部分から上部輪郭線に近付くに従って次第
に小さくなるように形成されているので、その絶縁膜上
に導電層を形成するために異方性エッチング（プラズマ
エッチング）を行なう際、立壁状残渣が発生しない。
の第１側部輪郭線と第２側部輪郭線との間隔が、半導体
基板の主表面部分から上部輪郭線に近付くに従って次第
に小さくなるように形成されているので、その絶縁膜上
に導電層を形成するために異方性エッチング（プラズマ
エッチング）を行なう際、立壁状残渣が発生しない。
【００２６】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１ないし図１４は、本発明の一実施例に従った
半導体装置の製造プロセスを説明するための断面図であ
る。図１ないし図１４を参照して、本実施例の半導体装
置（ＭＯＳトランジスタ）の製造プロセスを説明する。
する。図１ないし図１４は、本発明の一実施例に従った
半導体装置の製造プロセスを説明するための断面図であ
る。図１ないし図１４を参照して、本実施例の半導体装
置（ＭＯＳトランジスタ）の製造プロセスを説明する。
【００２７】まず、図１に示すように、半導体基板１上
にゲート絶縁膜２を形成する。ＣＶＤ法によりポリシリ
コン膜３を形成した後、シリコン酸化膜からなる絶縁膜
４を形成する。絶縁膜４上の所定領域にレジスト５を形
成する。ここで、ゲート絶縁膜２の厚みは１００〜３０
０Åであり、ポリシリコン膜３の厚みは１５００〜２５
００Åであり、絶縁膜４の厚みは１５００〜２５００Å
である。
にゲート絶縁膜２を形成する。ＣＶＤ法によりポリシリ
コン膜３を形成した後、シリコン酸化膜からなる絶縁膜
４を形成する。絶縁膜４上の所定領域にレジスト５を形
成する。ここで、ゲート絶縁膜２の厚みは１００〜３０
０Åであり、ポリシリコン膜３の厚みは１５００〜２５
００Åであり、絶縁膜４の厚みは１５００〜２５００Å
である。
【００２８】次に、図２に示すように、レジスト５をマ
スクとして、絶縁膜４の膜厚が約１／５〜１／２程度に
なるまで、等法的にエッチングを行なう。このエッチン
グは、約２％のフッ酸水溶液に浸すことにより行なわれ
る。
スクとして、絶縁膜４の膜厚が約１／５〜１／２程度に
なるまで、等法的にエッチングを行なう。このエッチン
グは、約２％のフッ酸水溶液に浸すことにより行なわれ
る。
【００２９】次に、図３に示すように、レジスト５をマ
スクとして、絶縁膜４の残りの部分を異方性エッチング
（プラズマエッチング）する。この異方性エッチングは
、ＣＨＦ３ ／Ｏ２ ガスプラズマ中で反応性イオンエ
ッチングを用いて行なう。
スクとして、絶縁膜４の残りの部分を異方性エッチング
（プラズマエッチング）する。この異方性エッチングは
、ＣＨＦ３ ／Ｏ２ ガスプラズマ中で反応性イオンエ
ッチングを用いて行なう。
【００３０】次に、図４に示すように、レジスト５を除
去する。
去する。
【００３１】次に、図５に示すように、絶縁膜４をマス
クとして、ポリシリコン膜３を異方性エッチング（プラ
ズマエッチング）する。この異方性エッチングは、ＨＢ
ｒ／Ｃｌ２ ガスプラズマ中で反応性イオンエッチング
を用いて行なう。この異方性エッチングにより、絶縁膜
４の上部側端部は、図４で示した絶縁膜４の上部側端部
と比較して直線的な断面形状となる。これは、異方性エ
ッチングにより、図４に示した絶縁膜４のエッジ部４ａ
が削られるためである。
クとして、ポリシリコン膜３を異方性エッチング（プラ
ズマエッチング）する。この異方性エッチングは、ＨＢ
ｒ／Ｃｌ２ ガスプラズマ中で反応性イオンエッチング
を用いて行なう。この異方性エッチングにより、絶縁膜
４の上部側端部は、図４で示した絶縁膜４の上部側端部
と比較して直線的な断面形状となる。これは、異方性エ
ッチングにより、図４に示した絶縁膜４のエッジ部４ａ
が削られるためである。
【００３２】次に、図６に示すように、ポリシリコン膜
３および絶縁膜４をマスクとし半導体基板１に不純物を
イオン注入する。これによって、低濃度の不純物領域９
が形成される。
３および絶縁膜４をマスクとし半導体基板１に不純物を
イオン注入する。これによって、低濃度の不純物領域９
が形成される。
【００３３】次に、図７に示すように、シリコン酸化膜
からなる絶縁膜６を全面に形成する。この絶縁膜の厚み
は１５００〜４０００Åである。
からなる絶縁膜６を全面に形成する。この絶縁膜の厚み
は１５００〜４０００Åである。
【００３４】次に、図８に示すように、絶縁膜６（図７
参照）を異方性エッチングすることにより、サイドウォ
ール絶縁膜６ａを形成する。このサイドウォール絶縁膜
の断面形状は、従来と異なり半導体基板１に対して垂直
方向の断面形状を持たない。すなわち、サイドウォール
絶縁膜６ａの幅は、上方にいく程小さくなっている。サ
イドウォール絶縁膜６ａの半導体基板１に接する部分の
幅は、１５００〜４０００Åである。ポリシリコン膜３
の上部エッジ部でのサイドウォール絶縁膜６ａの最小膜
厚は、７５０〜１２５０Åである。この異方性エッチン
グは、ＣＨＦ３ ／Ｏ２ ガスプラズマ中で反応性イオ
ンエッチングを用いて行なう。絶縁膜４およびサイドウ
ォール絶縁膜６ａをマスクとして、半導体基板１に不純
物をイオン注入する。これによって、高濃度不純物領域
１０が形成される。
参照）を異方性エッチングすることにより、サイドウォ
ール絶縁膜６ａを形成する。このサイドウォール絶縁膜
の断面形状は、従来と異なり半導体基板１に対して垂直
方向の断面形状を持たない。すなわち、サイドウォール
絶縁膜６ａの幅は、上方にいく程小さくなっている。サ
イドウォール絶縁膜６ａの半導体基板１に接する部分の
幅は、１５００〜４０００Åである。ポリシリコン膜３
の上部エッジ部でのサイドウォール絶縁膜６ａの最小膜
厚は、７５０〜１２５０Åである。この異方性エッチン
グは、ＣＨＦ３ ／Ｏ２ ガスプラズマ中で反応性イオ
ンエッチングを用いて行なう。絶縁膜４およびサイドウ
ォール絶縁膜６ａをマスクとして、半導体基板１に不純
物をイオン注入する。これによって、高濃度不純物領域
１０が形成される。
【００３５】次に、図９に示すように、ポリシリコン膜
７を全面に形成する。ポリシリコン膜７上の所定部分に
レジスト８を形成する。ここで、サイドウォール絶縁膜
６ａおよび絶縁膜４を覆うように形成されたポリシリコ
ン膜７は、サイドウォール絶縁膜６ａおよび絶縁膜４と
同様な断面形状となる。すなわち、ポリシリコン膜７の
断面形状は、図２２に示したポリシリコン膜１７のよう
に半導体基板に対して垂直方向の断面形状を有さず、な
だらかに傾斜した形状となる。
７を全面に形成する。ポリシリコン膜７上の所定部分に
レジスト８を形成する。ここで、サイドウォール絶縁膜
６ａおよび絶縁膜４を覆うように形成されたポリシリコ
ン膜７は、サイドウォール絶縁膜６ａおよび絶縁膜４と
同様な断面形状となる。すなわち、ポリシリコン膜７の
断面形状は、図２２に示したポリシリコン膜１７のよう
に半導体基板に対して垂直方向の断面形状を有さず、な
だらかに傾斜した形状となる。
【００３６】次に、図１０に示すように、レジスト８を
マスクとしてポリシリコン膜７を異方性エッチングする
。この異方性エッチングは、ＨＢｒ／Ｃｌ２ガスプラズ
マ中で反応性イオンエッチングを用いて行なう。このポ
リシリコン膜７のエッチングでは、半導体基板１に対し
て垂直方向の断面形状となるのは、レジスト８の側壁部
分下のポリシリコン膜７の側壁部分のみである。したが
って、それ以外の部分では、イオン３０によってポリシ
リコン膜７表面に形成される保護膜１０１ｂは削られる
ことになる。ポリシリコン膜７の異方性エッチングが進
むと、図１１に示すような断面形状となる。そして、最
終的には図１２に示すように、ポリシリコン膜７および
レジスト８の側壁部分にのみ側壁保護膜１０１ａが残余
することになる。このように、本実施例では、従来のよ
うにポリシリコン膜が接続されない側の高濃度不純物領
域１０上にフェンス状残渣が発生することはない。
マスクとしてポリシリコン膜７を異方性エッチングする
。この異方性エッチングは、ＨＢｒ／Ｃｌ２ガスプラズ
マ中で反応性イオンエッチングを用いて行なう。このポ
リシリコン膜７のエッチングでは、半導体基板１に対し
て垂直方向の断面形状となるのは、レジスト８の側壁部
分下のポリシリコン膜７の側壁部分のみである。したが
って、それ以外の部分では、イオン３０によってポリシ
リコン膜７表面に形成される保護膜１０１ｂは削られる
ことになる。ポリシリコン膜７の異方性エッチングが進
むと、図１１に示すような断面形状となる。そして、最
終的には図１２に示すように、ポリシリコン膜７および
レジスト８の側壁部分にのみ側壁保護膜１０１ａが残余
することになる。このように、本実施例では、従来のよ
うにポリシリコン膜が接続されない側の高濃度不純物領
域１０上にフェンス状残渣が発生することはない。
【００３７】次に、図１３に示すように、レジスト８を
除去する。
除去する。
【００３８】次に、図１４に示すように、ポリシリコン
膜７を覆うように絶縁膜５１を形成する。ポリシリコン
膜７が接続されない側の高濃度不純物領域１０に接続す
るよにポリシリコン膜５２を形成する。ここで、ポリシ
リコン膜３はＭＯＳトランジスタのゲート電極に相当す
る。また、１対の不純物領域（９，１０）と、ゲート絶
縁膜２と、ポリシリコン膜３とによりＭＯＳトランジス
タが構成される。ポリシリコン膜７およびポリシリコン
膜５２は、ＭＯＳトランジスタの電極配線層に相当する
。図１４を参照して、本実施例では、従来のようにフェ
ンス状残渣が発生しないため、ポリシリコン膜５２が断
線することもない。また、フェンス状残渣の発生によっ
て高濃度不純物領域１０とポリシリコン膜５２とのコン
タクト面積が減少することもないため、従来のように高
濃度不純物領域１０を大きくする必要もない。したがっ
て、従来に比べて微細化が可能となる。
膜７を覆うように絶縁膜５１を形成する。ポリシリコン
膜７が接続されない側の高濃度不純物領域１０に接続す
るよにポリシリコン膜５２を形成する。ここで、ポリシ
リコン膜３はＭＯＳトランジスタのゲート電極に相当す
る。また、１対の不純物領域（９，１０）と、ゲート絶
縁膜２と、ポリシリコン膜３とによりＭＯＳトランジス
タが構成される。ポリシリコン膜７およびポリシリコン
膜５２は、ＭＯＳトランジスタの電極配線層に相当する
。図１４を参照して、本実施例では、従来のようにフェ
ンス状残渣が発生しないため、ポリシリコン膜５２が断
線することもない。また、フェンス状残渣の発生によっ
て高濃度不純物領域１０とポリシリコン膜５２とのコン
タクト面積が減少することもないため、従来のように高
濃度不純物領域１０を大きくする必要もない。したがっ
て、従来に比べて微細化が可能となる。
【００３９】図１５および図１６は、本発明の他の実施
例に従った半導体装置の製造プロセスを説明するための
断面図である。図１５および図１６を参照して、この他
の実施例は、図１ないし図１４に示した第１の実施例の
うち、図３ないし図５に示した工程の他の実施例である
。すなわち、図１５に示すように、レジスト５をマスク
として異方性エッチングする。この工程は、図３に示し
た工程と同様である。この後、図１６に示すように、レ
ジスト５をマスクとしてさらにポリシリコン膜３を異方
性エッチングする。この後、レジスト５を除去すると、
図５に示したと同様の形状となる。なお、この他の実施
例では、絶縁膜４の上部側壁部は、図５に示したような
傾斜した直線形状とならず、図１６のような曲線形状の
ままである。これは、図４に示したように絶縁膜４をマ
スクにして異方性エッチングしないため絶縁膜４（図１
６参照）のエッジ部４ａが削られないためである。
例に従った半導体装置の製造プロセスを説明するための
断面図である。図１５および図１６を参照して、この他
の実施例は、図１ないし図１４に示した第１の実施例の
うち、図３ないし図５に示した工程の他の実施例である
。すなわち、図１５に示すように、レジスト５をマスク
として異方性エッチングする。この工程は、図３に示し
た工程と同様である。この後、図１６に示すように、レ
ジスト５をマスクとしてさらにポリシリコン膜３を異方
性エッチングする。この後、レジスト５を除去すると、
図５に示したと同様の形状となる。なお、この他の実施
例では、絶縁膜４の上部側壁部は、図５に示したような
傾斜した直線形状とならず、図１６のような曲線形状の
ままである。これは、図４に示したように絶縁膜４をマ
スクにして異方性エッチングしないため絶縁膜４（図１
６参照）のエッジ部４ａが削られないためである。
【００４０】なお、本実施例では、ＭＯＳトランジスタ
のゲート電極および電極層として、ポリシリコン膜（３
，７）を用いたが、本発明はこれに限らず、ＷＳｉ２
などのシリサイドとポリシリコンとの２層構造を用いて
もよい。また、図２に示した工程で行なった等方性エッ
チングにおいて、本実施例では約２％のフッ酸水溶液に
浸すことにより行なったが、本発明はこれに限らず、Ｎ
Ｆ３ やＣＦ４ ガスを用いてもよい。
のゲート電極および電極層として、ポリシリコン膜（３
，７）を用いたが、本発明はこれに限らず、ＷＳｉ２
などのシリサイドとポリシリコンとの２層構造を用いて
もよい。また、図２に示した工程で行なった等方性エッ
チングにおいて、本実施例では約２％のフッ酸水溶液に
浸すことにより行なったが、本発明はこれに限らず、Ｎ
Ｆ３ やＣＦ４ ガスを用いてもよい。
【００４１】上記のように、本実施例では、ゲート電極
（ポリシリコン膜３）のサイドウォール絶縁膜６ａをテ
ーパ形状となるように形成する。これによって、そのサ
イドウォール絶縁膜６ａを覆うようにポリシリコン膜７
を形成しても、従来のように垂直段差部は生じない。し
たがって、ポリシリコン膜７を異方性エッチングしても
、フェンス状残渣は発生しない。この結果、上層配線を
形成した場合に断線などの不都合が生じることがなくま
た微細化が可能となる。
（ポリシリコン膜３）のサイドウォール絶縁膜６ａをテ
ーパ形状となるように形成する。これによって、そのサ
イドウォール絶縁膜６ａを覆うようにポリシリコン膜７
を形成しても、従来のように垂直段差部は生じない。し
たがって、ポリシリコン膜７を異方性エッチングしても
、フェンス状残渣は発生しない。この結果、上層配線を
形成した場合に断線などの不都合が生じることがなくま
た微細化が可能となる。
【００４２】
【発明の効果】請求項１に記載の発明では、導電層上に
形成された第１の絶縁層を所定厚みだけ等方性エッチン
グし、その第１の絶縁層上に第２の絶縁層を形成し、第
２の絶縁層を異方性エッチングすることによって、導電
層の側面にサイドウォール絶縁膜を残余させる。これに
より、サイドウォール絶縁膜はその幅が上方に向かって
減少するように形成される。この結果、サイドウォール
絶縁膜上に導電層を形成する際、導電層は半導体基板に
対して垂直方向の表面を持たないような形状となる。し
たがって、プラズマエッチングを行なう際の立壁状残渣
の発生を有効に防止することができる。
形成された第１の絶縁層を所定厚みだけ等方性エッチン
グし、その第１の絶縁層上に第２の絶縁層を形成し、第
２の絶縁層を異方性エッチングすることによって、導電
層の側面にサイドウォール絶縁膜を残余させる。これに
より、サイドウォール絶縁膜はその幅が上方に向かって
減少するように形成される。この結果、サイドウォール
絶縁膜上に導電層を形成する際、導電層は半導体基板に
対して垂直方向の表面を持たないような形状となる。し
たがって、プラズマエッチングを行なう際の立壁状残渣
の発生を有効に防止することができる。
【００４３】請求項２に記載の発明では、導電層の両側
面および上面を取囲むように形成された絶縁膜の第１側
部輪郭線と第２側部輪郭線との間隔を、半導体基板の主
表面部分から上部輪郭線に近付くに従って次第に小さく
なるように形成する。これにより、その絶縁膜上に導電
層を形成して異方性エッチングを行なう際、立壁状残渣
が発生しない。この結果、従来に比べて微細化が可能と
なる。
面および上面を取囲むように形成された絶縁膜の第１側
部輪郭線と第２側部輪郭線との間隔を、半導体基板の主
表面部分から上部輪郭線に近付くに従って次第に小さく
なるように形成する。これにより、その絶縁膜上に導電
層を形成して異方性エッチングを行なう際、立壁状残渣
が発生しない。この結果、従来に比べて微細化が可能と
なる。
【図１】本発明の一実施例に従った半導体装置の製造プ
ロセスを説明するための断面図である。
ロセスを説明するための断面図である。
【図２】本発明の一実施例に従った半導体装置の製造プ
ロセスを説明するための断面図である。
ロセスを説明するための断面図である。
【図３】本発明の一実施例に従った半導体装置の製造プ
ロセスを説明するための断面図である。
ロセスを説明するための断面図である。
【図４】本発明の一実施例に従った半導体装置の製造プ
ロセスを説明するための断面図である。
ロセスを説明するための断面図である。
【図５】本発明の一実施例に従った半導体装置の製造プ
ロセスを説明するための断面図である。
ロセスを説明するための断面図である。
【図６】本発明の一実施例に従った半導体装置の製造プ
ロセスを説明するための断面図である。
ロセスを説明するための断面図である。
【図７】本発明の一実施例に従った半導体装置の製造プ
ロセスを説明するための断面図である。
ロセスを説明するための断面図である。
【図８】本発明の一実施例に従った半導体装置の製造プ
ロセスを説明するための断面図である。
ロセスを説明するための断面図である。
【図９】本発明の一実施例に従った半導体装置の製造プ
ロセスを説明するための断面図である。
ロセスを説明するための断面図である。
【図１０】本発明の一実施例に従った半導体装置の製造
プロセスを説明するための断面図である。
プロセスを説明するための断面図である。
【図１１】本発明の一実施例に従った半導体装置の製造
プロセスを説明するための断面図である。
プロセスを説明するための断面図である。
【図１２】本発明の一実施例に従った半導体装置の製造
プロセスを説明するための断面図である。
プロセスを説明するための断面図である。
【図１３】本発明の一実施例に従った半導体装置の製造
プロセスを説明するための断面図である。
プロセスを説明するための断面図である。
【図１４】本発明の一実施例に従った半導体装置の製造
プロセスを説明するための断面図である。
プロセスを説明するための断面図である。
【図１５】本発明の他の実施例に従った半導体装置の製
造プロセスを説明するための断面図である。
造プロセスを説明するための断面図である。
【図１６】本発明の他の実施例に従った半導体装置の製
造プロセスを説明するための断面図である。
造プロセスを説明するための断面図である。
【図１７】従来の半導体装置の製造プロセスを説明する
ための断面図である。
ための断面図である。
【図１８】従来の半導体装置の製造プロセスを説明する
ための断面図である。
ための断面図である。
【図１９】従来の半導体装置の製造プロセスを説明する
ための断面図である。
ための断面図である。
【図２０】従来の半導体装置の製造プロセスを説明する
ための断面図である。
ための断面図である。
【図２１】従来の半導体装置の製造プロセスを説明する
ための断面図である。
ための断面図である。
【図２２】従来の半導体装置の製造プロセスを説明する
ための断面図である。
ための断面図である。
【図２３】従来の半導体装置の製造プロセスを説明する
ための断面図である。
ための断面図である。
【図２４】従来の半導体装置の製造プロセスを説明する
ための断面図である。
ための断面図である。
【図２５】従来の半導体装置の製造プロセスを説明する
ための断面図である。
ための断面図である。
【図２６】従来の半導体装置の製造プロセスを説明する
ための断面図である。
ための断面図である。
【図２７】従来の半導体装置の製造プロセスを説明する
ための断面図である。
ための断面図である。
【図２８】プラズマエッチングによる側壁保護膜の形成
原理を説明するための断面図である。
原理を説明するための断面図である。
【図２９】プラズマエッチングによる側壁保護膜の形成
原理を説明するための断面図である。
原理を説明するための断面図である。
【図３０】図２７に示した立壁状（フェンス状）残渣を
示した部分拡大図である。
示した部分拡大図である。
１ 半導体基板
２ ゲート酸化膜
３ ポリシリコン膜
４ 絶縁膜
５ レジスト
６ 絶縁膜
６ａ サイドウォール絶縁膜
７ ポリシリコン膜
８ レジスト
９ 低濃度不純物領域
１０ 高濃度不純物領域
１０１ａ 側壁保護膜
なお、各図中、同一符号は同一または相当部分を示す。
Claims (2)
- 【請求項１】 半導体基板上に導電層を形成する工程
と、前記導電層上に第１の絶縁層を形成する工程と、前
記第１の絶縁層上の所定領域にパターニングされたマス
ク層を形成する工程と、前記マスク層をマスクとして前
記第１の絶縁層を所定厚みだけ等方性エッチングする工
程と、前記マスク層をマスクとして前記第１の絶縁層を
異方性エッチングして前記導電層を露出させる工程と、
前記マスク層またはパターニングされた前記第１の絶縁
層をマスクとして前記導電層を異方性エッチングする工
程と、前記マスク層を除去する工程と、前記半導体基板
上、前記導電層の側面上および前記第１の絶縁層上に第
２の絶縁層を形成する工程と、前記第２の絶縁層を異方
性エッチングすることによって、前記導電層の側面にサ
イドウォール絶縁膜を残余させる工程とを備えた、半導
体装置の製造方法。 - 【請求項２】 半導体基板と、前記半導体基板上に絶
縁膜を介し形成された導電層と、前記導電層の両側面お
よび上面を取囲むように形成された絶縁膜とを備え、前
記絶縁膜は、前記導電層の上面に対して平行に延びる上
部輪郭線と、前記上部輪郭線の一端から前記半導体基板
の主表面まで傾斜して延びる第１側部輪郭線と、前記上
部輪郭線の他端から前記半導体基板の主表面まで傾斜し
て延びる第２側部輪郭線とを備え、前記第１側部輪郭線
と、第２側部輪郭線との間隔は、前記半導体基板の主表
面部分から前記上部輪郭線に近付くに従って、次第に小
さくなるように形成されている、半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3085487A JP2694395B2 (ja) | 1991-04-17 | 1991-04-17 | 半導体装置およびその製造方法 |
| DE4212494A DE4212494C2 (de) | 1991-04-17 | 1992-04-14 | Verfahren zur Herstellung einer Halbleitereinrichtung mit einer sich nach oben in der Breite verringernden Seitenwandisolierschicht und Halbleitereinrichtung |
| US08/248,561 US5432367A (en) | 1991-04-17 | 1994-05-24 | Semiconductor device having sidewall insulating film |
| US08/440,614 US5541127A (en) | 1991-04-17 | 1995-05-15 | Manufacturing method of sidewall insulating film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3085487A JP2694395B2 (ja) | 1991-04-17 | 1991-04-17 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04318937A true JPH04318937A (ja) | 1992-11-10 |
| JP2694395B2 JP2694395B2 (ja) | 1997-12-24 |
Family
ID=13860281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3085487A Expired - Fee Related JP2694395B2 (ja) | 1991-04-17 | 1991-04-17 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5432367A (ja) |
| JP (1) | JP2694395B2 (ja) |
| DE (1) | DE4212494C2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5851872A (en) * | 1996-04-03 | 1998-12-22 | United Microelectronics Corporation | Method of fabricating dynamic random access memory |
| US6159861A (en) * | 1997-08-28 | 2000-12-12 | Nec Corporation | Method of manufacturing semiconductor device |
| US6090676A (en) * | 1998-09-08 | 2000-07-18 | Advanced Micro Devices, Inc. | Process for making high performance MOSFET with scaled gate electrode thickness |
| US6200860B1 (en) * | 1999-05-03 | 2001-03-13 | Taiwan Semiconductor Manufacturing Company | Process for preventing the reverse tunneling during programming in split gate flash |
| JP2001168086A (ja) * | 1999-12-09 | 2001-06-22 | Kawasaki Steel Corp | 半導体装置の製造方法および製造装置 |
| JP2001230233A (ja) * | 2000-02-16 | 2001-08-24 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US8337498B2 (en) | 2008-08-13 | 2012-12-25 | Rasmussen G Lynn | Systems and methods for providing a bone milling device |
| KR101836575B1 (ko) | 2015-11-05 | 2018-03-08 | 현대자동차주식회사 | 스와시 플레이트 및 그 제조방법 |
| US9564446B1 (en) | 2015-12-16 | 2017-02-07 | International Business Machines Corporation | SRAM design to facilitate single fin cut in double sidewall image transfer process |
| US10879367B2 (en) * | 2017-04-19 | 2020-12-29 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02211633A (ja) * | 1989-02-13 | 1990-08-22 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4654680A (en) * | 1980-09-24 | 1987-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Sidewall gate IGFET |
| JPS57199223A (en) * | 1981-06-01 | 1982-12-07 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS58220428A (ja) * | 1982-06-17 | 1983-12-22 | Toshiba Corp | 半導体装置の製造方法 |
| US4736233A (en) * | 1984-06-25 | 1988-04-05 | Texas Instruments Incorporated | Interconnect and contact system for metal-gate MOS VLSI devices |
| US4577391A (en) * | 1984-07-27 | 1986-03-25 | Monolithic Memories, Inc. | Method of manufacturing CMOS devices |
| JPS61287246A (ja) * | 1985-06-14 | 1986-12-17 | Seiko Epson Corp | 半導体装置の製造方法 |
| US4745086A (en) * | 1985-09-26 | 1988-05-17 | Motorola, Inc. | Removable sidewall spacer for lightly doped drain formation using one mask level and differential oxidation |
| US4752589A (en) * | 1985-12-17 | 1988-06-21 | Siemens Aktiengesellschaft | Process for the production of bipolar transistors and complementary MOS transistors on a common silicon substrate |
| JPS62145744A (ja) * | 1985-12-19 | 1987-06-29 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPS62271902A (ja) * | 1986-01-20 | 1987-11-26 | Hitachi Ltd | ガスタ−ビン冷却翼 |
| US4826781A (en) * | 1986-03-04 | 1989-05-02 | Seiko Epson Corporation | Semiconductor device and method of preparation |
| JPS6365628A (ja) * | 1986-09-05 | 1988-03-24 | Hitachi Ltd | 微細加工法 |
| JPS6381926A (ja) * | 1986-09-26 | 1988-04-12 | Hitachi Ltd | ドライエツチング装置およびその制御方法 |
| JPS63258021A (ja) * | 1987-04-16 | 1988-10-25 | Toshiba Corp | 接続孔の形成方法 |
| KR970003903B1 (en) * | 1987-04-24 | 1997-03-22 | Hitachi Mfg Kk | Semiconductor device and fabricating method thereof |
| JPS6455855A (en) * | 1987-08-27 | 1989-03-02 | Mitsubishi Electric Corp | Complementary type field effect transistor |
| JPS6466940A (en) * | 1987-09-07 | 1989-03-13 | Nec Corp | Manufacture of integrated circuit device |
| US4878100A (en) * | 1988-01-19 | 1989-10-31 | Texas Instruments Incorporated | Triple-implanted drain in transistor made by oxide sidewall-spacer method |
| JPH01201940A (ja) * | 1988-02-08 | 1989-08-14 | Toshiba Corp | 半導体装置の電極配線形成方法 |
| JPH01222448A (ja) * | 1988-03-01 | 1989-09-05 | Nec Corp | 半導体装置の製造方法 |
| JPH01239932A (ja) * | 1988-03-22 | 1989-09-25 | Sharp Corp | ポリシリサイド構造ゲート積層膜のドライエッチング方法 |
| JPH0254960A (ja) * | 1988-08-19 | 1990-02-23 | Sony Corp | 半導体装置の製造方法 |
| JPH0258836A (ja) * | 1988-08-24 | 1990-02-28 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US4998150A (en) * | 1988-12-22 | 1991-03-05 | Texas Instruments Incorporated | Raised source/drain transistor |
| KR930011027B1 (ko) * | 1989-01-18 | 1993-11-19 | 가부시키가이샤 도시바 | 반도체장치의 제조방법 |
| DE69029046T2 (de) * | 1989-03-16 | 1997-03-06 | Sgs Thomson Microelectronics | Kontakte für Halbleiter-Vorrichtungen |
| US5170232A (en) * | 1989-08-24 | 1992-12-08 | Nec Corporation | MOS field-effect transistor with sidewall spacers |
| JP2934325B2 (ja) * | 1990-05-02 | 1999-08-16 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH0474422A (ja) * | 1990-07-16 | 1992-03-09 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH0758791B2 (ja) * | 1990-08-01 | 1995-06-21 | 株式会社東芝 | Ｍｏｓ型半導体装置 |
-
1991
- 1991-04-17 JP JP3085487A patent/JP2694395B2/ja not_active Expired - Fee Related
-
1992
- 1992-04-14 DE DE4212494A patent/DE4212494C2/de not_active Expired - Fee Related
-
1994
- 1994-05-24 US US08/248,561 patent/US5432367A/en not_active Expired - Lifetime
-
1995
- 1995-05-15 US US08/440,614 patent/US5541127A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02211633A (ja) * | 1989-02-13 | 1990-08-22 | Toshiba Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2694395B2 (ja) | 1997-12-24 |
| DE4212494C2 (de) | 1994-08-25 |
| US5541127A (en) | 1996-07-30 |
| US5432367A (en) | 1995-07-11 |
| DE4212494A1 (de) | 1992-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5618384A (en) | Method for forming residue free patterned conductor layers upon high step height integrated circuit substrates using reflow of photoresist | |
| US5688704A (en) | Integrated circuit fabrication | |
| US5589423A (en) | Process for fabricating a non-silicided region in an integrated circuit | |
| US5164331A (en) | Method of forming and etching titanium-tungsten interconnects | |
| US6083815A (en) | Method of gate etching with thin gate oxide | |
| JP3248072B2 (ja) | 酸化膜エッチング方法 | |
| JPH04318937A (ja) | 半導体装置およびその製造方法 | |
| US5001082A (en) | Self-aligned salicide process for forming semiconductor devices and devices formed thereby | |
| US6015741A (en) | Method for forming self-aligned contact window | |
| US6225202B1 (en) | Selective etching of unreacted nickel after salicidation | |
| US5861343A (en) | Method for fabricating an aligned opening using a photoresist polymer as a side wall spacer | |
| US7432163B2 (en) | Method of manufacturing semiconductor device that includes forming adjacent field regions with a separating region therebetween | |
| US20050019992A1 (en) | Method for manufacturing gate electrode for use in semiconductor device | |
| JP3746907B2 (ja) | 半導体装置の製造方法 | |
| US6184117B1 (en) | Method for reducing lateral silicide formation for salicide process by additional capping layer above gate | |
| US6569784B1 (en) | Material of photoresist protect oxide | |
| US6642592B2 (en) | Semiconductor device and method for fabricating same | |
| US6191016B1 (en) | Method of patterning a layer for a gate electrode of a MOS transistor | |
| KR100249384B1 (ko) | 접촉홀 형성방법 | |
| US5990018A (en) | Oxide etching process using nitrogen plasma | |
| JPH06151390A (ja) | ドライエッチングの後処理方法 | |
| KR20060000482A (ko) | 반도체 소자의 게이트 형성방법 | |
| JPS6161423A (ja) | ドライエツチング方法 | |
| JPH1056080A (ja) | 半導体装置の製造方法 | |
| JPH11220123A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970805 |
|
| LAPS | Cancellation because of no payment of annual fees |