JPS61287246A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61287246A JPS61287246A JP12955785A JP12955785A JPS61287246A JP S61287246 A JPS61287246 A JP S61287246A JP 12955785 A JP12955785 A JP 12955785A JP 12955785 A JP12955785 A JP 12955785A JP S61287246 A JPS61287246 A JP S61287246A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- insulating film
- etching
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多ｌ１Ｉｉ構造の半導体装置の製造方法に関す
るものでおる。
るものでおる。
本発明は多層構造の半導体装置の製造方法におわて、多
結晶シリコン膜上に形成した第二の絶縁膜を、テーパー
状にエツチングすることにより、前記多結晶シリコン膜
および第一の絶縁膜により生ずる段差を軽減し、導［＠
の断線および導を膜をエツチングした場合のエツチング
残りを防止するものである。
結晶シリコン膜上に形成した第二の絶縁膜を、テーパー
状にエツチングすることにより、前記多結晶シリコン膜
および第一の絶縁膜により生ずる段差を軽減し、導［＠
の断線および導を膜をエツチングした場合のエツチング
残りを防止するものである。
従来、この種の製造方法としては嶋２図に示す。
ようなものがあった、子２図αにおいてフォトレシスト
１５をマスクとして絶縁膜１４を異方性エツチングを行
ない（ｂ図）、さらにフォトレジスト１５、絶縁１［１
６をマスクとして多結晶シリコン膜１３のエツチングを
行ない（０図）、絶縁膜１６．多結晶シリコン膜１７を
マスクとして絶縁膜１２のエツチングを行なうとｄ図の
ような形状になる。
１５をマスクとして絶縁膜１４を異方性エツチングを行
ない（ｂ図）、さらにフォトレジスト１５、絶縁１［１
６をマスクとして多結晶シリコン膜１３のエツチングを
行ない（０図）、絶縁膜１６．多結晶シリコン膜１７を
マスクとして絶縁膜１２のエツチングを行なうとｄ図の
ような形状になる。
〔発明が解決しようとする問題点及び目的〕この場合、
第２図６のように半導体基板の表面にシリコン酸化膜１
９を形成すると同時に、多結晶シリコン膜１７の側面に
シリコン酸化膜１９を形成すると、多結晶シリコンｌ１
ｋ１７と絶縁膜１６による段差ができ、嬉２図ｆに示す
、ように、導電膜２０を形成した場合、この段差により
導ｗＬ膜加が切断さｎ。
第２図６のように半導体基板の表面にシリコン酸化膜１
９を形成すると同時に、多結晶シリコン膜１７の側面に
シリコン酸化膜１９を形成すると、多結晶シリコンｌ１
ｋ１７と絶縁膜１６による段差ができ、嬉２図ｆに示す
、ように、導電膜２０を形成した場合、この段差により
導ｗＬ膜加が切断さｎ。
あるいは導ＷＬ膜加をエツチングした場合、エツチング
残りが生ずる間惺があった。
残りが生ずる間惺があった。
そこで、本発明は従来のこのような問題点を解決するた
め、第１図すのように、多結晶シリコン酸化上の絶縁膜
６を等方性エツチングによりテーパー状にして、第１図
ｅに示す如く多結晶シリコン膜７と絶縁膜６による段差
を軽減すること金目的としている。
め、第１図すのように、多結晶シリコン酸化上の絶縁膜
６を等方性エツチングによりテーパー状にして、第１図
ｅに示す如く多結晶シリコン膜７と絶縁膜６による段差
を軽減すること金目的としている。
Ｃ問題点を解決するための手段〕
本発明の半導体装置の製造方法は、
α）半導体基板の表面に哨−の絶縁ｉを形成する工程と
、 ｂ）前記哨−の絶縁膜上に、多結晶シリコン膜、第二の
絶縁膜を順次形成する工程と、 ｃ） ７オトレジストをマスクとして前記第二の絶縁
膜を等方性エツチングにより、テーパー状にエツチング
する工程と、 ｄ）前記フォトレジスト、第二の絶縁膜をマスクとして
、前記多結晶シリコン膜をエツチングする工程と、 ｅ）前記第二の絶縁膜、多結晶シリコン膜をマスクとし
て前記第一の絶縁ｌｌ＆ｌをエツチングする工程と、 ｆ）ＰＭ記半導体基板の表面にシリコン酸化膜を形成す
ると同時に、前記多結晶シリコン膜の側面にシリコン酸
化膜を形成する工程と、 ｇ）前記兎二の絶縁膜およびシリコン酸化膜上に、導１
膜ｔ−形成する工程とを含むことを特徴とする。
、 ｂ）前記哨−の絶縁膜上に、多結晶シリコン膜、第二の
絶縁膜を順次形成する工程と、 ｃ） ７オトレジストをマスクとして前記第二の絶縁
膜を等方性エツチングにより、テーパー状にエツチング
する工程と、 ｄ）前記フォトレジスト、第二の絶縁膜をマスクとして
、前記多結晶シリコン膜をエツチングする工程と、 ｅ）前記第二の絶縁膜、多結晶シリコン膜をマスクとし
て前記第一の絶縁ｌｌ＆ｌをエツチングする工程と、 ｆ）ＰＭ記半導体基板の表面にシリコン酸化膜を形成す
ると同時に、前記多結晶シリコン膜の側面にシリコン酸
化膜を形成する工程と、 ｇ）前記兎二の絶縁膜およびシリコン酸化膜上に、導１
膜ｔ−形成する工程とを含むことを特徴とする。
以下、本発明について、実施か１に基づき詳細に説明す
る。
る。
＠１図は本発明の実施例を工程順に示す図である。まず
０図のように、半導体基板１の表面にシリコン酸化膜２
．多結晶シリコン膜３．シリコン酸化膜４を順次形成す
る。その上に７オトレジス）１ｉ１１５をパターニング
する。
０図のように、半導体基板１の表面にシリコン酸化膜２
．多結晶シリコン膜３．シリコン酸化膜４を順次形成す
る。その上に７オトレジス）１ｉ１１５をパターニング
する。
次に０図においてフォトレジスト層５をマスクにシリコ
ン酸化膜４の等方性エツチングを行なうとシリコン酸化
膜はｂ図の６のような形状になる。
ン酸化膜４の等方性エツチングを行なうとシリコン酸化
膜はｂ図の６のような形状になる。
次にｂ図においてフォトレジスト層５．シリコン酸化［
６をマスクとして、多結晶シリコン膜３のエツチングを
行なうと、この多結晶シリコン膜は０図の７のよりな形
状になる。
６をマスクとして、多結晶シリコン膜３のエツチングを
行なうと、この多結晶シリコン膜は０図の７のよりな形
状になる。
次に０図においてシリコン酸化Ｆ４２にエツチングして
シリコン酸化膜ｆｄ図の８のような形状にした後８図の
ようにシリコン酸化膜９を形成し、その上にｆ図のよう
に、導［膜１０たとえば多結晶シリコン膜を形成する。
シリコン酸化膜ｆｄ図の８のような形状にした後８図の
ようにシリコン酸化膜９を形成し、その上にｆ図のよう
に、導［膜１０たとえば多結晶シリコン膜を形成する。
ここで、シリコン酸化膜６がテーパー状になっているた
め、シリコン酸化膜６と、多結晶シリコン膜７による段
差が軽減され、多結晶シリコン膜ｌＯのつきまわりがよ
くなり、多結晶シリコン＠１０をエツチングした場合、
エツチング残りがなくなる。なお、この多結晶シリコン
膜は、ポリサイド膜、シリサイド＠を用いてもよい。
め、シリコン酸化膜６と、多結晶シリコン膜７による段
差が軽減され、多結晶シリコン膜ｌＯのつきまわりがよ
くなり、多結晶シリコン＠１０をエツチングした場合、
エツチング残りがなくなる。なお、この多結晶シリコン
膜は、ポリサイド膜、シリサイド＠を用いてもよい。
上記の如く本発明の製造方法をとｎば、多結晶シリコン
膜上の絶縁膜がテーパー状になることにより、段差を軽
減でき、前記絶縁膜上に形成した導電膜の断線および導
ＷＬａａ′ｆ！：エッチングした場合のエツチングが残
りを防止でき製品の歩留１つが向上する。
膜上の絶縁膜がテーパー状になることにより、段差を軽
減でき、前記絶縁膜上に形成した導電膜の断線および導
ＷＬａａ′ｆ！：エッチングした場合のエツチングが残
りを防止でき製品の歩留１つが向上する。
＠１図０）〜（イ）は、本発明による半導体装置の工程
断面図、第２図（ｃｚ）〜ωは従来の方法による半導体
装置の工程断面図を示す。 なお図において１．１１・・半導体基板、２．’８．。 １２ 、１８・Φ絶縁膜ｓ ａ ＃ ７ ＃ １３ ＃
１７・・多結晶シリコン膜、 ４ 、６ 、１４ 、
１６・・絶縁膜、 ５ 、１５・・フォトレジスートｌ
［，９，１９・−シリコン酸化膜、 １（１、２０・・
導電膜である。 以上
断面図、第２図（ｃｚ）〜ωは従来の方法による半導体
装置の工程断面図を示す。 なお図において１．１１・・半導体基板、２．’８．。 １２ 、１８・Φ絶縁膜ｓ ａ ＃ ７ ＃ １３ ＃
１７・・多結晶シリコン膜、 ４ 、６ 、１４ 、
１６・・絶縁膜、 ５ 、１５・・フォトレジスートｌ
［，９，１９・−シリコン酸化膜、 １（１、２０・・
導電膜である。 以上
Claims (1)
- （１）ａ）半導体基板の表面に第一の絶縁膜を形成する
工程と ｂ）前記第一の絶縁膜上に多結晶シリコン膜、第二の絶
縁膜を順次形成する工程と ｃ）フォトレジストをマスクとして前記第二の絶縁膜を
、等方性エッチングにより、テーパー状にエッチングす
る工程と、 ｄ）前記フォトレジスト、第二の絶縁膜をマスクとして
、前記多結晶シリコン膜をエッチングする工程と、 ｅ）前記第二の絶縁膜、多結晶シリコン膜をマスクとし
て前記第一の絶縁膜をエッチングする工程と、 ｆ）前記半導体基板の表面にシリコン酸化膜を形成する
と同時に、前記多結晶シリコン膜の側面にシリコン酸化
膜を形成する工程と、 ｇ）前記第二の絶縁膜およびシリコン酸化膜上に、導電
膜を形成する工程とを含むことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12955785A JPS61287246A (ja) | 1985-06-14 | 1985-06-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12955785A JPS61287246A (ja) | 1985-06-14 | 1985-06-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61287246A true JPS61287246A (ja) | 1986-12-17 |
Family
ID=15012439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12955785A Pending JPS61287246A (ja) | 1985-06-14 | 1985-06-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61287246A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541127A (en) * | 1991-04-17 | 1996-07-30 | Mitsubishi Denki Kabushiki Kaisha | Manufacturing method of sidewall insulating film |
-
1985
- 1985-06-14 JP JP12955785A patent/JPS61287246A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541127A (en) * | 1991-04-17 | 1996-07-30 | Mitsubishi Denki Kabushiki Kaisha | Manufacturing method of sidewall insulating film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61287246A (ja) | 半導体装置の製造方法 | |
| JPH0254960A (ja) | 半導体装置の製造方法 | |
| JPH0645614A (ja) | 読出し専用半導体メモリの製造方法 | |
| JP3271090B2 (ja) | 半導体装置の製法 | |
| JPS6286715A (ja) | 半導体装置の製造方法 | |
| JPS62216343A (ja) | 半導体装置の製造方法 | |
| JPS59181648A (ja) | 半導体装置の製造方法 | |
| JPH04123458A (ja) | 半導体装置の製造方法 | |
| JPS5823745B2 (ja) | Ｍｏｓ ガタシユウセキカイロソウチノ セイゾウホウホウ | |
| JPS62260320A (ja) | 半導体装置の製造方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPH03175676A (ja) | 半導体装置 | |
| JPH1032264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS63296277A (ja) | 半導体集積回路装置 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS62206873A (ja) | 半導体装置の製造方法 | |
| JPH03181135A (ja) | 半導体装置の製造方法 | |
| JPS63240042A (ja) | 半導体装置の製造方法 | |
| JPH0621095A (ja) | 半導体装置の製造方法 | |
| JPH04326750A (ja) | 半導体装置の製造方法 | |
| JPS6047445A (ja) | 半導体装置の製造方法 | |
| JPH0613605A (ja) | 半導体装置及びその製造方法 | |
| JPH01246848A (ja) | 半導体装置の製造方法 | |
| JPH06163558A (ja) | 半導体装置およびその製造方法 |