JPS6047445A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6047445A JPS6047445A JP15495483A JP15495483A JPS6047445A JP S6047445 A JPS6047445 A JP S6047445A JP 15495483 A JP15495483 A JP 15495483A JP 15495483 A JP15495483 A JP 15495483A JP S6047445 A JPS6047445 A JP S6047445A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- layer
- layer wiring
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、第１屡目の配線と第２層目の配線をコンタク
ト穴を介して電気的に導通させる多層配線技術の製造方
法に関する。
ト穴を介して電気的に導通させる多層配線技術の製造方
法に関する。
従来法を、第１図（ａ） 、 （ｂ）を用いて説明する
。まず、第１層目の配線１，２と第２層目の配線６゜７
を電気的に導通させるために、第１層目の配線を形成後
、全面に絶縁膜３を堆積し、通常の写真食刻技術を用い
て、第１層目の配線１，２の上に第２層目の配線と電気
的な導通をもたらす開孔部４．５をそれぞれ設け１次に
２層目の配線６，７を形成する。第１図（ａ）は、同図
（ｂ）の一点鎖線上での断面図を示したものである。
。まず、第１層目の配線１，２と第２層目の配線６゜７
を電気的に導通させるために、第１層目の配線を形成後
、全面に絶縁膜３を堆積し、通常の写真食刻技術を用い
て、第１層目の配線１，２の上に第２層目の配線と電気
的な導通をもたらす開孔部４．５をそれぞれ設け１次に
２層目の配線６，７を形成する。第１図（ａ）は、同図
（ｂ）の一点鎖線上での断面図を示したものである。
しかしながら従来法においては開孔部４，５を形成する
時、開孔部は第１層目の配線上に形成する必要があり、
この部分の配線は写真食刻技術で決まる最小寸法より合
わせずれの余裕Ｘだけ片側でＸ両側で２Ｘだけ広げて形
成゛する必要がある。
時、開孔部は第１層目の配線上に形成する必要があり、
この部分の配線は写真食刻技術で決まる最小寸法より合
わせずれの余裕Ｘだけ片側でＸ両側で２Ｘだけ広げて形
成゛する必要がある。
そのため第１図（ｂ）に示すように第１層目の配線１と
２の間隔Ｉｔ、は写真食刻技術で決まる最小寸法よりＸ
だけ太き（とらなければならない。そのため配線間の距
離が縮まらず配線の密度を上げる事が困難になり、ＬＳ
Ｉの高集積化を妨げる大きな要因となっていた。
２の間隔Ｉｔ、は写真食刻技術で決まる最小寸法よりＸ
だけ太き（とらなければならない。そのため配線間の距
離が縮まらず配線の密度を上げる事が困難になり、ＬＳ
Ｉの高集積化を妨げる大きな要因となっていた。
本発明は、上記従来法の問題に鑑みてなされたもので、
コンタクト孔開孔の際、マスク合わせの余裕を不要にし
、第一層目の配線間距離を写真食刻技術で決まる最小寸
法で形成し、配線の高密度化を可能にした半導体装置の
製造方法を提供するものである。
コンタクト孔開孔の際、マスク合わせの余裕を不要にし
、第一層目の配線間距離を写真食刻技術で決まる最小寸
法で形成し、配線の高密度化を可能にした半導体装置の
製造方法を提供するものである。
本発明の方法では、第２層目の配線を形成した後、全面
に段差部に堆積した膜が平坦部に堆積した膜に比べて、
エツチング速度がはやくなる性質を持つ絶縁性の膜を堆
積し、上記絶縁膜の性質を用いて２層目の配線と電気的
な導通を必要とする部分の第一層目の配線の段差部に堆
積した絶縁膜を選択的に除去し、第一層目配線の少なく
とも側壁の一部を露出する。その後上記側壁の開孔部を
、選択的にメタルで埋め込み導通を持った配線を形成す
る。
に段差部に堆積した膜が平坦部に堆積した膜に比べて、
エツチング速度がはやくなる性質を持つ絶縁性の膜を堆
積し、上記絶縁膜の性質を用いて２層目の配線と電気的
な導通を必要とする部分の第一層目の配線の段差部に堆
積した絶縁膜を選択的に除去し、第一層目配線の少なく
とも側壁の一部を露出する。その後上記側壁の開孔部を
、選択的にメタルで埋め込み導通を持った配線を形成す
る。
本発明によればコンタクト開孔部を形成するマスクを第
一層目の配線上に形成する必要がなくなりしたがってコ
ンタクト開孔部で、第一層目配線をコンタクト穴よりマ
スク合わせずれに対する余裕分だけ太き（する必要がな
（なる。そのため平行に並んだ第一層目の配線間距離は
、写真食刻工程で決まる最小寸法で形成する事ができ配
線密度を飛躍的に向上する事ができる。さらに本発明の
方法ではコンタクト孔がメタルで埋め込まれているため
第２層目の配線がコンタクト部で段差のために、薄くな
ったり切れたりする事がなくなり、２層目の配線の信頼
性が著しく向上した。
一層目の配線上に形成する必要がなくなりしたがってコ
ンタクト開孔部で、第一層目配線をコンタクト穴よりマ
スク合わせずれに対する余裕分だけ太き（する必要がな
（なる。そのため平行に並んだ第一層目の配線間距離は
、写真食刻工程で決まる最小寸法で形成する事ができ配
線密度を飛躍的に向上する事ができる。さらに本発明の
方法ではコンタクト孔がメタルで埋め込まれているため
第２層目の配線がコンタクト部で段差のために、薄くな
ったり切れたりする事がなくなり、２層目の配線の信頼
性が著しく向上した。
またメタルを関して接続するためＰ型とＮ型の不純物を
含む導体を接続する事も出来、配線の設計がしやす＜０
ＭＯ８等でより微細化・高ｓｆＮ什が出来る。
含む導体を接続する事も出来、配線の設計がしやす＜０
ＭＯ８等でより微細化・高ｓｆＮ什が出来る。
本発明の実施例を第２図に示して説明する。第２図（ｄ
）は平面図であり、Ａ−Ａ’の断面の工程を第２図（ａ
） 、 （ｂ） ？ （Ｃ）に示す。
）は平面図であり、Ａ−Ａ’の断面の工程を第２図（ａ
） 、 （ｂ） ？ （Ｃ）に示す。
まず、半導体基板（２１）上に例えば、ＣＶＤ法により
、ＳｔＯ，膜（２２）を約０．６μｍ形成したのち１例
えば、ＣＶＤ法により不純物を含む導電性のｐｏｌｙ−
８ｉ膜（２３）を約０．４μｍを選択的に形成する。そ
の後例えばＣｖＤ決ニョ゛す、ｓｉｏ、膜（２４） ヲ
０．３μｍ程度全面形成する。その上に、例えば、ＣＶ
Ｄ法により、不純物を含む導電性のＰｏ１ｙ−８ｉ膜（
２５）を約０．４μｍ程度、選択的に形成する。その後
、全面に例えばＮ、０ガスとＳｉＨ，ガスを反応さセル
プラズマ−ＣｖＤ法ニより、Ｓｉｎ、膜（２６）’）０
．２μｍ程度形成する。次に例えば通常の写真蝕刻法を
用いてコンタクト部のみを開孔するように選択的にフォ
トレジスト（２７）を形成する。（第２図（ａ） ）’ 次に例えばＮＨ４Ｆ”液でプラズマ−８ｉ Ｏｔ １ｔ
Ｅ（２６）を例えば１分根度エツチングしてコンタクト
部となる Ｐｏ ｌ ｙ−８ｉ膜（２５）の側壁部とそ
の近（のｐｏｌｙ−８ｉ膜（２３）の上部を露出させる
。この時プラズマ−８ｉｎ！膜の段差部では、平坦部に
堆積した膜に比らべ、約２０倍程度エツチングレートが
速いので、第２図すの形状は容易に形成出来る。
、ＳｔＯ，膜（２２）を約０．６μｍ形成したのち１例
えば、ＣＶＤ法により不純物を含む導電性のｐｏｌｙ−
８ｉ膜（２３）を約０．４μｍを選択的に形成する。そ
の後例えばＣｖＤ決ニョ゛す、ｓｉｏ、膜（２４） ヲ
０．３μｍ程度全面形成する。その上に、例えば、ＣＶ
Ｄ法により、不純物を含む導電性のＰｏ１ｙ−８ｉ膜（
２５）を約０．４μｍ程度、選択的に形成する。その後
、全面に例えばＮ、０ガスとＳｉＨ，ガスを反応さセル
プラズマ−ＣｖＤ法ニより、Ｓｉｎ、膜（２６）’）０
．２μｍ程度形成する。次に例えば通常の写真蝕刻法を
用いてコンタクト部のみを開孔するように選択的にフォ
トレジスト（２７）を形成する。（第２図（ａ） ）’ 次に例えばＮＨ４Ｆ”液でプラズマ−８ｉ Ｏｔ １ｔ
Ｅ（２６）を例えば１分根度エツチングしてコンタクト
部となる Ｐｏ ｌ ｙ−８ｉ膜（２５）の側壁部とそ
の近（のｐｏｌｙ−８ｉ膜（２３）の上部を露出させる
。この時プラズマ−８ｉｎ！膜の段差部では、平坦部に
堆積した膜に比らべ、約２０倍程度エツチングレートが
速いので、第２図すの形状は容易に形成出来る。
その後フォトレジスト（２７）を除去する次に第２図（
Ｃ）に示すようにタングステン弗化ガス（ＷＦａ ）
ト水素ガス（Ｈ２）を用いて気相成長法を行なうとタン
グステン（２８）が露出したＰｏ Ｉｙ−８ｉ （２５
） （ｒ）倶１壁部とＰｏ Ｉ ｙ−８Ｌ （２３）の
上部に選択的に成長していき、Ｐｏ１ｙ−８ｉ（２５）
と（２３）の両側から、成長してきたタングステン同士
が、くっつ（事ζこより。
Ｃ）に示すようにタングステン弗化ガス（ＷＦａ ）
ト水素ガス（Ｈ２）を用いて気相成長法を行なうとタン
グステン（２８）が露出したＰｏ Ｉｙ−８ｉ （２５
） （ｒ）倶１壁部とＰｏ Ｉ ｙ−８Ｌ （２３）の
上部に選択的に成長していき、Ｐｏ１ｙ−８ｉ（２５）
と（２３）の両側から、成長してきたタングステン同士
が、くっつ（事ζこより。
タングステン（２８）によりｐｏｌｙ−８ｉ（２５）と
Ｐｏ１ｙ−７９ｉ （２３） が導通となる。
Ｐｏ１ｙ−７９ｉ （２３） が導通となる。
その後必要ならば全面に例えばＣＶＤ法により保護膜を
形成する。
形成する。
本発明によれば。
一層目の配線上に写真食刻技術でコンタクト穴を形成し
ている従来技術では、一層目配線の最大幅は、最小コン
タクト寸法に合わせずれの余裕分を加えた寸法以下には
細（できないが、本発明の方法によれば、配線の最大幅
を加工寸法限界まで細める事ができる。また従来法では
、コンタクト穴を形成し、２層目の配線を形成している
ため、コンタクト穴をエツチングする時コンタクト部の
一層目配線表面にエツチングガスからの汚染物等が堆積
しコンタクト抵抗が高くなる問題が生じる問題があった
が、この方法では、コンタクト開孔部のエツチングには
緩衝弗度を用いているため一層目配線へのダメージや汚
染は少なく良好なコンタクト特性が得らｎる。
ている従来技術では、一層目配線の最大幅は、最小コン
タクト寸法に合わせずれの余裕分を加えた寸法以下には
細（できないが、本発明の方法によれば、配線の最大幅
を加工寸法限界まで細める事ができる。また従来法では
、コンタクト穴を形成し、２層目の配線を形成している
ため、コンタクト穴をエツチングする時コンタクト部の
一層目配線表面にエツチングガスからの汚染物等が堆積
しコンタクト抵抗が高くなる問題が生じる問題があった
が、この方法では、コンタクト開孔部のエツチングには
緩衝弗度を用いているため一層目配線へのダメージや汚
染は少なく良好なコンタクト特性が得らｎる。
また、２層目の配線を形成してからコンタクト部を形成
するために、２層目の配線が形成しやすく（断切れ）ま
た表面が平坦であるため写真蝕刻法もやりやすい。さら
にコンタクトのレジストの寸法は、小さくしな（でも良
いので、コンタクトの歩留りを向上できる。すなわち形
成されるコンタクト部は配線（２層と１層の重なり部）
に自己整合で形成されるためであり、コンタクトのレジ
ストの寸法の大きさによらないためである。このため、
積置の高い合せや、微細なレジストパターンを形成する
必要がないため、コストダウンも計れる。
するために、２層目の配線が形成しやすく（断切れ）ま
た表面が平坦であるため写真蝕刻法もやりやすい。さら
にコンタクトのレジストの寸法は、小さくしな（でも良
いので、コンタクトの歩留りを向上できる。すなわち形
成されるコンタクト部は配線（２層と１層の重なり部）
に自己整合で形成されるためであり、コンタクトのレジ
ストの寸法の大きさによらないためである。このため、
積置の高い合せや、微細なレジストパターンを形成する
必要がないため、コストダウンも計れる。
上記説明では、ｐｏｌｙ−Ｓｉ間で行なったが、ｐｏ
ｌ ｙ−８ｉとＳｉ基板の拡散層間でも良い。この時ｐ
ｏｌｙ−８１基板の不純物が異なりていても良い。ま１
２１’ｏ １ ｙ−ｓｉとＭｏＳｉ等の積層でも良い。
ｌ ｙ−８ｉとＳｉ基板の拡散層間でも良い。この時ｐ
ｏｌｙ−８１基板の不純物が異なりていても良い。ま１
２１’ｏ １ ｙ−ｓｉとＭｏＳｉ等の積層でも良い。
またプラズマ−８ｉＯ，の代わりに同効果のエツチング
特性を持つ絶縁膜なら良い。例えば、スフくツタ法によ
るＳ ’ Ｏｔ ｅ Ｓ Ｉ Ｎ 、等の絶縁膜である
。
特性を持つ絶縁膜なら良い。例えば、スフくツタ法によ
るＳ ’ Ｏｔ ｅ Ｓ Ｉ Ｎ 、等の絶縁膜である
。
また前記メタルとしてＷを用いたが他の選択的に形成出
来る導電性膜であれば良い。例えば第２図（ｂ）の後に
全面に例えば、スパッタ法により、白金（ｐｔ）を５０
０Ａ程度形成した後、例えば５５０℃のＩ（ｔ とＮ、
ガス雰囲気中で３０分程度の熱処理を行なう事により、
ｐｏｌｙ−８ｉの露出した所のみにｐｔ−８ｉを形成
し、その後例えば王水処理により、他の５ｉｏｔ上のｐ
ｔを除去する。このｐｔ−８ｉにより、 Ｐｏ ｌ ）
’−８ｉ （２５）と（２３）を導通させる。
来る導電性膜であれば良い。例えば第２図（ｂ）の後に
全面に例えば、スパッタ法により、白金（ｐｔ）を５０
０Ａ程度形成した後、例えば５５０℃のＩ（ｔ とＮ、
ガス雰囲気中で３０分程度の熱処理を行なう事により、
ｐｏｌｙ−８ｉの露出した所のみにｐｔ−８ｉを形成
し、その後例えば王水処理により、他の５ｉｏｔ上のｐ
ｔを除去する。このｐｔ−８ｉにより、 Ｐｏ ｌ ）
’−８ｉ （２５）と（２３）を導通させる。
この方法によるように、シリサイド化によっても同様本
発明の効果が得られる。
発明の効果が得られる。
また二層配線で説明したが三層以上の配線でも同じく接
続できる。またＮＨ，Ｆのエツチングの代わりにＨ，Ｏ
とＨＦの混合液でも良い。
続できる。またＮＨ，Ｆのエツチングの代わりにＨ，Ｏ
とＨＦの混合液でも良い。
また配線間の絶縁膜（２４）の膜厚が９すい場合は、第
１層あるいは第１ ｊ＠ Ｃｌ）みに選択的に導電性膜
を形成する事により、他の配線と導通させる事が出来る
。この場合、配線材料がより広（遇択出来る。
１層あるいは第１ ｊ＠ Ｃｌ）みに選択的に導電性膜
を形成する事により、他の配線と導通させる事が出来る
。この場合、配線材料がより広（遇択出来る。
すなわち、ｐｏｌｙ−８ｉとｆｖＩｏＳｉ、Ｓｉ基板と
ＭＯＳム。
ＭＯＳム。
ｐｏｌｙ−３ｉとＡＪ等、いろいろ出来る。
第１図（ａ）（ｂ）は夫々従来法の断面図及び平面図、
第２図ｔａ）〜（Ｃ）は、本発明の一実施例の断面■、
第２１’Ｊ （ｄ）はその平面図である。 図において、 １ ｅ ２ ｅ ５ ｅ ６ ｖ ７・・・配線、３・
・・絶縁膜、２１・・・Ｓｉ基板、２２，２４，２６・
・・絶縁膜（Ｓｉｌｌ、２３．２５−配Ｈ（ｐｏｌｙ−
ｓｔ）、２７＝−ｒスフ（７オトレジスト）、２８・・
・メタｙｂ（Ｗ）％２９・・・２６の開孔。 代理人弁理士 則 近 憲 佑（他１名）第 １ 区 第２図
第２図ｔａ）〜（Ｃ）は、本発明の一実施例の断面■、
第２１’Ｊ （ｄ）はその平面図である。 図において、 １ ｅ ２ ｅ ５ ｅ ６ ｖ ７・・・配線、３・
・・絶縁膜、２１・・・Ｓｉ基板、２２，２４，２６・
・・絶縁膜（Ｓｉｌｌ、２３．２５−配Ｈ（ｐｏｌｙ−
ｓｔ）、２７＝−ｒスフ（７オトレジスト）、２８・・
・メタｙｂ（Ｗ）％２９・・・２６の開孔。 代理人弁理士 則 近 憲 佑（他１名）第 １ 区 第２図
Claims (2)
- （１）第１の配線と第２の配線とを絶縁膜を介して少な
くとも交差あるいは一部に重なりを持って形成する工程
と、全面に段差部に堆積した膜が平坦部に堆積した膜に
比−らべて、エツチング速度が速（なる性質を持つ第１
の絶縁膜を堆積する工程と。 第２の配線をマスクとして第１の絶縁膜の少な（とも一
部を選択除去し、少な（とも前記第１の配線と第２の配
線の一部を露出させる工程と、配線％ｆｉｉ、出部分に
導電性膜を選択的に形成する事により、前記第１の配線
と第２の配線とを接続する事を特徴とする半導体装置の
製造方法。 - （２）第１の配線と第２の配線の露出させた部分に導電
性膜を選択的に形成する工程において、メタルハロゲン
化物ガスを用いた気相成長法による事を特徴とす−る前
記特許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15495483A JPS6047445A (ja) | 1983-08-26 | 1983-08-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15495483A JPS6047445A (ja) | 1983-08-26 | 1983-08-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6047445A true JPS6047445A (ja) | 1985-03-14 |
| JPH0550139B2 JPH0550139B2 (ja) | 1993-07-28 |
Family
ID=15595541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15495483A Granted JPS6047445A (ja) | 1983-08-26 | 1983-08-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6047445A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03120828A (ja) * | 1989-10-04 | 1991-05-23 | Nec Corp | 半導体装置及びその製造方法 |
-
1983
- 1983-08-26 JP JP15495483A patent/JPS6047445A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03120828A (ja) * | 1989-10-04 | 1991-05-23 | Nec Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0550139B2 (ja) | 1993-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04233230A (ja) | 半導体基板上の隔置されたシリコン領域の相互接続方法 | |
| JPH10335450A (ja) | 半導体装置及びその製造方法 | |
| JPS6146081A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS5842227A (ja) | 半導体装置の製造方法 | |
| JPS6047445A (ja) | 半導体装置の製造方法 | |
| JPH10229086A (ja) | 半導体装置およびその製造方法 | |
| JPH0697288A (ja) | 半導体装置の製造方法 | |
| KR950003221B1 (ko) | 반도체장치 제조방법 | |
| JP2543192B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5931216B2 (ja) | 半導体装置の製造方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JPH0547756A (ja) | 半導体装置の製造方法 | |
| JP2790514B2 (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPS6120154B2 (ja) | ||
| JPH08172128A (ja) | 半導体装置及びその製造方法 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS59121855A (ja) | 半導体装置 | |
| JPH04348054A (ja) | 半導体装置の製造方法 | |
| JPH0230113A (ja) | 半導体集積回路装置 | |
| JPH05259293A (ja) | 半導体装置及びその製造方法 | |
| JPH03112151A (ja) | 能動層積層素子 |