JPS59121855A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59121855A JPS59121855A JP22102882A JP22102882A JPS59121855A JP S59121855 A JPS59121855 A JP S59121855A JP 22102882 A JP22102882 A JP 22102882A JP 22102882 A JP22102882 A JP 22102882A JP S59121855 A JPS59121855 A JP S59121855A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring layer
- layer
- silicon substrate
- mosi2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は半導体装置、特にシリコン基板内に金属シリサ
イドを設けた構造をもつ半導体装置に関する。
イドを設けた構造をもつ半導体装置に関する。
（ｂｌ 従来技術と問題点
半導体築積回路（ＩＣ）においては、ＬＳ Ｉ。
ＶＬＳ Ｉと高度に集積化され、それに伴って基板上に
複数の配線層が多層に形成されている。しかし、出来る
だけ積層数を減少する方が断線や短絡を少なくして高信
頼化することになるため、素子が形成されていない余剰
領域が多い場合にはシリコン基板内に高濃度に不純物を
含有さゼた導電層を設け、これを配線層として利用して
いる。
複数の配線層が多層に形成されている。しかし、出来る
だけ積層数を減少する方が断線や短絡を少なくして高信
頼化することになるため、素子が形成されていない余剰
領域が多い場合にはシリコン基板内に高濃度に不純物を
含有さゼた導電層を設け、これを配線層として利用して
いる。
第１図はその実施例の断面図で、１はＰ型半導体基板、
２は燐を含有させたＮ型導電層、３はその上に生成した
二酸化シリコン（Ｓｉ０２ ） ｌＩ沁４ 。
２は燐を含有させたＮ型導電層、３はその上に生成した
二酸化シリコン（Ｓｉ０２ ） ｌＩ沁４ 。
５はアルミニウム配線層である。このように形成すれば
、平面上でアルミニウム配線層４（これは紙面に垂直な
配線層である）とアルミニウム配線Ｎ５とを交差させる
ことができるから、極めて有効に配線構造を形成するこ
とができる。
、平面上でアルミニウム配線層４（これは紙面に垂直な
配線層である）とアルミニウム配線Ｎ５とを交差させる
ことができるから、極めて有効に配線構造を形成するこ
とができる。
しかしながら、このような半導体基板内の導電層２は高
濃度に不純物を含有させても、その比抵抗がアルミニウ
ム配線層の比抵抗より２〜３桁程度高くて、その高抵抗
配線の為に特性上に明らかな態形Ｕを与えている。例え
ばアナログ回路のＩＣでは、論理回路ＩＣに比べて半導
体素子数が少なくて配線数が多いから上記の余剰領域を
利用した交差配線（クロスアンダ−配線）が良く使用さ
れるが、そのために動作上の欠陥を生じる問題がある。
濃度に不純物を含有させても、その比抵抗がアルミニウ
ム配線層の比抵抗より２〜３桁程度高くて、その高抵抗
配線の為に特性上に明らかな態形Ｕを与えている。例え
ばアナログ回路のＩＣでは、論理回路ＩＣに比べて半導
体素子数が少なくて配線数が多いから上記の余剰領域を
利用した交差配線（クロスアンダ−配線）が良く使用さ
れるが、そのために動作上の欠陥を生じる問題がある。
（Ｃ１発明の目的
本発明はこのような半導体基板内に設ける配線層の導電
性を改善した半導体装置を提案するものである。
性を改善した半導体装置を提案するものである。
（ｄｌ 発明の構成
その目的は、シリコン基板内に金属シリサイド配線層が
設けられ、該金属シリサイド配線層上に絶縁膜を介して
配線層が設けられた構造を有する半導体装置によって達
成させることができる。
設けられ、該金属シリサイド配線層上に絶縁膜を介して
配線層が設けられた構造を有する半導体装置によって達
成させることができる。
（８１発明の実施例
以下１図面を参照して説明すると、第２図は本発明にか
かる配線構造の断面図である。図示のように、シリコン
基板１１に金属シリサイド、例えばモリブデンシリサイ
ド（ＭｏＳｉ２ ） １２Ｎを設げ、これを通して交
差配線層を形成する。図において、１３は５ｉ０２膜、
１４．１５はアルミニウム配線層である。そうすると、
その比抵抗が１桁程度低くなって導電性が極めて良くな
る。
かる配線構造の断面図である。図示のように、シリコン
基板１１に金属シリサイド、例えばモリブデンシリサイ
ド（ＭｏＳｉ２ ） １２Ｎを設げ、これを通して交
差配線層を形成する。図において、１３は５ｉ０２膜、
１４．１５はアルミニウム配線層である。そうすると、
その比抵抗が１桁程度低くなって導電性が極めて良くな
る。
且つ、かような本発明にかかる配線構造の形成方法は高
濃度シリコン配線層の形成法と変わりなく、容易に形成
することができる。第３図ないし第７図はその形成工程
順断面図で、まづ第３図に示すようにシリコン基板１１
上に形成した膜厚１０００〜１５００人の５ｉ０２膜１
６を窓あけして、シリコン基板内に埋め込む配線層領域
を露出し、その上から膜厚１３５０人のモリブデン（Ｍ
Ｏ） 膜１７を真空蒸着により被着する。
濃度シリコン配線層の形成法と変わりなく、容易に形成
することができる。第３図ないし第７図はその形成工程
順断面図で、まづ第３図に示すようにシリコン基板１１
上に形成した膜厚１０００〜１５００人の５ｉ０２膜１
６を窓あけして、シリコン基板内に埋め込む配線層領域
を露出し、その上から膜厚１３５０人のモリブデン（Ｍ
Ｏ） 膜１７を真空蒸着により被着する。
次いで、第４図に示すように窒素中で５５０℃。
２０分間熱処理すると、シリコンとモリブデンとが反応
して膜厚約３０００人のＭｏＳｉ２層１２が形成される
。次いで、第５図に示すように５０°Ｃに温めた硝酸と
燐酸との混合溶液でエツチングすると、５ｊ０２膜上の
モリブデン膜１７は数秒で除去される。しかし、ＭｏＳ
ｉ２層はエツチングされない。
して膜厚約３０００人のＭｏＳｉ２層１２が形成される
。次いで、第５図に示すように５０°Ｃに温めた硝酸と
燐酸との混合溶液でエツチングすると、５ｊ０２膜上の
モリブデン膜１７は数秒で除去される。しかし、ＭｏＳ
ｉ２層はエツチングされない。
次いで、第６図に示すように高湿酸化気流中で１０００
℃、３時間熱処理すると、膜厚８０００人のＳｉ○２膜
１３が生成される。この場合、膜厚約３０００人のＭｏ
Ｓｉ２層１２の厚さは変わらずにそのままシリコン基板
内に埋められ、また５ｉ０２膜生成の膜厚はシリコン上
もまたＭｏＳ ４２層上も同しになる。
℃、３時間熱処理すると、膜厚８０００人のＳｉ○２膜
１３が生成される。この場合、膜厚約３０００人のＭｏ
Ｓｉ２層１２の厚さは変わらずにそのままシリコン基板
内に埋められ、また５ｉ０２膜生成の膜厚はシリコン上
もまたＭｏＳ ４２層上も同しになる。
次いで、第７図に示すように四弗化炭素（ＣＣＩ４ ）
を用いたりアクティブイオンエツチングにより５ｉ０２
膜１３を窓あけし、アルミニウム膜を被着してアルミニ
ウム配線層１４．１５を形成し、低抵抗の交差配線層が
得られる。
を用いたりアクティブイオンエツチングにより５ｉ０２
膜１３を窓あけし、アルミニウム膜を被着してアルミニ
ウム配線層１４．１５を形成し、低抵抗の交差配線層が
得られる。
（ｆｌ 発明の効果
以上は一実施例であるが、このような低抵抗の埋め込み
配線層を形成すれば、半導体装置の動作速度が向上する
。従って、本発明によれば半導体装置の高性能化がはか
れるものである。
配線層を形成すれば、半導体装置の動作速度が向上する
。従って、本発明によれば半導体装置の高性能化がはか
れるものである。
また、このような基板に埋没させる配線は、−］二記の
ＭＯ５ｉ ２層だけでなくタングステンシリザイｔ”
（ＷＳｉ２） 、白金シリサイド（ＰｔＳｉ）などそ
の他の金属シリサイドでも形成できることは言うまでも
ない。
ＭＯ５ｉ ２層だけでなくタングステンシリザイｔ”
（ＷＳｉ２） 、白金シリサイド（ＰｔＳｉ）などそ
の他の金属シリサイドでも形成できることは言うまでも
ない。
第１図は従来の構造断面図、第２図は本発明にかかる構
造断面図、第３図ないし第７図は本発明の形成工程順断
面図である。 図中、１は半導体基板、２はＮ型導電層、３゜１３．１
６は５ｉ０２膜、４，５，１４．１５はアルミニウム配
線層、１２はＭｏＳ ｉ ２層、１７はＭｏ１ｌ＊を示
している。 第１図 第２図 第３図 第４図 第５図 第６図 第７図
造断面図、第３図ないし第７図は本発明の形成工程順断
面図である。 図中、１は半導体基板、２はＮ型導電層、３゜１３．１
６は５ｉ０２膜、４，５，１４．１５はアルミニウム配
線層、１２はＭｏＳ ｉ ２層、１７はＭｏ１ｌ＊を示
している。 第１図 第２図 第３図 第４図 第５図 第６図 第７図
Claims (1)
- シリコン基板内に金属シリザイド配線層が設けられ、該
金属シリサイド配線層上に絶縁膜を介して配線層が設け
られた構造を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22102882A JPS59121855A (ja) | 1982-12-15 | 1982-12-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22102882A JPS59121855A (ja) | 1982-12-15 | 1982-12-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59121855A true JPS59121855A (ja) | 1984-07-14 |
Family
ID=16760349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22102882A Pending JPS59121855A (ja) | 1982-12-15 | 1982-12-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59121855A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8202111B2 (en) | 2009-01-16 | 2012-06-19 | Fujikura Ltd. | Connector and cable assembly |
| CN104517823A (zh) * | 2014-05-29 | 2015-04-15 | 上海华虹宏力半导体制造有限公司 | 硅化钨成膜工艺方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4864892A (ja) * | 1971-11-29 | 1973-09-07 | ||
| JPS5380986A (en) * | 1976-12-25 | 1978-07-17 | Toshiba Corp | Manufacture of semiconductor device |
-
1982
- 1982-12-15 JP JP22102882A patent/JPS59121855A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4864892A (ja) * | 1971-11-29 | 1973-09-07 | ||
| JPS5380986A (en) * | 1976-12-25 | 1978-07-17 | Toshiba Corp | Manufacture of semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8202111B2 (en) | 2009-01-16 | 2012-06-19 | Fujikura Ltd. | Connector and cable assembly |
| CN104517823A (zh) * | 2014-05-29 | 2015-04-15 | 上海华虹宏力半导体制造有限公司 | 硅化钨成膜工艺方法 |
| CN104517823B (zh) * | 2014-05-29 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 硅化钨成膜工艺方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| JPH0418735A (ja) | バイポーラ型半導体装置の製造方法 | |
| US4845050A (en) | Method of making mo/tiw or w/tiw ohmic contacts to silicon | |
| JPH0547760A (ja) | 半導体集積回路装置、その製造方法およびその製造に用いるスパツタターゲツト | |
| JP3213909B2 (ja) | 抵抗およびその作製方法 | |
| JPH06244185A (ja) | 配線構造とその製法 | |
| WO2019161617A1 (zh) | 阵列基板及阵列基板的制作方法 | |
| JPS59121855A (ja) | 半導体装置 | |
| US4871617A (en) | Ohmic contacts and interconnects to silicon and method of making same | |
| JPS6070743A (ja) | 半導体装置の製造方法 | |
| JPH065599A (ja) | 半導体装置及びその製造方法 | |
| KR950003221B1 (ko) | 반도체장치 제조방법 | |
| JPH0629294A (ja) | 半導体装置の製造方法 | |
| JPS5848940A (ja) | 半導体装置の製造方法 | |
| JPS6047445A (ja) | 半導体装置の製造方法 | |
| JPH04349629A (ja) | 半導体装置及びその製造方法 | |
| JP2822382B2 (ja) | 半導体装置及びその製造方法 | |
| KR940008375B1 (ko) | 반도체 소자의 제조방법 | |
| JPS639748B2 (ja) | ||
| JPS6068634A (ja) | 半導体装置 | |
| JPS6132477A (ja) | 半導体装置の製造方法 | |
| JPH07147403A (ja) | 半導体装置およびその製造方法 | |
| JPH0682628B2 (ja) | 半導体装置の製造方法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| JPH09246209A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 |