CN104517823B - 硅化钨成膜工艺方法 - Google Patents
硅化钨成膜工艺方法 Download PDFInfo
- Publication number
- CN104517823B CN104517823B CN201410234401.3A CN201410234401A CN104517823B CN 104517823 B CN104517823 B CN 104517823B CN 201410234401 A CN201410234401 A CN 201410234401A CN 104517823 B CN104517823 B CN 104517823B
- Authority
- CN
- China
- Prior art keywords
- tungsten silicide
- forming process
- silicide film
- substrate
- film forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 title claims abstract description 42
- 229910021342 tungsten silicide Inorganic materials 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 36
- DLYUQMMRRRQYAE-UHFFFAOYSA-N tetraphosphorus decaoxide Chemical compound O1P(O2)(=O)OP3(=O)OP1(=O)OP2(=O)O3 DLYUQMMRRRQYAE-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 238000010926 purge Methods 0.000 claims abstract description 16
- UEZVMMHDMIWARA-UHFFFAOYSA-N Metaphosphoric acid Chemical compound OP(=O)=O UEZVMMHDMIWARA-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- 238000010504 bond cleavage reaction Methods 0.000 claims abstract description 11
- 230000007017 scission Effects 0.000 claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 239000007789 gas Substances 0.000 claims description 27
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims description 11
- 239000011574 phosphorus Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000010792 warming Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000002245 particle Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种硅化钨成膜工艺方法，包括如下步骤：步骤一、提供一基片。步骤二、进行第一次加热处理以去除基片上的水汽。步骤三、进行第二次加热处理，对五氧化二磷或偏磷酸杂质进行断键处理；同时进行第一次气体吹扫。步骤四、在硅化钨成膜工艺腔中进行第二次气体吹扫，之后进行硅化钨成膜。本发明能防止硅化钨鼓包的形成，防止器件失效。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种硅化钨成膜工艺方法。
背景技术
硅化钨薄膜具有高熔点和低电阻率的优点，在大规模集成电路制造中应用广泛，常常用来改善硅和金属电极之间的欧姆接触。如MOS管的多晶硅栅极的顶部常常通过在多晶硅层顶部形成一层硅化钨来提升栅极的导电性能，MOS管的源漏极也能通过在源漏区表面形成硅化钨来降低源漏极的接触电阻。
现有硅化钨形成工艺中，一般需要在硅化钨成膜工艺前采用气态氢氟酸(VHF)来对硅表面的进行清洗以去除硅表面的自然氧化层。虽然VHF能够将自然氧化层去除，但是当多晶硅中掺杂由磷杂质时，磷会析出到多晶硅表面，并且在硅化钨成膜之前基片所处的环境中会有空气和水蒸气等存在，导致发生以下反应：
4P+5O2→2P2O5；
2P2O5+H2O→HPO3。
从磷(P)到五氧化二磷(P2O5)、再到偏磷酸(HPO3)，杂质颗粒会逐渐变大，但是尺寸都小于0.1微米，普通的光学检测设备很难检测得到，而现有技术中采用的VHF清洗方法却无法清洗上述杂质，所以最后在硅化钨成膜后会将上述杂质颗粒的缺陷放大，形成硅化钨鼓包，并会使器件失效。
发明内容
本发明所要解决的技术问题是提供一种硅化钨成膜工艺方法，能防止硅化钨鼓包的形成，防止器件失效。
为解决上述技术问题，本发明提供的硅化钨成膜工艺方法包括如下步骤：
步骤一、提供一基片，所述基片上形成的膜层包括用作MOS晶体管栅极导电层的多晶硅层，在所述多晶硅层中进行了磷掺杂。
步骤二、进行第一次加热处理以去除所述基片上的水汽。
步骤三、进行第二次加热处理，该第二次加热处理用于对所述多晶硅层表面由磷析出形成的五氧化二磷或偏磷酸杂质进行断键处理；同时，对所述基片表面进行第一次气体吹扫以去除断键处理后的所述五氧化二磷或偏磷酸杂质。
步骤四、将所述基片放置到硅化钨成膜工艺腔中，将所述硅化钨成膜工艺腔升温到硅化钨成膜工艺温度后对所述基片表面进行第二次气体吹扫，该第二次气体吹扫用于确保残留的所述五氧化二磷或偏磷酸杂质被进一步的去除；之后开始在所述基片上进行硅化钨成膜。
进一步的改进是，步骤二中的所述第一次加热处理采用低真空气氛，所述低真空气氛的真空范围为3×10-6托～9×10-6托，温度为250℃±20℃，处理时间为40秒。
进一步的改进是，步骤三中的所述第二次加热处理采用高真空气氛，所述高真空气氛的真空范围为5×10-7托～1×10-8托，温度为200℃±20℃，处理时间为60秒；所述第一次气体吹扫采用氩气吹扫，气体流量80sccm。
进一步的改进是，步骤五中的所述硅化钨成膜工艺温度为200℃±20℃；所述第二次气体吹扫采用氩气吹扫，气体流量为80sccm，处理时间为20秒。
本发明通过在硅化钨成膜工艺之前增加了两步加热处理工艺，分别用于对基片进行去水汽以及对五氧化二磷或偏磷酸杂质进行断键处理，并对断键处理后的杂质进行吹除，能够实现在硅化钨成膜之前将由磷析出而形成的五氧化二磷或偏磷酸杂质颗粒去除，从而能防止硅化钨鼓包的形成，防止了器件失效。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例的工艺流程图。
具体实施方式
如图1所示，是本发明实施例的工艺流程图，本发明实施例硅化钨成膜工艺方法包括如下步骤：
步骤一、提供一基片，所述基片上形成的膜层包括用作MOS晶体管栅极导电层的多晶硅层，在所述多晶硅层中进行了磷掺杂。
步骤二、进行第一次加热处理以去除所述基片上的水汽。所述第一次加热处理采用低真空气氛，所述低真空气氛的真空范围为3×10-6托～9×10-6托，温度为250℃±20℃，处理时间为40秒。
步骤三、进行第二次加热处理，该第二次加热处理用于对所述多晶硅层表面由磷析出形成的五氧化二磷或偏磷酸杂质进行断键处理；同时，对所述基片表面进行第一次气体吹扫以去除断键处理后的所述五氧化二磷或偏磷酸杂质。
所述第二次加热处理采用高真空气氛，所述高真空气氛的真空范围为5×10-7托～1×10-8托，温度为200℃±20℃，处理时间为60秒；所述第一次气体吹扫采用氩气吹扫，气体流量80sccm。
步骤四、将所述基片放置到硅化钨成膜工艺腔中，将所述硅化钨成膜工艺腔升温到硅化钨成膜工艺温度后对所述基片表面进行第二次气体吹扫，该第二次气体吹扫用于确保残留的所述五氧化二磷或偏磷酸杂质被进一步的去除；之后开始在所述基片上进行硅化钨成膜。所述硅化钨成膜工艺温度为200℃±20℃；所述第二次气体吹扫采用氩气吹扫，气体流量为80sccm，处理时间为20秒。
本发明实施例通过在硅化钨成膜工艺之前增加了两步加热处理工艺，分别用于对基片进行去水汽以及对五氧化二磷或偏磷酸杂质进行断键处理，并对断键处理后的杂质进行吹除，能够实现在硅化钨成膜之前将由磷析出而形成的五氧化二磷或偏磷酸杂质颗粒去除，从而能防止硅化钨鼓包的形成，防止了器件失效。
采用本发明实施例方法进行流片可以发现，本发明实施例方法所形成的硅化钨膜层中没有鼓包，能大大提高成品率。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (4)
1.一种硅化钨成膜工艺方法，其特征在于，包括如下步骤：
步骤一、提供一基片，所述基片上形成的膜层包括用作MOS晶体管栅极导电层的多晶硅层，在所述多晶硅层中进行了磷掺杂；
步骤二、进行第一次加热处理以去除所述基片上的水汽；
步骤三、进行第二次加热处理，该第二次加热处理用于对所述多晶硅层表面由磷析出形成的五氧化二磷或偏磷酸杂质进行断键处理；同时，对所述基片表面进行第一次气体吹扫以去除断键处理后的所述五氧化二磷或偏磷酸杂质；
步骤四、将所述基片放置到硅化钨成膜工艺腔中，将所述硅化钨成膜工艺腔升温到硅化钨成膜工艺温度后对所述基片表面进行第二次气体吹扫，该第二次气体吹扫用于确保残留的所述五氧化二磷或偏磷酸杂质被进一步的去除；之后开始在所述基片上进行硅化钨成膜。
2.如权利要求1所述硅化钨成膜工艺方法，其特征在于：步骤二中的所述第一次加热处理采用低真空气氛，所述低真空气氛的真空范围为3×10-6托～9×10-6托，温度为250℃±20℃，处理时间为40秒。
3.如权利要求1所述硅化钨成膜工艺方法，其特征在于：步骤三中的所述第二次加热处理采用高真空气氛，所述高真空气氛的真空范围为5×10-7托～1×10-8托，温度为200℃±20℃，处理时间为60秒；所述第一次气体吹扫采用氩气吹扫，气体流量80sccm。
4.如权利要求1所述硅化钨成膜工艺方法，其特征在于：步骤四中的所述硅化钨成膜工艺温度为200℃±20℃；所述第二次气体吹扫采用氩气吹扫，气体流量为80sccm，处理时间为20秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410234401.3A CN104517823B (zh) | 2014-05-29 | 2014-05-29 | 硅化钨成膜工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410234401.3A CN104517823B (zh) | 2014-05-29 | 2014-05-29 | 硅化钨成膜工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104517823A CN104517823A (zh) | 2015-04-15 |
| CN104517823B true CN104517823B (zh) | 2019-01-04 |
Family
ID=52792958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410234401.3A Active CN104517823B (zh) | 2014-05-29 | 2014-05-29 | 硅化钨成膜工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104517823B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107331665B (zh) * | 2016-04-27 | 2019-09-24 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体结构的制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59121855A (ja) * | 1982-12-15 | 1984-07-14 | Fujitsu Ltd | 半導体装置 |
| CN1432192A (zh) * | 2000-03-29 | 2003-07-23 | 特克尼格拉斯公司 | 以磷掺杂硅并在蒸汽存在下生长硅上氧化物的方法 |
| CN101252083A (zh) * | 2008-03-25 | 2008-08-27 | 上海宏力半导体制造有限公司 | 多晶硅栅表面的清洗方法 |
| CN101651095A (zh) * | 2008-08-14 | 2010-02-17 | 中芯国际集成电路制造(北京)有限公司 | 栅极结构的制造方法 |
| CN103346212A (zh) * | 2013-06-27 | 2013-10-09 | 英利集团有限公司 | 一种磷扩散方法、p型电池制备方法及n型电池制备方法 |
-
2014
- 2014-05-29 CN CN201410234401.3A patent/CN104517823B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59121855A (ja) * | 1982-12-15 | 1984-07-14 | Fujitsu Ltd | 半導体装置 |
| CN1432192A (zh) * | 2000-03-29 | 2003-07-23 | 特克尼格拉斯公司 | 以磷掺杂硅并在蒸汽存在下生长硅上氧化物的方法 |
| CN101252083A (zh) * | 2008-03-25 | 2008-08-27 | 上海宏力半导体制造有限公司 | 多晶硅栅表面的清洗方法 |
| CN101651095A (zh) * | 2008-08-14 | 2010-02-17 | 中芯国际集成电路制造(北京)有限公司 | 栅极结构的制造方法 |
| CN103346212A (zh) * | 2013-06-27 | 2013-10-09 | 英利集团有限公司 | 一种磷扩散方法、p型电池制备方法及n型电池制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104517823A (zh) | 2015-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5487565B2 (ja) | エピタキシャルウェーハおよびその製造方法 | |
| CN104576347B (zh) | Igbt背面金属化的改善方法 | |
| CN105702712A (zh) | 一种提高碳化硅半导体欧姆接触特性的方法 | |
| US8524585B2 (en) | Method of manufacturing semiconductor device | |
| TWI815776B (zh) | 電腦可讀媒體、處理多個基板的方法及用於處理多個基板的系統 | |
| CN102768971A (zh) | 一种消除晶体状凝结缺陷的刻蚀机台 | |
| CN104517823B (zh) | 硅化钨成膜工艺方法 | |
| CN107919390A (zh) | 基于wo3栅介质的金刚石场效应晶体管及制作方法 | |
| JP2011082443A (ja) | エピタキシャルウェーハおよびその製造方法 | |
| JP2009231341A (ja) | アニール装置、ＳｉＣ半導体基板の熱処理方法 | |
| CN101406891B (zh) | 一种炉管干式清洗方法 | |
| US8765617B2 (en) | Method of manufacturing semiconductor device | |
| CN103928294A (zh) | 选择性外延生长锗硅的晶片预处理方法 | |
| CN105140180A (zh) | 薄膜晶体管阵列基板的制作方法及多晶硅材料的制作方法 | |
| CN106158583B (zh) | 一种硅晶片形成牺牲氧化层的方法 | |
| JP2005340827A (ja) | 多結晶シリコン薄膜構造体及びその製造方法、並びにそれを用いるｔｆｔの製造方法 | |
| CN110473775A (zh) | 改善薄膜剥离的方法 | |
| CN100442460C (zh) | 等离子体退火形成硅化镍的方法 | |
| JP5633328B2 (ja) | 半導体装置の製造方法 | |
| JP7035925B2 (ja) | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ | |
| US20070082494A1 (en) | Method for forming silicide layer | |
| CN104465518B (zh) | 栅极制作方法 | |
| JP6834932B2 (ja) | 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法 | |
| JP2008270592A (ja) | Ｓｏｉ基板の製造方法 | |
| CN106158585B (zh) | 晶圆的表面处理方法、半导体器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |