CN110473775A - 改善薄膜剥离的方法 - Google Patents

改善薄膜剥离的方法 Download PDF

Info

Publication number
CN110473775A
CN110473775A CN201910808957.1A CN201910808957A CN110473775A CN 110473775 A CN110473775 A CN 110473775A CN 201910808957 A CN201910808957 A CN 201910808957A CN 110473775 A CN110473775 A CN 110473775A
Authority
CN
China
Prior art keywords
layer
film
pmos
crystal
metal gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910808957.1A
Other languages
English (en)
Inventor
谢玟茜
刘玫诤
吕佳韦
刘立尧
胡展源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910808957.1A priority Critical patent/CN110473775A/zh
Publication of CN110473775A publication Critical patent/CN110473775A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种改善薄膜剥离的方法，包括步骤：步骤一、在晶圆表面沉积所需薄膜，所需膜层和下层膜层之间具有应力，且应力会在后续热过程中增加使晶圆边缘的所述所需膜层剥离；步骤二、在所需薄膜沉积之后以及进行后续热过程之前，进行晶边刻蚀工艺将晶圆边缘的所需薄膜去除，以消除薄膜剥离；步骤三、之后进行后续工艺步骤。本发明能防止薄膜在晶边剥离，提高产品良率。

Description

改善薄膜剥离的方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别涉及一种改善薄膜剥离的方法。
背景技术
随着半导体技术不断发展，器件的关键尺寸即线宽不断缩小，线宽限缩的技术使工艺难度与日俱增，需要使用金属栅来代替多晶硅栅以达到先进工艺需求(advancedtechnology)，先进工艺转对于晶圆(wafer)如硅晶圆片即硅片的晶边(wafer edge)工艺要求越趋严格。由于金属栅的引用，金属与介质层即介电质材料层之间的接触密合度对电性影响也密不可分，如金属栅的金属薄膜和栅介质层之间的接触密合度对器件的电学性能影响很大。现有技术中，在介质层表面形成的金属具有如下主要问题：
1.金属与介质层间由于应力如金属和氧化层之间的应力作用，在wafer edge均匀度控制不易及表面不平整情况下，易形成剥离(peeling)现象。
如图1A至图1C所示，是现有在介质层上形成金属薄膜时各步骤中的器件结构示意图，现有方法中包括：
如图1A所示，首先在晶圆101表面沉积所需薄膜。通常，所述所需膜层和下层膜层102之间具有应力。图1A中，所述所需薄膜包括两层，分别为薄膜103和薄膜104。
通常，所述晶圆101为硅晶圆。在所述晶圆101上所需形成的器件包括MOS晶体管；所述MOS晶体管包括PMOS管和NMOS管。
所述所需膜层包括金属薄膜或介质膜层，也即薄膜103既能为金属薄膜也能为介质膜层，薄膜104既能为金属薄膜也能为介质膜层。所述下层膜层102包括金属薄膜或介质膜层，仅需满足组成所述下层膜层的薄膜不会产生剥离如热退火形成的应力剥离即可。当所述MOS晶体管采用金属栅时，所述金属栅形成在栅介质层上，栅介质层为氧化膜层或者为高介电常数(HK)。所述所需膜层包括组成所述金属栅的金属薄膜；通常，所述下层膜层102的介质膜层包括氧化膜。
所述金属栅的金属薄膜包括金属栅主体层和功函数层，所述功函数层位于所述金属栅主体层和所述栅介质层之间。
所述金属栅的金属薄膜包括还包括底部阻障层，所述底部阻障层位于所述栅介质层和所述功函数层之间。
所述金属栅的金属薄膜包括还包括顶部阻障层，所述顶部阻障层位于所述栅介质层和所述功函数层之间。
所述金属主体层的材料包括钨和铝。
所述底部阻障层的材料为TiN或为TiN和TaN的叠加层。
所述顶部阻障层的材料为TiN或者为TiN和Ti的叠加层。
所述所需膜层对应的所述金属栅的金属薄膜包括：钨、铝、TiN或Ti。图1A中，薄膜103为第一金属层，薄膜104则为第二金属层，所述第一金属层和所述第二金属层的材料分别为钨、铝、TiN和Ti中的一种，薄膜3和4叠加组成所述所需膜层。当然，薄膜103也能为其他介质膜层以及薄膜104也能为其他介质膜层，这里不一一举例说明。
如图1B所示，接着进行热退火，热退火会使所述所需膜层和下层膜层102之间具有应力增加特别是晶边处的应力增加，最后使薄膜103和薄膜104产生剥落。
如图1C所示，晶边处的剥离如箭头线201所示，最后会形成如虚线圈202所示的剥离缺陷。
2.为了降低薄膜剥离现象，现有一种改善的方法是使硅片晶边的金属薄膜不要太薄，且呈现完整连续表面，并利用后续薄膜工艺将金属完整包覆在介电层里面来降低薄膜剥离。但这种方法只能将剥离缺陷源(peeling source)包覆，无法完整改善peeling。另外，此法对于后续均匀度有严重影响，如会影响接触电阻(contact Rc)，加重后续工艺困难度。
发明内容
本发明所要解决的技术问题是提供一种改善薄膜剥离的方法，能防止薄膜在晶边剥离，提高产品良率。
为解决上述技术问题，本发明提供的改善薄膜剥离的方法包括如下步骤：
步骤一、在晶圆表面沉积所需薄膜，所述所需膜层和下层膜层之间具有应力，且应力会在后续热过程中增加使所述晶圆边缘的所述所需膜层剥离。
步骤二、在所述所需薄膜沉积之后以及对所述所需膜层进行后续热过程之前，进行晶边刻蚀工艺将位于所述晶圆边缘的所述所需薄膜去除，以消除薄膜剥离。
步骤三、之后进行后续工艺步骤，后续工艺步骤中包括有热过程。
进一步的改进是，所述晶圆为半导体衬底形成的晶圆。
进一步的改进是，所述半导体衬底包括硅衬底
进一步的改进是，在所述晶圆上所需形成的器件包括MOS晶体管；所述MOS晶体管包括PMOS管和NMOS管。
进一步的改进是，步骤一中所述所需膜层包括金属薄膜或介质膜层，所述下层膜层包括金属薄膜或介质膜层。
进一步的改进是，所述MOS晶体管采用金属栅，所述金属栅形成在栅介质层上；所述所需膜层包括组成所述金属栅的金属薄膜；所述下层膜层的介质膜层包括氧化膜。
进一步的改进是，所述栅介质层包括高介电常数层。
进一步的改进是，所述栅介质层还包括界面层，所述界面层位于所述高介电常数层和半导体衬底之间。
进一步的改进是，所述金属栅的金属薄膜包括金属栅主体层和功函数层，所述功函数层位于所述金属栅主体层和所述栅介质层之间。
进一步的改进是，所述金属栅的金属薄膜包括还包括底部阻障层，所述底部阻障层位于所述栅介质层和所述功函数层之间。
所述金属栅的金属薄膜包括还包括顶部阻障层，所述顶部阻障层位于所述栅介质层和所述功函数层之间。
进一步的改进是，所述金属主体层的材料包括钨和铝。
所述底部阻障层的材料为TiN或为TiN和TaN的叠加层。
所述顶部阻障层的材料为TiN或者为TiN和Ti的叠加层。
所述所需膜层对应的所述金属栅的金属薄膜包括：钨、铝、TiN或Ti。
进一步的改进是，步骤二中的所述晶边刻蚀工艺采用晶边刻蚀或清洗机台进行，所述晶边刻蚀工艺为干法刻蚀工艺或者为湿法刻蚀工艺。
进一步的改进是，采用干法刻蚀工艺的所述晶边刻蚀工艺的刻蚀气体包括：Cl2，Br2，HBr，HCl。
进一步的改进是，采用湿法刻蚀工艺的所述晶边刻蚀工艺的刻蚀液包括：一号液(SC1)，二号液(SC2)，稀释氢氟酸(dilute HF)。这里，SC1为一号液的英文简称，主要是由NH4OH、H2O2和DIW组成的混合液；SC2为二号液的英文简称，主要是由HCl、H2O2和DIW组成的混合液；DIW表示去离子水。dilute HF是稀释氢氟酸的英文名称。
进一步的改进是，步骤三中的所述后续工艺步骤中的热过程包括热退火工艺的热过程。
本发明在沉积所需薄膜以及进行后续热过程之前直接进行晶边刻蚀工艺将晶圆边缘的所需薄膜去除，这样能够消除晶圆边缘的所需薄膜均匀性差以及不平整所带来的应力较大的问题且边缘较大的应力在后续热过程中会放大从而会产生晶边剥离缺陷，而本发明在后续热过程之前就将晶圆边缘的所述所需膜层去除，从而能防止薄膜在晶边剥离，而剩余在晶圆边缘区域内部的所需薄膜的均匀性会自然而然得到提高，最后能提高产品良率。
另外，本发明晶边刻蚀工艺仅针对晶圆晶边，能降低刻蚀工艺成本，如能降低刻蚀工艺化学品的使用量。
另外，本发明的晶边刻蚀工艺能采用晶边刻蚀或清洗机台实现，即能采用干法刻蚀工艺，又能采用湿法刻蚀工艺，所以本发明的工艺成本低，和现有设备兼容性高。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1C是现有在介质层上形成金属薄膜时各步骤中的器件结构示意图；
图2是本发明实施例改善薄膜剥离的方法的流程图；
图3A-图3B是本发明实施例改善薄膜剥离的方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例改善薄膜剥离的方法的流程图；如图3A至图3B所示，是本发明实施例改善薄膜剥离的方法各步骤中的器件结构示意图；本发明实施例改善薄膜剥离的方法包括如下步骤：
步骤一、如图3A所示，在晶圆1表面沉积所需薄膜，所述所需膜层和下层膜层2之间具有应力，且应力会在后续热过程中增加使所述晶圆1边缘的所述所需膜层剥离。图3A中，所述所需薄膜包括两层，分别为薄膜3和薄膜4；在其他实施例中，所述所需薄膜也能仅为一层薄膜，或者为三层以上薄膜的叠加层。
本发明实施例中，所述晶圆1为半导体衬底形成的晶圆1。较佳为，所述半导体衬底包括硅衬底
在所述晶圆1上所需形成的器件包括MOS晶体管；所述MOS晶体管包括PMOS管和NMOS管。
所述所需膜层包括金属薄膜或介质膜层，也即本发明实施例方法即适合于对金属薄膜进行处理，也适合于对介质薄膜进行处理。所述下层膜层包括金属薄膜或介质膜层，也即本发明实施例方法对应的所述下层膜层即能为金属薄膜，也能为介质膜层，仅需满足组成所述下层膜层的薄膜不会产生剥离如热退火形成的应力剥离即可。
较佳选择为，所述MOS晶体管采用金属栅，所述金属栅形成在栅介质层上；所述所需膜层包括组成所述金属栅的金属薄膜；所述下层膜层的介质膜层包括氧化膜。
所述栅介质层包括高介电常数层。所述栅介质层还包括界面层，所述界面层位于所述高介电常数层和半导体衬底之间。
所述金属栅的金属薄膜包括金属栅主体层和功函数层，所述功函数层位于所述金属栅主体层和所述栅介质层之间。
所述金属栅的金属薄膜包括还包括底部阻障层，所述底部阻障层位于所述栅介质层和所述功函数层之间。
所述金属栅的金属薄膜包括还包括顶部阻障层，所述顶部阻障层位于所述栅介质层和所述功函数层之间。
所述金属主体层的材料包括钨和铝。
所述底部阻障层的材料为TiN或为TiN和TaN的叠加层。
所述顶部阻障层的材料为TiN或者为TiN和Ti的叠加层。
所述所需膜层对应的所述金属栅的金属薄膜包括：钨、铝、TiN或Ti。图3A中，薄膜3为第一金属层，薄膜4则为第二金属层，所述第一金属层和所述第二金属层的材料分别为钨、铝、TiN和Ti中的一种，薄膜3和4叠加组成所述所需膜层。当然，薄膜3也能为其他介质膜层以及薄膜4也能为其他介质膜层，这里不一一举例说明。
步骤二、如图3B所示，在所述所需薄膜沉积之后以及对所述所需膜层进行后续热过程之前，进行晶边刻蚀工艺将位于所述晶圆1边缘的所述所需薄膜去除，如将虚线框301所示区域中的薄膜3和薄膜4去除，以消除薄膜剥离。
所述晶边刻蚀工艺采用晶边刻蚀或清洗机台进行，所述晶边刻蚀工艺为干法刻蚀工艺或者为湿法刻蚀工艺。
采用干法刻蚀工艺的所述晶边刻蚀工艺的刻蚀气体包括：Cl2，Br2，HBr，HCl。
采用湿法刻蚀工艺的所述晶边刻蚀工艺的刻蚀液包括：SC1，SC2，稀释氢氟酸。
步骤三、之后进行后续工艺步骤，后续工艺步骤中包括有热过程。
所述后续工艺步骤中的热过程包括热退火工艺的热过程；由于本发明实施例已经预先进行了薄膜的晶边去除，故能防止在后续工艺步骤的热过程中产生晶边薄膜的应力剥离。
本发明实施例在沉积所需薄膜以及进行后续热过程之前直接进行晶边刻蚀工艺将晶圆1边缘的所需薄膜去除，这样能够消除晶圆1边缘的所需薄膜均匀性差以及不平整所带来的应力较大的问题且边缘较大的应力在后续热过程中会放大从而会产生晶边剥离缺陷，而本发明实施例在后续热过程之前就将晶圆1边缘的所述所需膜层去除，从而能防止薄膜在晶边剥离，而剩余在晶圆1边缘区域内部的所需薄膜的均匀性会自然而然得到提高，最后能提高产品良率。
另外，本发明实施例晶边刻蚀工艺仅针对晶圆1晶边，能降低刻蚀工艺成本，如能降低刻蚀工艺化学品的使用量。
另外，本发明实施例的晶边刻蚀工艺能采用晶边刻蚀或清洗机台实现，即能采用干法刻蚀工艺，又能采用湿法刻蚀工艺，所以本发明的工艺成本低，和现有设备兼容性高。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种改善薄膜剥离的方法，其特征在于，包括如下步骤：
步骤一、在晶圆表面沉积所需薄膜，所述所需膜层和下层膜层之间具有应力，且应力会在后续热过程中增加使所述晶圆边缘的所述所需膜层剥离；
步骤二、在所述所需薄膜沉积之后以及对所述所需膜层进行后续热过程之前，进行晶边刻蚀工艺将位于所述晶圆边缘的所述所需薄膜去除，以消除薄膜剥离；
步骤三、之后进行后续工艺步骤，后续工艺步骤中包括有热过程。
2.如权利要求1所述的改善薄膜剥离的方法，其特征在于：所述晶圆为半导体衬底形成的晶圆。
3.如权利要求2所述的改善薄膜剥离的方法，其特征在于：所述半导体衬底包括硅衬底。
4.权利要求2所述的改善薄膜剥离的方法，其特征在于：在所述晶圆上所需形成的器件包括MOS晶体管；所述MOS晶体管包括PMOS管和NMOS管。
5.权利要求4所述的改善薄膜剥离的方法，其特征在于：步骤一中所述所需膜层包括金属薄膜或介质膜层，所述下层膜层包括金属薄膜或介质膜层。
6.权利要求5所述的改善薄膜剥离的方法，其特征在于：所述MOS晶体管采用金属栅，所述金属栅形成在栅介质层上；所述所需膜层包括组成所述金属栅的金属薄膜；所述下层膜层的介质膜层包括氧化膜。
7.权利要求6所述的改善薄膜剥离的方法，其特征在于：所述栅介质层包括高介电常数层。
8.如权利要求7所述的具有HKMG的PMOS，其特征在于：所述栅介质层还包括界面层，所述界面层位于所述高介电常数层和半导体衬底之间。
9.如权利要求7所述的具有HKMG的PMOS，其特征在于：所述金属栅的金属薄膜包括金属栅主体层和功函数层，所述功函数层位于所述金属栅主体层和所述栅介质层之间。
10.如权利要求9所述的具有HKMG的PMOS，其特征在于：所述金属栅的金属薄膜包括还包括底部阻障层，所述底部阻障层位于所述栅介质层和所述功函数层之间；
所述金属栅的金属薄膜包括还包括顶部阻障层，所述顶部阻障层位于所述栅介质层和所述功函数层之间。
11.如权利要求10所述的具有HKMG的PMOS，其特征在于：所述金属主体层的材料包括钨和铝；
所述底部阻障层的材料为TiN或为TiN和TaN的叠加层；
所述顶部阻障层的材料为TiN或者为TiN和Ti的叠加层；
所述所需膜层对应的所述金属栅的金属薄膜包括：钨、铝、TiN或Ti。
12.如权利要求1所述的具有HKMG的PMOS，其特征在于：步骤二中的所述晶边刻蚀工艺采用晶边刻蚀或清洗机台进行，所述晶边刻蚀工艺为干法刻蚀工艺或者为湿法刻蚀工艺。
13.如权利要求12所述的具有HKMG的PMOS，其特征在于：采用干法刻蚀工艺的所述晶边刻蚀工艺的刻蚀气体包括：Cl2，Br2，HBr，HCl。
14.如权利要求12所述的具有HKMG的PMOS，其特征在于：采用湿法刻蚀工艺的所述晶边刻蚀工艺的刻蚀液包括：SC1，SC2，稀释氢氟酸。
15.如权利要求1所述的具有HKMG的PMOS，其特征在于：步骤三中的所述后续工艺步骤中的热过程包括热退火工艺的热过程。
CN201910808957.1A 2019-08-29 2019-08-29 改善薄膜剥离的方法 Pending CN110473775A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910808957.1A CN110473775A (zh) 2019-08-29 2019-08-29 改善薄膜剥离的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910808957.1A CN110473775A (zh) 2019-08-29 2019-08-29 改善薄膜剥离的方法

Publications (1)

Publication Number Publication Date
CN110473775A true CN110473775A (zh) 2019-11-19

Family

ID=68513967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910808957.1A Pending CN110473775A (zh) 2019-08-29 2019-08-29 改善薄膜剥离的方法

Country Status (1)

Country Link
CN (1) CN110473775A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106062A (zh) * 2019-12-31 2020-05-05 华虹半导体(无锡)有限公司 脱气工艺方法和金属硬掩膜层的制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413918B (en) * 1999-06-10 2000-12-01 Taiwan Semiconductor Mfg Metal pad structure and its manufacturing method
CN1423309A (zh) * 2001-12-03 2003-06-11 矽统科技股份有限公司 在半导体晶圆去除圆周边缘的介电层的方法
CN1610078A (zh) * 2003-10-22 2005-04-27 联华电子股份有限公司 消除晶片边缘剥离的方法
CN1992203A (zh) * 2005-12-29 2007-07-04 东部电子股份有限公司 Cmos图像传感器的制造方法
CN101192563A (zh) * 2006-11-28 2008-06-04 中芯国际集成电路制造(上海)有限公司 避免金属布线制程中晶圆边界剥离的方法
CN106158586A (zh) * 2015-04-16 2016-11-23 中芯国际集成电路制造(上海)有限公司 晶片边缘剥落缺陷源头的清除方法
CN106252303A (zh) * 2016-06-30 2016-12-21 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
CN106449426A (zh) * 2016-09-29 2017-02-22 昆山工研院新型平板显示技术中心有限公司 一种柔性基板及其制备方法
CN106548941A (zh) * 2015-09-18 2017-03-29 北大方正集团有限公司 一种半导体器件及其制备方法
CN108666203A (zh) * 2017-04-01 2018-10-16 中芯国际集成电路制造(上海)有限公司 改善晶圆边缘形貌的方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413918B (en) * 1999-06-10 2000-12-01 Taiwan Semiconductor Mfg Metal pad structure and its manufacturing method
CN1423309A (zh) * 2001-12-03 2003-06-11 矽统科技股份有限公司 在半导体晶圆去除圆周边缘的介电层的方法
CN1610078A (zh) * 2003-10-22 2005-04-27 联华电子股份有限公司 消除晶片边缘剥离的方法
CN1992203A (zh) * 2005-12-29 2007-07-04 东部电子股份有限公司 Cmos图像传感器的制造方法
CN101192563A (zh) * 2006-11-28 2008-06-04 中芯国际集成电路制造(上海)有限公司 避免金属布线制程中晶圆边界剥离的方法
CN106158586A (zh) * 2015-04-16 2016-11-23 中芯国际集成电路制造(上海)有限公司 晶片边缘剥落缺陷源头的清除方法
CN106548941A (zh) * 2015-09-18 2017-03-29 北大方正集团有限公司 一种半导体器件及其制备方法
CN106252303A (zh) * 2016-06-30 2016-12-21 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
CN106449426A (zh) * 2016-09-29 2017-02-22 昆山工研院新型平板显示技术中心有限公司 一种柔性基板及其制备方法
CN108666203A (zh) * 2017-04-01 2018-10-16 中芯国际集成电路制造(上海)有限公司 改善晶圆边缘形貌的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106062A (zh) * 2019-12-31 2020-05-05 华虹半导体(无锡)有限公司 脱气工艺方法和金属硬掩膜层的制造方法

Similar Documents

Publication Publication Date Title
US10096516B1 (en) Method of forming a barrier layer for through via applications
CN102938378B (zh) 半导体器件制造方法
CN107408600A (zh) 用于太阳能电池的发射极层的沉积方法
JP2007335659A (ja) 半導体装置の製造方法
CN106340543B (zh) 薄膜晶体管、阵列基板极其制造方法和显示面板
KR20040028559A (ko) 반도체 장치의 제조 방법
CN110473775A (zh) 改善薄膜剥离的方法
US6214736B1 (en) Silicon processing method
JP2006192358A (ja) 基板処理方法および半導体装置の製造方法
US7928013B1 (en) Display panel and rework method of gate insulating layer of thin film transistor
CN107093577A (zh) 接触孔的制造方法
CN105826329A (zh) 一种阵列基板的制作方法、阵列基板及液晶面板
JP2002151693A (ja) ボトムゲート薄膜トランジスタとその製造方法およびエッチング装置と窒化装置
CN103367159B (zh) 半导体结构的形成方法
CN109557774A (zh) 光刻胶去除方法及铝制程工艺方法
CN109300781B (zh) Ono膜层的制造方法
JPH04354118A (ja) 半導体装置の製造方法
CN103021947A (zh) 半导体器件的制造方法
TWI853200B (zh) 溝槽結構內的選擇性鎢沉積
CN103177955B (zh) 一种实现可剥离侧壁的制程方法
US20230108117A1 (en) Method for Etching of Metal
CN109817625B (zh) 一种字线多晶硅阻挡氧化层及其制造方法
JPH07297151A (ja) 半導体装置の製造方法
CN111883418B (zh) 半导体结构的制造方法
JP2005260032A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191119