CN106158586A - 晶片边缘剥落缺陷源头的清除方法 - Google Patents

晶片边缘剥落缺陷源头的清除方法 Download PDF

Info

Publication number
CN106158586A
CN106158586A CN201510181032.0A CN201510181032A CN106158586A CN 106158586 A CN106158586 A CN 106158586A CN 201510181032 A CN201510181032 A CN 201510181032A CN 106158586 A CN106158586 A CN 106158586A
Authority
CN
China
Prior art keywords
wafer
layer
scaling defects
sweep
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510181032.0A
Other languages
English (en)
Other versions
CN106158586B (zh
Inventor
方三军
朱瑜杰
陈思安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510181032.0A priority Critical patent/CN106158586B/zh
Publication of CN106158586A publication Critical patent/CN106158586A/zh
Application granted granted Critical
Publication of CN106158586B publication Critical patent/CN106158586B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供了一种晶片边缘剥落缺陷源头的清除方法。该清除方法包括：步骤S1，对具有晶片边缘剥落缺陷源头的晶片进行热处理，产生剥落缺陷；以及步骤S2，去除剥落缺陷。该清除方法中，步骤S1先对具有晶片边缘剥落缺陷源头的晶片进行热处理，使剥落缺陷源头掉入晶片的内部成为剥落缺陷；晶片内部的剥落缺陷与晶片的结合力较小，使得剥落缺陷的清除变得容易，所以在步骤S2中采用常规的清除方法就可以将掉入晶片内部的剥落缺陷源头清除。该方法较简便且较容易控制，将可能在金属淀积时掉入晶片内部的剥落缺陷源头有效清除，避免了这些剥落缺陷源头在金属淀积时掉入晶片内部成为剥落缺陷。

Description

晶片边缘剥落缺陷源头的清除方法
技术领域
本申请涉及半导体制造技术领域，具体而言，涉及一种晶片边缘剥落缺陷源头的清除方法与一种金属互连结构的制作方法。
背景技术
在制作硅通孔(Through Silicon Via，TSV)的过程中，常在晶片上设置绝缘层、刻蚀停止层与具有降低离子扩散效应的阻挡层，在光刻与刻蚀之后，晶片边缘未形成金属层图案的区域，其边缘的绝缘层、刻蚀停止层与阻挡层较难去除，并随后续重复的金属层制程而形成堆叠层，由于堆叠层中的各层与晶片衬底及金属层的材料的差异，在金属淀积的热处理过程中，堆叠层出现热膨胀系数失配，不同的热膨胀系数使得堆叠层的各层之间、堆叠层与互连层以及堆叠层与淀积的金属层之间存在应力，使得不同物质形成的结构容易发生剥离进而使该堆叠层成为剥落缺陷源头，其中的部分掉入晶片的内部形成剥落缺陷，影响器件的良率。
现有技术中，为避免晶圆衬底的边缘堆叠层剥落缺陷源头对晶圆良率产生影响，常通过晶边清洗、倾斜腐蚀或者倾斜CMP的方式把可能的剥落缺陷去除，但是，此类方法的弊端在于去除剥落缺陷的过程或设备较复杂并且较难控制，很容易去除不到位或去除过度造成更多的剥落缺陷，甚至造成严重的金属污染。
因此，为了解决剥落缺陷的过程或设备较复杂并且较难控制的问题，亟需一种容易控制并且能够有效去除可能掉入晶片内部的晶片边缘剥落缺陷源头的方法。
发明内容
本申请旨在提供一种晶片边缘剥落缺陷源头的清除方法与一种金属互连结构的制作方法，以解决现有技术中的去除剥落缺陷的过程或设备较复杂并且较难控制的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种晶片边缘剥落缺陷源头的清除方法，上述清除方法包括：步骤S1，对具有晶片边缘剥落缺陷源头的晶片进行热处理，产生剥落缺陷；以及步骤S2，去除上述剥落缺陷。
进一步地，上述热处理的温度在100～600℃之间。
进一步地，上述步骤S1包括：步骤S11，将具有晶片边缘剥落缺陷源头的晶片进行加热至100～600℃后保持5～300s；步骤S12，将上述晶片降温至0～80℃后保持5～300s；以及步骤S13，重复上述步骤S11至上述步骤S12至少一次。
进一步地，上述步骤S11加热过程中的升温速率为3～20℃/s，上述步骤S12的降温过程中的降温速率为3～10℃/s。
进一步地，上述步骤S2中采用清洗将上述剥落缺陷去除。
进一步地，上述清洗采用的洗液选自去离子水、酸溶液或碱溶液。
根据本申请的另一个方面，提供了一种金属互连结构的制作方法，上述制作方法包括：步骤S10，在晶片上设置依次远离上述晶片的互连介质层和停止层；步骤S20，在上述互连介质层、上述停止层和晶片内设置硅通孔，形成具有晶片边缘剥落缺陷源头的晶片；步骤S30，采用上述的清除方法清除上述晶片边缘剥落缺陷源头；步骤S40，在上述互连介质层和上述硅通孔的裸露表面设置互连金属层；以及步骤S50，重复上述步骤S10至上述步骤S40，各步骤中设置的互连介质层、停止层、硅通孔和互连金属层共同形成金属互连结构。
进一步地，上述停止层的材料选自Si3N4、氮氧化硅、聚酰亚胺中的一种或多种。
进一步地，上述步骤S20中的上述硅通孔的设置方法包括：步骤S21，对上述晶片进行刻蚀，形成预通孔；步骤S22，在上述晶片上依次设置绝缘层与阻挡层，上述绝缘层覆盖上述互连介质层的表面与上述预通孔，上述阻挡层覆盖上述绝缘层；步骤S23，在上述阻挡层的表面上设置金属导电层，上述金属导电层填充上述预通孔；步骤S24，平坦化上述金属导电层；以及步骤S25，去除上述预通孔以外的上述停止层，形成硅通孔。
进一步地，上述绝缘层的材料与上述停止层的材料不同，形成上述绝缘层的材料为SiO2、Si3N4或SiO2与Si3N4形成的复合材料中的一种，优选形成上述阻挡层的材料为Ta、TaN、TiN或TiW。
进一步地，上述步骤S24中采用化学机械研磨法对上述金属导电层进行平坦化。
应用本申请的技术方案，步骤S1先对具有晶片边缘剥落缺陷源头的晶片进行热处理，使剥落缺陷源头掉入晶片的内部成为剥落缺陷；晶片内部的剥落缺陷与晶片的结合力较小，使得剥落缺陷的清除变得容易，所以在步骤S2中采用常规的清除方法就可以将掉入晶片内部的剥落缺陷源头清除。该方法较简便且较容易控制，将可能在金属淀积时掉入晶片内部的剥落缺陷源头有效清除，避免了这些剥落缺陷源头在金属淀积时掉入晶片内部成为剥落缺陷。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了本申请一种优选的实施方式中的晶片边缘剥落缺陷源头的清除方法的流程图；
图2示出了本申请一种优选的实施方式中的金属互连结构的制作方法流程图；
图3示出了本申请一种优选的实施方式中的在晶片衬底上依次淀积SiO2第一介质层、Si3N4停止层后的剖面结构示意图；
图4示出了对图3所示的结构进行光刻与刻蚀后形成的晶片剖面结构示意图；
图5示出了在图4所示的晶片上设置SiO2绝缘层后的晶片剖面结构示意图；
图6示出了在图5所示的晶片上设置TaN阻挡层后的晶片剖面结构示意图；
图7示出了在图6所示的晶片上设置铜导电层后的晶片剖面结构示意图；
图8示出了去除图7所示的第一预通孔以外的铜导电层、阻挡层与绝缘层后的晶片剖面结构示意图；
图9示出了将图8所示的第一预通孔以外的Si3N4停止层去除后的晶片剖面结构示意图；
图10示出了对图9所示的晶片进行热处理后的晶片剖面结构示意图；
图11示出了对图10所示的掉入晶片内部的剥落缺陷源头清除后的晶片剖面；以及
图12示出了在图11所示的晶片上设置第一互连属层后的晶片的剖面结构示意图；
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
现在，将参照附图更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
正如背景技术所介绍的，采用现有方法清除剥落缺陷源头的过程较难控制，很容易清除不到位或清除过度造成更多的剥落缺陷，甚至造成严重的金属污染。为了有效彻底清除剥落缺陷的源头，进而减少晶片的剥落缺陷，本申请提出了一种晶片边缘剥落缺陷源头的清除方法与一种金属互连结构的制作方法。
本申请一种优选的实施方式中，提供了一种晶片边缘剥落缺陷源头的清除方法，如图1所示，该清除方法包括：步骤S1，对具有晶片边缘剥落缺陷源头的晶片进行热处理，产生剥落缺陷；以及步骤S2，清除上述剥落缺陷。
上述清除方法，步骤S1先对具有晶片边缘剥落缺陷源头的晶片进行热处理，使剥落缺陷源头掉入晶片的内部成为剥落缺陷；晶片内部的剥落缺陷与晶片的结合力较小，使得剥落缺陷的清除变得容易，所以在步骤S2中采用常规的清除方法就可以将掉入晶片内部的剥落缺陷源头清除。该方法较简便且较容易控制，将可能在金属淀积时掉入晶片内部的剥落缺陷源头有效清除，避免了这些剥落缺陷源头在金属淀积时掉入晶片内部成为剥落缺陷。
为了达到较好的热处理效果，使更多的得晶片边缘的剥落缺陷源头掉入晶片的内部且避免对已经形成的器件的影响，本申请优选上述热处理的温度在100～600℃间。
本申请的又一种优选的实施方式中，上述步骤S1包括：步骤S11，将具有晶片边缘剥落缺陷源头的晶片进行加热至100～600℃后保持5～300s；步骤S12，将上述晶片降温至0～80℃后保持5～300s；以及步骤S13，重复上述步骤S11至上述步骤S12至少一次。采用冷热交替的方式对具有晶片边缘剥落缺陷源头的晶片进行热处理，能够获得更好的热处理效果，使得更多的晶片边缘的剥落缺陷源头掉入晶片内部，成为剥落缺陷。
为了获得良好的热处理效果并且避免晶片骤降骤升而产生裂纹等缺陷，本申请优选上述步骤S11加热过程中的升温速率为3～20℃/s，上述步骤S12的降温过程中的降温速率为3～10℃/s。
本申请的又一种优选的实施方式中，优选上述步骤S2中采用清洗将上述剥落缺陷清除。由于经过热处理的掉入晶片内部的分散剥落缺陷源头与晶片的粘附力较小，较容易清除，所以采用清洗的方式就可以将晶片内部的剥落缺陷彻底清除。
为了高效地清除晶片内部的剥落缺陷，本申请优选上述清洗采用的洗液选自去离子水、酸溶液或碱溶液。掉入晶片内部的剥落缺陷源头，一般采用去离子水就可以清除。当掉入晶片内部的剥落缺陷源头较难清除时，可以采用酸溶液，比如氢氟酸溶液；也可以采用碱溶液，比如氨水。本领域技术人员可以根据具体材料及掉入晶片内部的剥落缺陷源头清除的难易程度选择合适的清洗液。
本申请的又一种优选的实施方式中，提供了一种金属互连结构的制作方法，如图2所示，上述制作方法包括：步骤S10，在晶片上设置依次远离上述晶片的互连介质层和停止层；步骤S20，在上述互连介质层、上述停止层和上述晶片内设置硅通孔，形成具有晶片边缘剥落缺陷源头的晶片；步骤S30，采用上述的清除方法清除上述晶片边缘剥落缺陷源头；步骤S40，在上述互连介质层和上述硅通孔的裸露表面设置互连金属层；以及步骤S50，重复上述步骤S10至上述步骤S40，各步骤中设置的互连介质层、停止层、硅通孔和互连金属层共同形成金属互连结构。
上述制作方法，采用上述晶片边缘剥落缺陷源头的清除方法，能够有有效清除在任一层金属淀积时可能掉入晶片内部的剥落缺陷源头；重复使用上述清除方法，可以有效清除在制作金属互连结构时可能掉入晶片内部的剥落缺陷源头。该制作方法金属互连结构的内部的剥落缺陷较少，晶片的良率提高。
按照本领域的常规设置方式，优选上述停止层的材料为Si3N4、氮氧化硅、聚酰亚胺、其他含氮化合物的一种或多种。
本申请的又一种优选的实施方式中，采用常规的硅通孔设置方式，优选上述步骤S20中的上述硅通孔的设置方法包括：步骤S21，对具有介质互连层与停止层的上述晶片进行刻蚀，形成预通孔；步骤S22，在上述晶片上设置绝缘层与阻挡层，上述绝缘层覆盖上述金属互连介质层的表面与上述预通孔；步骤S23，在上述阻挡层的表面上设置金属导电层，上述金属导电层填充上述预通孔；步骤S24，平坦化上述金属导电层；以及步骤S25，清除上述预通孔以外的上述停止层，形成硅通孔。晶片边缘的绝缘层、刻蚀停止层与阻挡层较难清除形成堆叠层，由于堆叠层中的各层与晶片衬底及金属层的材料的差异，在金属淀积的热处理过程中，堆叠层出现热膨胀系数失配，不同的热膨胀系数使得堆叠层的各层之间、堆叠层与互连层以及堆叠层与淀积的金属层之间存在应力，使得不同物质形成的结构容易发生剥离进而使该堆叠层成为剥落缺陷源头，其中的部分掉入晶片的内部形成剥落缺陷。
为了使得绝缘层的绝缘隔离效果更好，本申请优选上绝缘层的材料与上述停止层的材料不同，形成上述绝缘层的材料为SiO2、Si3N4或SiO2与Si3N4形成的复合材料中的一种，优选形成上述阻挡层的材料为Ta、TaN、TiN或TiW。为了能够较好地阻挡金属导电层中的金属向互连介质层的扩散，本申请优选优选形成上述阻挡层的材料为Ta、TaN、TiN或TiW。
本申请又一种优选的实施方式中，优选上述步骤S24中采用化学机械研磨法对上述金属导电层进行平坦化。化学机械研磨法较容易控制，在有效地清除金属导电层、阻挡层与绝缘层的同时不对晶片的其结构造成损伤。
按照本领域的常规设置方式，优选上述步骤S40中采用ECP(Electro-Chemical Plating，电化学电镀法)在晶片的表面淀积上述互连金属层。
为了使本领域技术人员更好地理解上述金属互连结构的制作方法，以下将结合附图对上述金属互连结构的制作方法进行说明。
采用热氧化在晶片的衬底100上淀积一层SiO2作为第一互连介质层200，然后在第一互连介质层200远离衬底的表面设置Si3N4作为停止层300，形成如图3所示的结构；对图3所示的结构进行刻蚀，形成第一预通孔201，如图4所示。
在图4所示的晶片的表面设置SiO2作为绝缘层400，如图5所示，SiO2绝缘层400覆盖Si3N4停止层300的表面与第一预通孔201的表面与侧面；然后在SiO2绝缘层400远离停止层300的表面设置TaN作为阻挡层500，如图6所示，TaN阻挡层500覆盖上述SiO2绝缘层400。
先用PVD淀积种子层，采用ECP在图6所示的晶片上设置铜层作为金属导电层600，如图7所示，铜填充上述第一预通孔201。采用化学机械研磨对图7所示的晶片进行减薄，清除第一预通孔201以外的铜导电层600、阻挡层500与绝缘层400，形成图8所示的结构，第一预通孔201内的材料均保留。
采用RIE干法刻蚀将第一预通孔以外的Si3N4停止层300清除，在第一预通孔内形成图9所示由铜导电层600、阻挡层500和绝缘层400形成的第一硅通孔202，如图9所示，晶片边缘具有由Si3N4停止层300、SiO2绝缘层400与TaN阻挡层500组成的堆叠层，此堆叠层会在随后的金属淀积工艺中成为剥落缺陷源头10。
对图9所示的晶片进行冷热交替的热处理，先将具有晶片边缘剥落缺陷源头的晶片以3℃/s的速率进行升温加热，直到120℃，后保持25s；然后，将上述晶片以3℃/s的速率进行降温冷却，直到30℃，后保持30s；重复升温与降温的过程以达到较好的热处理效果，如图10所示，热处理后，晶片边缘的剥落缺陷源头10掉入晶片的内部成为剥落缺陷，最后采用去离子水对图10所示的掉入晶片内部的剥落缺陷10’进行清除，形成图11所示的结构。在图11所示的晶片上设置第一互连金属层700，形成图12所示的结构。
按照上述方法在图12所示的晶片上设置剩余的互连介质层、停止层、互连硅通孔和互连金属层同时按照上述的清除方法清除可能掉入晶片内部的剥落缺陷源头。上述制作方法较简便且较容易控制，先采用热处理再清洗的方法对可能掉入晶片内部的剥落缺陷进行清除。先对具有晶片边缘剥落缺陷源头的晶片进行热处理，使潜在的剥落缺陷源头产生剥落掉入晶片的内部，形成剥落缺陷，剥落缺陷分散落在晶片内部的不同位置，与晶片的结合力较小，只需通过简单的清洗即可将这些剥落缺陷源头清除。且在制作其他互连层的时候，重复采用晶片边缘剥落缺陷源头的清除方法，能够有效清除整个互连结构中的可能掉入互连结构内部的缺陷剥落源头。使得金属互连结构的内部的剥落缺陷较少，晶片的良率提高。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的清除方法，步骤S1先对具有晶片边缘剥落缺陷源头的晶片进行热处理，使剥落缺陷源头掉入晶片的内部成为剥落缺陷；晶片内部的剥落缺陷源头与晶片的结合力较小，使得剥落缺陷的清除变得容易，所以在步骤S2中采用常规的清除方法就可以将掉入晶片内部的剥落缺陷源头清除。该方法较简便且较容易控制，将可能在金属淀积时掉入晶片内部的剥落缺陷源头有效清除，避免了这些剥落缺陷源头在金属淀积时掉入晶片内部。
2)、本申请的制作方法，采用上述晶片边缘剥落缺陷源头的清除方法，能够有有效清除在某层金属淀积时可能掉入某晶片内部的剥落缺陷源头；重复使用上述清除方法，可以有效清除在制作金属互连结构时可能掉入晶片内部的剥落缺陷源头。该制作方法金属互连结构的内部的剥落缺陷较少，晶片的良率提高。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (11)

1.一种晶片边缘剥落缺陷源头的清除方法，其特征在于，所述清除方法包括：
步骤S1，对具有晶片边缘剥落缺陷源头的晶片进行热处理，产生剥落缺陷；以及
步骤S2，去除所述剥落缺陷。
2.根据权利要求1所述的清除方法，其特征在于，所述热处理的温度在100～600℃之间。
3.根据权利要求1所述的清除方法，其特征在于，所述步骤S1包括：
步骤S11，将具有晶片边缘剥落缺陷源头的晶片进行加热至100～600℃后保持5～300s；
步骤S12，将所述晶片降温至0～80℃后保持5～300s；以及
步骤S13，重复所述步骤S11至所述步骤S12至少一次。
4.根据权利要求3所述的清除方法，其特征在于，所述步骤S11加热过程中的升温速率为3～20℃s，所述步骤S12的降温过程中的降温速率为3～10℃/s。
5.根据权利要求1所述的清除方法，其特征在于，所述步骤S2中采用清洗将所述剥落缺陷去除。
6.根据权利要求5所述的清除方法，其特征在于，所述清洗采用的洗液选自去离子水、酸溶液或碱溶液。
7.一种金属互连结构的制作方法，其特征在于，所述制作方法包括：
步骤S10，在晶片上设置依次远离所述晶片的互连介质层和停止层；
步骤S20，在所述互连介质层、所述停止层和所述晶片内设置硅通孔，形成具有晶片边缘剥落缺陷源头的晶片；
步骤S30，采用权利要求1至6中任一项所述的清除方法清除所述晶片边缘剥落缺陷源头；
步骤S40，在所述互连介质层和所述硅通孔的裸露表面设置互连金属层；以及
步骤S50，重复所述步骤S10至所述步骤S40，各步骤中设置的互连介质层、停止层、硅通孔和互连金属层共同形成金属互连结构。
8.根据权利要求7所述的制作方法，其特征在于，形成所述停止层的材料选自Si3N4、氮氧化硅、聚酰亚胺中的一种或多种。
9.根据权利要求7所述的方法，其特征在于，所述步骤S20中的所述硅通孔的设置方法包括：
步骤S21，对所述晶片进行刻蚀，形成预通孔；
步骤S22，在所述晶片上依次设置绝缘层与阻挡层，所述绝缘层覆盖所述互连介质层的表面与所述预通孔，所述阻挡层覆盖所述绝缘层；
步骤S23，在所述阻挡层的表面上设置金属导电层，所述金属导电层填充所述预通孔；
步骤S24，平坦化所述金属导电层；以及
步骤S25，去除所述预通孔以外的所述停止层，形成所述硅通孔。
10.根据权利要求9所述的方法，其特征在于，所述绝缘层的材料与所述停止层的材料不同，形成所述绝缘层的材料为SiO2、Si3N4或SiO2与Si3N4形成的复合材料中的一种，优选形成所述阻挡层的材料为Ta、TaN、TiN或TiW。
11.根据权利要求9所述的方法，其特征在于，所述步骤S24中采用化学机械研磨法对所述金属导电层进行平坦化。
CN201510181032.0A 2015-04-16 2015-04-16 晶片边缘剥落缺陷源头的清除方法 Active CN106158586B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510181032.0A CN106158586B (zh) 2015-04-16 2015-04-16 晶片边缘剥落缺陷源头的清除方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510181032.0A CN106158586B (zh) 2015-04-16 2015-04-16 晶片边缘剥落缺陷源头的清除方法

Publications (2)

Publication Number Publication Date
CN106158586A true CN106158586A (zh) 2016-11-23
CN106158586B CN106158586B (zh) 2019-04-12

Family

ID=58058567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510181032.0A Active CN106158586B (zh) 2015-04-16 2015-04-16 晶片边缘剥落缺陷源头的清除方法

Country Status (1)

Country Link
CN (1) CN106158586B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108899268A (zh) * 2018-06-28 2018-11-27 武汉新芯集成电路制造有限公司 一种改善晶圆键合工艺气泡表现的预处理方法
CN110473775A (zh) * 2019-08-29 2019-11-19 上海华力集成电路制造有限公司 改善薄膜剥离的方法
CN110634729A (zh) * 2019-09-12 2019-12-31 上海华力集成电路制造有限公司 避免晶圆边缘非完整曝光单元表面薄膜剥离的方法
CN111029297A (zh) * 2019-12-10 2020-04-17 上海华力微电子有限公司 半导体器件的形成方法
CN111128724A (zh) * 2019-12-31 2020-05-08 华虹半导体(无锡)有限公司 一种改善缺陷剥落的方法
CN111508820A (zh) * 2020-03-25 2020-08-07 长江存储科技有限责任公司 清洗方法
CN113611686A (zh) * 2021-07-06 2021-11-05 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 半导体测试结构及其制造方法、测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020017636A (ko) * 2000-08-31 2002-03-07 윤종용 반도체 웨이퍼의 표면 처리 방법
CN1992221A (zh) * 2005-12-28 2007-07-04 东部电子股份有限公司 互补型金属氧化物半导体图像传感器的制造方法
US8084194B2 (en) * 2006-02-16 2011-12-27 Kabushiki Kaisha Toshiba Substrate edge treatment for coater/developer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020017636A (ko) * 2000-08-31 2002-03-07 윤종용 반도체 웨이퍼의 표면 처리 방법
CN1992221A (zh) * 2005-12-28 2007-07-04 东部电子股份有限公司 互补型金属氧化物半导体图像传感器的制造方法
US8084194B2 (en) * 2006-02-16 2011-12-27 Kabushiki Kaisha Toshiba Substrate edge treatment for coater/developer

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108899268A (zh) * 2018-06-28 2018-11-27 武汉新芯集成电路制造有限公司 一种改善晶圆键合工艺气泡表现的预处理方法
CN108899268B (zh) * 2018-06-28 2021-04-06 武汉新芯集成电路制造有限公司 一种改善晶圆键合工艺气泡表现的预处理方法
CN110473775A (zh) * 2019-08-29 2019-11-19 上海华力集成电路制造有限公司 改善薄膜剥离的方法
CN110634729A (zh) * 2019-09-12 2019-12-31 上海华力集成电路制造有限公司 避免晶圆边缘非完整曝光单元表面薄膜剥离的方法
CN110634729B (zh) * 2019-09-12 2021-08-10 上海华力集成电路制造有限公司 避免晶圆边缘非完整曝光单元表面薄膜剥离的方法
CN111029297A (zh) * 2019-12-10 2020-04-17 上海华力微电子有限公司 半导体器件的形成方法
CN111029297B (zh) * 2019-12-10 2022-09-23 上海华力微电子有限公司 半导体器件的形成方法
CN111128724A (zh) * 2019-12-31 2020-05-08 华虹半导体(无锡)有限公司 一种改善缺陷剥落的方法
CN111508820A (zh) * 2020-03-25 2020-08-07 长江存储科技有限责任公司 清洗方法
CN111508820B (zh) * 2020-03-25 2021-07-16 长江存储科技有限责任公司 清洗方法
CN113611686A (zh) * 2021-07-06 2021-11-05 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 半导体测试结构及其制造方法、测试方法

Also Published As

Publication number Publication date
CN106158586B (zh) 2019-04-12

Similar Documents

Publication Publication Date Title
CN106158586A (zh) 晶片边缘剥落缺陷源头的清除方法
US20040159553A1 (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor devices
Schaper et al. Architectural implications and process development of 3-D VLSI Z-axis interconnects using through silicon vias
US6777338B2 (en) Edge and bevel cleaning process and system
CN102881646A (zh) 铜金属覆盖层的制备方法
CN106158727A (zh) 铜金属化工艺
CN105226049B (zh) 用于互连层结构的掩膜组件及互连层的制作方法
TWI774645B (zh) Ｔｓｖ結構的平坦化裝置
CN104979276B (zh) 一种半导体器件的制造方法
US7250103B2 (en) Method and apparatus for eliminating defects and improving uniformity in electrochemically processed conductive layers
TW201622000A (zh) 從遮罩、載具及沉積工具部件移除沉積材料之剝離製程
JP4149620B2 (ja) 基板銅めっき処理方法
US7795131B2 (en) Method of fabricating metal interconnects and inter-metal dielectric layer thereof
US6274504B2 (en) Minimizing metal corrosion during post metal solvent clean
JP2004356117A (ja) 基板処理方法及びその装置
CN102938393A (zh) 铜金属覆盖层的制备方法
CN105225944A (zh) 一种金属层去除方法
CN105448861B (zh) 芯片、其制作方法及层叠芯片的制作方法
CN106158599A (zh) 回蚀硬掩膜的方法及互连层结构的制作方法
JP2006319151A (ja) エッチング残渣除去方法及びそれを用いた半導体装置の製造方法
CN106158732B (zh) 金属互连层的金属化工艺
CN105990162A (zh) 金属垫的形成方法
CN115058695B (zh) 溅射方法及半导体器件的制造方法
JP2001068434A5 (zh)
JP6201868B2 (ja) 貫通電極を備えた基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant