JP2000286231A - Ｃｕ配線形成方法及び装置 - Google Patents
Ｃｕ配線形成方法及び装置Info
- Publication number
- JP2000286231A JP2000286231A JP11092136A JP9213699A JP2000286231A JP 2000286231 A JP2000286231 A JP 2000286231A JP 11092136 A JP11092136 A JP 11092136A JP 9213699 A JP9213699 A JP 9213699A JP 2000286231 A JP2000286231 A JP 2000286231A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- semiconductor substrate
- bacteria
- wiring groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Micro-Organisms Or Cultivation Processes Thereof (AREA)
- ing And Chemical Polishing (AREA)
Abstract
(57)【要約】
【課題】 半導体ウエハ等の基板上に形成されたＣｕ層
を均一に除去し、基板面上に形成された微細溝及び／又
は微細孔に形成されたＣｕ配線部をディッシングを生ず
ることなく平坦かつ均一に形成できるＣｕ配線形成方法
及び装置を提供する。 【解決手段】 半導体基板１上の配線溝４にＣｕ層６を
形成するとともに配線溝４の形成されていない表面上に
Ｃｕ層６を形成した後に、配線溝４の幅より大きなサイ
ズのバクテリア７を含有した培養液２１に半導体基板１
を接触させ、バクテリア７によって配線溝４に形成した
Ｃｕ層６を残して半導体基板１の表面上のＣｕ層６を除
去する。
を均一に除去し、基板面上に形成された微細溝及び／又
は微細孔に形成されたＣｕ配線部をディッシングを生ず
ることなく平坦かつ均一に形成できるＣｕ配線形成方法
及び装置を提供する。 【解決手段】 半導体基板１上の配線溝４にＣｕ層６を
形成するとともに配線溝４の形成されていない表面上に
Ｃｕ層６を形成した後に、配線溝４の幅より大きなサイ
ズのバクテリア７を含有した培養液２１に半導体基板１
を接触させ、バクテリア７によって配線溝４に形成した
Ｃｕ層６を残して半導体基板１の表面上のＣｕ層６を除
去する。
Description
【０００１】
【発明の属する技術分野】本発明はＣｕ配線形成方法及
び装置に係り、特に半導体ウエハ等の基板上にＣｕ
（銅）配線を形成する方法及び装置に関する。
び装置に係り、特に半導体ウエハ等の基板上にＣｕ
（銅）配線を形成する方法及び装置に関する。
【０００２】
【従来の技術】従来、半導体基板上に配線回路を形成す
るためには、基板面上にスパッタリング等を用いて導体
の成膜を行った後、さらにレジスト等のパターンマスク
を用いたケミカルドライエッチングにより膜の不要部分
を除去していた。
るためには、基板面上にスパッタリング等を用いて導体
の成膜を行った後、さらにレジスト等のパターンマスク
を用いたケミカルドライエッチングにより膜の不要部分
を除去していた。
【０００３】配線回路を形成するための材料としては、
一般にアルミニウム（Ａｌ）又はアルミニウム合金が用
いられていた。しかしながら、半導体の集積度が高くな
るにつれて配線が細くなり、電流密度が増加して熱応力
や温度上昇を生じる。これはストレスマイグレーション
やエレクトロマイグレーションによってＡｌ等が薄膜化
するに従いさらに顕著となり、ついには断線或いは短絡
等のおそれが生じる。
一般にアルミニウム（Ａｌ）又はアルミニウム合金が用
いられていた。しかしながら、半導体の集積度が高くな
るにつれて配線が細くなり、電流密度が増加して熱応力
や温度上昇を生じる。これはストレスマイグレーション
やエレクトロマイグレーションによってＡｌ等が薄膜化
するに従いさらに顕著となり、ついには断線或いは短絡
等のおそれが生じる。
【０００４】そこで、通電による過度の発熱を避けるた
め、より導電性の高い銅などの材料を配線形成に採用す
ることが要求されている。しかしながら、銅又はその合
金はドライエッチングが難しく、基板全面に成膜してか
らパターンを形成する上記の方法の採用は困難である。
そこで、予め所定パターンの配線用の溝を形成してお
き、その中に銅又はその合金を充填する工程が考えられ
る。これによれば、膜をエッチングにより除去する工程
は不要で、表面段差を取り除くための研磨工程を行えば
よい。また、多層回路の上下を連絡する配線孔と呼ばれ
る部分も同時に形成することができる利点がある。
め、より導電性の高い銅などの材料を配線形成に採用す
ることが要求されている。しかしながら、銅又はその合
金はドライエッチングが難しく、基板全面に成膜してか
らパターンを形成する上記の方法の採用は困難である。
そこで、予め所定パターンの配線用の溝を形成してお
き、その中に銅又はその合金を充填する工程が考えられ
る。これによれば、膜をエッチングにより除去する工程
は不要で、表面段差を取り除くための研磨工程を行えば
よい。また、多層回路の上下を連絡する配線孔と呼ばれ
る部分も同時に形成することができる利点がある。
【０００５】しかしながら、このような配線溝或いは配
線孔の形状は、配線幅が微細化するに伴いかなりの高ア
スペクト比（深さと直径又は幅の比）となり、スパッタ
リング成膜では均一な金属の充填が困難であった。ま
た、種々の材料の成膜手段として気相成長（ＣＶＤ）法
が用いられるが、銅又はその合金では、適当な気体原料
を準備することが困難であり、また、有機原料を採用す
る場合には、これから堆積膜中へ炭素（Ｃ）が混入して
マイグレーション性が上がるという問題点があった。
線孔の形状は、配線幅が微細化するに伴いかなりの高ア
スペクト比（深さと直径又は幅の比）となり、スパッタ
リング成膜では均一な金属の充填が困難であった。ま
た、種々の材料の成膜手段として気相成長（ＣＶＤ）法
が用いられるが、銅又はその合金では、適当な気体原料
を準備することが困難であり、また、有機原料を採用す
る場合には、これから堆積膜中へ炭素（Ｃ）が混入して
マイグレーション性が上がるという問題点があった。
【０００６】そこで、基板をめっき液中に浸漬させて例
えば銅（Ｃｕ）の無電解又は電解めっきを行ない、その
後表面の不要部分を化学機械研磨（ＣＭＰ）により除去
する方法が提案されている。斯かるめっきによる成膜で
は、高アスペクト比の配線溝を均一に高導電率の金属で
充填することが可能となる。前記ＣＭＰプロセスは、タ
ーンテーブル上に貼設された研磨クロスにトップリング
によって保持された半導体ウエハを押圧し、同時に砥粒
を含有した研磨砥液を供給しつつ、半導体ウエハ上のＣ
ｕ層を研磨するものである。
えば銅（Ｃｕ）の無電解又は電解めっきを行ない、その
後表面の不要部分を化学機械研磨（ＣＭＰ）により除去
する方法が提案されている。斯かるめっきによる成膜で
は、高アスペクト比の配線溝を均一に高導電率の金属で
充填することが可能となる。前記ＣＭＰプロセスは、タ
ーンテーブル上に貼設された研磨クロスにトップリング
によって保持された半導体ウエハを押圧し、同時に砥粒
を含有した研磨砥液を供給しつつ、半導体ウエハ上のＣ
ｕ層を研磨するものである。
【０００７】
【発明が解決しようとする課題】しかしながら、上述の
ＣＭＰプロセスは、研磨クロスや研磨砥液の特性により
パターン依存性が大きく、Ｃｕ配線部が皿状に過研磨さ
れてしまうディッシング（Dishing）等の問題があっ
た。本発明は、上述のＣＭＰプロセスにおける問題点を
解決し、半導体ウエハ等の基板上に形成されたＣｕ層を
均一に除去し、基板面上に形成された微細溝及び／又は
微細孔に形成されたＣｕ配線部をディッシングを生ずる
ことなく平坦かつ均一に形成できるＣｕ配線形成方法及
び装置を提供することを目的とする。
ＣＭＰプロセスは、研磨クロスや研磨砥液の特性により
パターン依存性が大きく、Ｃｕ配線部が皿状に過研磨さ
れてしまうディッシング（Dishing）等の問題があっ
た。本発明は、上述のＣＭＰプロセスにおける問題点を
解決し、半導体ウエハ等の基板上に形成されたＣｕ層を
均一に除去し、基板面上に形成された微細溝及び／又は
微細孔に形成されたＣｕ配線部をディッシングを生ずる
ことなく平坦かつ均一に形成できるＣｕ配線形成方法及
び装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上述の目的を達成するた
め、本発明のＣｕ配線形成方法は、半導体基板上の配線
溝にＣｕ層を形成するとともに配線溝の形成されていな
い表面上にＣｕ層を形成した後に、前記配線溝の幅より
大きなサイズのバクテリアを含有した培養液に前記半導
体基板を接触させ、前記バクテリアによって配線溝に形
成したＣｕ層を残して半導体基板の表面上のＣｕ層を除
去することを特徴とするものである。本発明の１態様に
よれば、前記半導体基板の表面上のＣｕ層を除去した後
に、バクテリアを除去する洗浄を行うことを特徴とする
ものである。本発明の１態様によれば、前記バクテリア
は独立栄養生物であることを特徴とするものである。
め、本発明のＣｕ配線形成方法は、半導体基板上の配線
溝にＣｕ層を形成するとともに配線溝の形成されていな
い表面上にＣｕ層を形成した後に、前記配線溝の幅より
大きなサイズのバクテリアを含有した培養液に前記半導
体基板を接触させ、前記バクテリアによって配線溝に形
成したＣｕ層を残して半導体基板の表面上のＣｕ層を除
去することを特徴とするものである。本発明の１態様に
よれば、前記半導体基板の表面上のＣｕ層を除去した後
に、バクテリアを除去する洗浄を行うことを特徴とする
ものである。本発明の１態様によれば、前記バクテリア
は独立栄養生物であることを特徴とするものである。
【０００９】また、本発明のＣｕ配線形成装置は、半導
体基板上の配線溝にＣｕ層を形成するとともに配線溝の
形成されていない表面上にＣｕ層を形成した半導体基板
を浸漬する液槽と、該液槽内に収容されたバクテリアを
含有した培養液とを備え、前記バクテリアは前記配線溝
の幅より大きなサイズを有し、該バクテリアによって配
線溝に形成したＣｕ層を残して半導体基板の表面上のＣ
ｕ層を除去することを特徴とするものである。本発明の
１態様によれば、前記バクテリアは独立栄養生物である
ことを特徴とするものである。
体基板上の配線溝にＣｕ層を形成するとともに配線溝の
形成されていない表面上にＣｕ層を形成した半導体基板
を浸漬する液槽と、該液槽内に収容されたバクテリアを
含有した培養液とを備え、前記バクテリアは前記配線溝
の幅より大きなサイズを有し、該バクテリアによって配
線溝に形成したＣｕ層を残して半導体基板の表面上のＣ
ｕ層を除去することを特徴とするものである。本発明の
１態様によれば、前記バクテリアは独立栄養生物である
ことを特徴とするものである。
【００１０】生物は、炭素源をとる形態によって、大き
く従属栄養生物と独立栄養生物に分けられる。即ち、炭
素源を他の有機物から得ているものは従属栄養生物と呼
ばれ、空気中の二酸化炭素を固定して炭素源とするもの
は独立栄養生物と呼ばれている。この独立栄養生物の中
に化学独立栄養生物という種類があり、この化学独立栄
養生物はエネルギー源を無機物の酸化によって得てい
る。この種類のバクテリアに“チオバチルス・フェロオ
キシダンス”という種類がある。このバクテリアは鉄や
硫黄や銅を酸化する時に発生するエネルギーを利用し
て、空気中の二酸化炭素を固定して生育している。本生
物は、培養液の中に純銅を入れ、ある一定の振動を与え
ることにより、約３０００Å／ｍｉｎの加工速度が得ら
れる。本バクテリアの大きさは、直径約０．５μｍ，長
さ約１μｍの円柱に近いものである。本発明は、このバ
クテリアの大きさと加工物であるＣｕ配線部のサイズ
（大きさ）を利用したものである。
く従属栄養生物と独立栄養生物に分けられる。即ち、炭
素源を他の有機物から得ているものは従属栄養生物と呼
ばれ、空気中の二酸化炭素を固定して炭素源とするもの
は独立栄養生物と呼ばれている。この独立栄養生物の中
に化学独立栄養生物という種類があり、この化学独立栄
養生物はエネルギー源を無機物の酸化によって得てい
る。この種類のバクテリアに“チオバチルス・フェロオ
キシダンス”という種類がある。このバクテリアは鉄や
硫黄や銅を酸化する時に発生するエネルギーを利用し
て、空気中の二酸化炭素を固定して生育している。本生
物は、培養液の中に純銅を入れ、ある一定の振動を与え
ることにより、約３０００Å／ｍｉｎの加工速度が得ら
れる。本バクテリアの大きさは、直径約０．５μｍ，長
さ約１μｍの円柱に近いものである。本発明は、このバ
クテリアの大きさと加工物であるＣｕ配線部のサイズ
（大きさ）を利用したものである。
【００１１】最近の半導体の配線幅は０．３μｍ幅から
０．２５，０．２，０．１７μｍと微細化の一途をたど
っている。上記狭い配線に対して大きなバクテリアを用
いることにより、Ｃｕ配線上のＣｕ膜は加工できるが、
Ｃｕ配線にはバクテリアが入り込めないため、加工され
ることがない。したがって、バクテリアより小さなサイ
ズのＣｕ配線は全く加工されることがなくほぼ平坦に残
すことができる。
０．２５，０．２，０．１７μｍと微細化の一途をたど
っている。上記狭い配線に対して大きなバクテリアを用
いることにより、Ｃｕ配線上のＣｕ膜は加工できるが、
Ｃｕ配線にはバクテリアが入り込めないため、加工され
ることがない。したがって、バクテリアより小さなサイ
ズのＣｕ配線は全く加工されることがなくほぼ平坦に残
すことができる。
【００１２】
【発明の実施の形態】以下、本発明に係るＣｕ配線形成
方法及び装置の実施の形態を図１乃至図４を参照して説
明する。図１は本発明のＣｕ配線形成方法の工程を示す
模式図である。図１（ａ）に示すように、半導体素子が
形成された半導体基板１上の導電層１ａの上にＳｉＯ２
からなる絶縁膜２を堆積させた後、リソグラフィ・エッ
チング技術により配線孔（コンタクトホール）３と配線
溝４からなる配線部を形成する。そして、ＴｉＮ等から
なるバリア層５を形成する。
方法及び装置の実施の形態を図１乃至図４を参照して説
明する。図１は本発明のＣｕ配線形成方法の工程を示す
模式図である。図１（ａ）に示すように、半導体素子が
形成された半導体基板１上の導電層１ａの上にＳｉＯ２
からなる絶縁膜２を堆積させた後、リソグラフィ・エッ
チング技術により配線孔（コンタクトホール）３と配線
溝４からなる配線部を形成する。そして、ＴｉＮ等から
なるバリア層５を形成する。
【００１３】次に、めっき工程等により、図１（ｂ）に
示すように半導体基板１上の配線孔３および配線溝４か
らなる配線部にＣｕを充填するとともに絶縁膜２上にＣ
ｕ層６を形成する。その後、バクテリアを用いることに
より、絶縁膜２上のＣｕ層を除去加工させ、配線孔３お
よび配線溝４に形成したＣｕ層のみを残して絶縁膜２の
表面とをほぼ同一平面にする。これにより、図１（ｃ）
に示すようにＣｕからなる配線部が形成される。
示すように半導体基板１上の配線孔３および配線溝４か
らなる配線部にＣｕを充填するとともに絶縁膜２上にＣ
ｕ層６を形成する。その後、バクテリアを用いることに
より、絶縁膜２上のＣｕ層を除去加工させ、配線孔３お
よび配線溝４に形成したＣｕ層のみを残して絶縁膜２の
表面とをほぼ同一平面にする。これにより、図１（ｃ）
に示すようにＣｕからなる配線部が形成される。
【００１４】次に、図１（ｂ）から図１（ｃ）に至る工
程のＣｕ層の除去工程を説明する。まずＣｕ配線幅以上
のサイズのバクテリアを選別する。この場合、バクテリ
アのサイズは、配線溝の幅が例えば０．２５μｍの場合
には、直径０．５μｍ程度とすればよい。このバクテリ
アの選別工程には、例えば、遠心分離もしくは浸漬ろ過
が好適である。次に、選別された所定サイズのバクテリ
アを含んだ培養液中に加工すべき半導体基板１を浸漬
し、バクテリアによりＣｕ層を除去加工させる。このと
き、培養液を収容した液槽に振動を付与するとともに半
導体基板１の加工面と培養液との間に電界を印加する。
程のＣｕ層の除去工程を説明する。まずＣｕ配線幅以上
のサイズのバクテリアを選別する。この場合、バクテリ
アのサイズは、配線溝の幅が例えば０．２５μｍの場合
には、直径０．５μｍ程度とすればよい。このバクテリ
アの選別工程には、例えば、遠心分離もしくは浸漬ろ過
が好適である。次に、選別された所定サイズのバクテリ
アを含んだ培養液中に加工すべき半導体基板１を浸漬
し、バクテリアによりＣｕ層を除去加工させる。このと
き、培養液を収容した液槽に振動を付与するとともに半
導体基板１の加工面と培養液との間に電界を印加する。
【００１５】図２（ａ）および図２（ｂ）はＣｕ層の除
去加工工程中のバクテリア７と配線溝４との状態を示す
模式図である。同図においては配線溝のみ図示し、配線
孔は図示していない。図２（ａ）および図２（ｂ）に示
すように、バクテリア７のサイズは配線溝４の幅Ｗ１，
Ｗ２より大きいため、バクテリア７は配線溝４内に侵入
できないので、配線溝４に形成されたＣｕ層６は除去加
工されることがない。この加工工程中に、センサにより
うず電流（Eddy Current）、電気抵抗率、又は色を検知
し、加工中のモニターが可能となる。加工が終了したと
き、即ち図２（ｂ）に示す状態になったとき、半導体基
板１を培養液から引き上げ、洗浄機により半導体基板１
の加工面を洗浄し、加工面上の有機物の除去を行う。こ
の場合、有機物除去の方法としては、硫酸過水（硫酸と
過酸化水素水の混合液の総称）やＤＨＦ（希フッ酸）等
を用いた薬液洗浄が適当である。
去加工工程中のバクテリア７と配線溝４との状態を示す
模式図である。同図においては配線溝のみ図示し、配線
孔は図示していない。図２（ａ）および図２（ｂ）に示
すように、バクテリア７のサイズは配線溝４の幅Ｗ１，
Ｗ２より大きいため、バクテリア７は配線溝４内に侵入
できないので、配線溝４に形成されたＣｕ層６は除去加
工されることがない。この加工工程中に、センサにより
うず電流（Eddy Current）、電気抵抗率、又は色を検知
し、加工中のモニターが可能となる。加工が終了したと
き、即ち図２（ｂ）に示す状態になったとき、半導体基
板１を培養液から引き上げ、洗浄機により半導体基板１
の加工面を洗浄し、加工面上の有機物の除去を行う。こ
の場合、有機物除去の方法としては、硫酸過水（硫酸と
過酸化水素水の混合液の総称）やＤＨＦ（希フッ酸）等
を用いた薬液洗浄が適当である。
【００１６】図３は本発明のＣｕ配線形成装置の概略平
面図である。図示するように、Ｃｕ配線形成装置は、半
導体基板を搬入する搬入部１１、Ｃｕめっきを行うＣｕ
めっき槽１２、Ｃｕめっき後の半導体基板の水洗浄を行
う水洗槽１３、Ｃｕ層の除去工程を行うＣｕ層除去部１
４、Ｃｕ層除去加工後の洗浄を行う洗浄部１５、配線部
形成が終了した半導体基板を搬出する搬出部１６を具備
し、これら各部に半導体基板を移送する図示しない基板
移送手段とが１つの装置として配置され、Ｃｕ配線形成
装置を構成している。
面図である。図示するように、Ｃｕ配線形成装置は、半
導体基板を搬入する搬入部１１、Ｃｕめっきを行うＣｕ
めっき槽１２、Ｃｕめっき後の半導体基板の水洗浄を行
う水洗槽１３、Ｃｕ層の除去工程を行うＣｕ層除去部１
４、Ｃｕ層除去加工後の洗浄を行う洗浄部１５、配線部
形成が終了した半導体基板を搬出する搬出部１６を具備
し、これら各部に半導体基板を移送する図示しない基板
移送手段とが１つの装置として配置され、Ｃｕ配線形成
装置を構成している。
【００１７】図４は、図３に示すＣｕ層除去部１４の詳
細を示す図である。図示するように、Ｃｕ層除去部１４
は、バクテリアを含む培養液２１を収容した液槽２２
と、培養液に浸漬された半導体基板１と電極２３との間
に電圧を印加する直流電源２４と、培養液を収容した液
槽２２の全体を振動させるための加振機２５とから構成
されている。
細を示す図である。図示するように、Ｃｕ層除去部１４
は、バクテリアを含む培養液２１を収容した液槽２２
と、培養液に浸漬された半導体基板１と電極２３との間
に電圧を印加する直流電源２４と、培養液を収容した液
槽２２の全体を振動させるための加振機２５とから構成
されている。
【００１８】図３および図４に示す構成において、基板
移送手段により、搬入部１１に載置されたウエハカセッ
ト１１−１から、配線層が形成されていない半導体基板
を取り出し、Ｃｕめっき槽１２に移送する。該Ｃｕめっ
き槽１２において、図１（ｂ）および図２（ａ）に示す
ように、配線溝４や配線孔（コンタクトホール）３から
なる配線部を含む半導体基板１の表面上にＣｕ層６を形
成する。
移送手段により、搬入部１１に載置されたウエハカセッ
ト１１−１から、配線層が形成されていない半導体基板
を取り出し、Ｃｕめっき槽１２に移送する。該Ｃｕめっ
き槽１２において、図１（ｂ）および図２（ａ）に示す
ように、配線溝４や配線孔（コンタクトホール）３から
なる配線部を含む半導体基板１の表面上にＣｕ層６を形
成する。
【００１９】前記Ｃｕめっき槽１２でＣｕ層６の形成が
終了した半導体基板１を基板移送手段で水洗槽１３に移
送し、水洗を行う。続いて水洗浄の終了した半導体基板
１を基板移送手段でＣｕ層除去部１４に移送し、該Ｃｕ
層除去部１４で、図１（ｃ）および図２（ｂ）に示すよ
うに、Ｃｕ層６から配線溝４や配線孔３に形成したＣｕ
層を残して半導体基板１の表面上のＣｕ層を除去する。
この場合、図４に示す構成において、加振機２５によっ
て所定の周波数、振幅および方向の振動を液槽２２の全
体に与えつつ、直流電源２４によって半導体基板１の被
加工面に正の電圧を印加し、バクテリアの作用を活発化
させてＣｕ層の除去を行う。
終了した半導体基板１を基板移送手段で水洗槽１３に移
送し、水洗を行う。続いて水洗浄の終了した半導体基板
１を基板移送手段でＣｕ層除去部１４に移送し、該Ｃｕ
層除去部１４で、図１（ｃ）および図２（ｂ）に示すよ
うに、Ｃｕ層６から配線溝４や配線孔３に形成したＣｕ
層を残して半導体基板１の表面上のＣｕ層を除去する。
この場合、図４に示す構成において、加振機２５によっ
て所定の周波数、振幅および方向の振動を液槽２２の全
体に与えつつ、直流電源２４によって半導体基板１の被
加工面に正の電圧を印加し、バクテリアの作用を活発化
させてＣｕ層の除去を行う。
【００２０】続いて、上記のようにＣｕ層６から配線溝
４や配線孔３からなる配線部に形成したＣｕ層を残して
半導体基板１の表面上の不要のＣｕ層の除去が終了した
半導体基板１を基板移送手段で洗浄部１５に送り、薬液
洗浄した後に水洗浄し、更に乾燥させ、乾燥の終了した
半導体基板を配線形成の終了した半導体基板として、搬
出部１６のウエハカセット１６−１に収納する。
４や配線孔３からなる配線部に形成したＣｕ層を残して
半導体基板１の表面上の不要のＣｕ層の除去が終了した
半導体基板１を基板移送手段で洗浄部１５に送り、薬液
洗浄した後に水洗浄し、更に乾燥させ、乾燥の終了した
半導体基板を配線形成の終了した半導体基板として、搬
出部１６のウエハカセット１６−１に収納する。
【００２１】実施例の説明においては、Ｃｕ層の形成を
Ｃｕめっき工程により行う例を説明したが、Ｃｕ層の形
成はスパッタリング等の他の工程によって行っても勿論
よい。
Ｃｕめっき工程により行う例を説明したが、Ｃｕ層の形
成はスパッタリング等の他の工程によって行っても勿論
よい。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
半導体ウエハ等の基板上に形成されたＣｕ層を均一に除
去し、基板面上に形成された微細溝及び／又は微細孔に
形成されたＣｕ配線部をディッシングを生ずることなく
平坦かつ均一に形成することができる。
半導体ウエハ等の基板上に形成されたＣｕ層を均一に除
去し、基板面上に形成された微細溝及び／又は微細孔に
形成されたＣｕ配線部をディッシングを生ずることなく
平坦かつ均一に形成することができる。
【図１】本発明のＣｕ配線形成方法の工程を示す模式図
である。
である。
【図２】図２（ａ）および図２（ｂ）はＣｕ層の除去加
工工程中のバクテリアと配線溝との状態を示す模式図で
ある。
工工程中のバクテリアと配線溝との状態を示す模式図で
ある。
【図３】本発明のＣｕ配線形成装置の概略平面図であ
る。
る。
【図４】図３に示すＣｕ層除去部の詳細を示す図であ
る。
る。
１ 半導体基板 １ａ 導電層 ２ 絶縁膜 ３ 配線孔（コンタクトホール） ４ 配線溝 ５ バリア層 ６ Ｃｕ層 ７ バクテリア １１ 搬入部 １２ Ｃｕめっき層 １３ 水洗槽 １４ Ｃｕ層除去部 １５ 洗浄部 １６ 搬出部 ２１ 培養液 ２２ 液槽 ２３ 電極 ２４ 直流電源 ２５ 加振機
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 21/90 Ａ Ｆターム(参考） 4B065 AC20 CA55 CA60 4K057 WA13 WB04 WD03 WD10 WE30 WK01 WM01 WN02 5F033 HH11 HH33 JJ01 JJ11 JJ33 MM02 PP15 PP26 QQ50 XX00 5F043 AA26 BB18 CC20 DD10 FF01 GG03
Claims (5)
- 【請求項１】 半導体基板上の配線溝にＣｕ層を形成す
るとともに配線溝の形成されていない表面上にＣｕ層を
形成した後に、前記配線溝の幅より大きなサイズのバク
テリアを含有した培養液に前記半導体基板を接触させ、
前記バクテリアによって配線溝に形成したＣｕ層を残し
て半導体基板の表面上のＣｕ層を除去することを特徴と
するＣｕ配線形成方法。 - 【請求項２】 半導体基板上の配線溝にＣｕ層を形成す
るとともに配線溝の形成されていない表面上にＣｕ層を
形成した半導体基板を浸漬する液槽と、該液槽内に収容
されたバクテリアを含有した培養液とを備え、前記バク
テリアは前記配線溝の幅より大きなサイズを有し、該バ
クテリアによって配線溝に形成したＣｕ層を残して半導
体基板の表面上のＣｕ層を除去することを特徴とするＣ
ｕ配線形成装置。 - 【請求項３】 前記培養液を収容した液槽を振動させる
加振機を備えたことを特徴とする請求項２に記載のＣｕ
配線形成装置。 - 【請求項４】 前記液槽内に電極を配置し、該電極と半
導体基板の加工面との間に電圧を印加する電源を備えた
ことを特徴とする請求項２に記載のＣｕ配線形成装置。 - 【請求項５】 前記半導体基板の表面上のＣｕ層を除去
した後に、バクテリアを除去する洗浄を行う洗浄部を備
えたことを特徴とする請求項２に記載のＣｕ配線形成装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11092136A JP2000286231A (ja) | 1999-03-31 | 1999-03-31 | Ｃｕ配線形成方法及び装置 |
| US09/537,718 US6329289B1 (en) | 1999-03-31 | 2000-03-30 | Method and apparatus for forming copper wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11092136A JP2000286231A (ja) | 1999-03-31 | 1999-03-31 | Ｃｕ配線形成方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000286231A true JP2000286231A (ja) | 2000-10-13 |
Family
ID=14046028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11092136A Pending JP2000286231A (ja) | 1999-03-31 | 1999-03-31 | Ｃｕ配線形成方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6329289B1 (ja) |
| JP (1) | JP2000286231A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101696598B1 (ko) * | 2015-11-30 | 2017-01-16 | 영남대학교 산학협력단 | 박테리아를 이용하는 금속의 표면처리 방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6475811B1 (en) * | 2001-04-27 | 2002-11-05 | Advanced Micro Devices, Inc. | System for and method of using bacteria to aid in contact hole printing |
| CN103517562B (zh) * | 2013-10-10 | 2017-01-04 | 广东生益科技股份有限公司 | Pcb板的槽型孔制作方法 |
| CN106041739B (zh) * | 2016-05-27 | 2018-02-23 | 华侨大学 | 一种超硬磨料磨具的微生物修整方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1214043A (en) * | 1983-01-26 | 1986-11-18 | Albert Bruynesteyn | Biological-acid leach process |
| US4822413A (en) * | 1986-03-13 | 1989-04-18 | Davy Mckee (Stockton) Limited | Extraction of metal values from ores or concentrates |
| US5030425A (en) * | 1989-06-27 | 1991-07-09 | Technical Research, Inc. | Biodegradation and recovery of gallium and other metals from integrated circuits |
| PT101436B (pt) * | 1993-12-31 | 1996-11-29 | Iskay Servicios Metalurgicos S | Processo de biolixiviacao de minerios contendo sulfuretos de cobre por contacto indirecto com solucoes de sulfato ferrico e "thiobacillus ferrooxidans" suportado, com separacao de efeitos. |
-
1999
- 1999-03-31 JP JP11092136A patent/JP2000286231A/ja active Pending
-
2000
- 2000-03-30 US US09/537,718 patent/US6329289B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101696598B1 (ko) * | 2015-11-30 | 2017-01-16 | 영남대학교 산학협력단 | 박테리아를 이용하는 금속의 표면처리 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6329289B1 (en) | 2001-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003051481A5 (ja) | ||
| JP2002121698A (ja) | 半導体製造装置および半導体装置の製造方法 | |
| US7101259B2 (en) | Polishing method and apparatus | |
| JP4012854B2 (ja) | 基板の洗浄方法及び基板洗浄装置 | |
| US7128821B2 (en) | Electropolishing method for removing particles from wafer surface | |
| JP2000286231A (ja) | Ｃｕ配線形成方法及び装置 | |
| WO2002099164A2 (en) | Electroless-plating solution and semiconductor device | |
| JP4139124B2 (ja) | めっき装置及び方法 | |
| JP2003096596A (ja) | めっき方法及びめっき装置 | |
| JP2006016684A (ja) | 配線形成方法及び配線形成装置 | |
| JP2002203824A (ja) | ウエハ洗浄方法 | |
| TWI242234B (en) | Method of improving device performance | |
| JP3741682B2 (ja) | メッキ方法、メッキ装置及び電子デバイスの製造方法 | |
| KR100543928B1 (ko) | 반도체 웨이퍼의 세정 방법 및 장치 | |
| JP2002275639A5 (ja) | ||
| US7202161B2 (en) | Substrate processing method and apparatus | |
| JPH11154659A (ja) | 基板表面金属汚染除去方法及び半導体基板 | |
| JP2004214508A (ja) | 配線形成方法及びその装置 | |
| JP3629150B2 (ja) | メッキ膜の形成方法及び形成装置 | |
| JP2003224185A (ja) | 半導体装置の製造方法 | |
| JP2004149926A (ja) | 埋め込み配線の形成方法 | |
| WO2010133550A1 (en) | Method for coating a semiconductor substrate by electrodeposition | |
| JP3953904B2 (ja) | めっき装置及びめっき方法 | |
| JPH07183268A (ja) | 半導体ウェハの洗浄装置 | |
| TW592890B (en) | Copper process chemical mechanical polishing method |