JP2002121698A - 半導体製造装置および半導体装置の製造方法 - Google Patents

半導体製造装置および半導体装置の製造方法

Info

Publication number
JP2002121698A
JP2002121698A JP2000312834A JP2000312834A JP2002121698A JP 2002121698 A JP2002121698 A JP 2002121698A JP 2000312834 A JP2000312834 A JP 2000312834A JP 2000312834 A JP2000312834 A JP 2000312834A JP 2002121698 A JP2002121698 A JP 2002121698A
Authority
JP
Japan
Prior art keywords
substrate
chamber
holder
electrolytic plating
electropolishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000312834A
Other languages
English (en)
Other versions
JP4644926B2 (ja
Inventor
Takeshi Nogami
毅 野上
Hisanori Komai
尚紀 駒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000312834A priority Critical patent/JP4644926B2/ja
Priority to TW090124825A priority patent/TW567580B/zh
Priority to KR1020027007480A priority patent/KR100822651B1/ko
Priority to US10/149,858 priority patent/US6809029B2/en
Priority to PCT/JP2001/008981 priority patent/WO2002031231A1/ja
Publication of JP2002121698A publication Critical patent/JP2002121698A/ja
Priority to US10/775,935 priority patent/US20040159553A1/en
Application granted granted Critical
Publication of JP4644926B2 publication Critical patent/JP4644926B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67219Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/6723Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Weting (AREA)
  • Chemically Coating (AREA)

Abstract

(57)【要約】 【課題】 銅配線プロセスにおける、メッキ工程、アニ
ーリング工程、二つのCMP工程等の複数工程を一つの
製造装置で行うことによりTATの短縮を図るととも
に、CMP工程を他工程に置き換えることで消耗材のコ
ストを抑える。 【解決手段】 基板91が電解メッキされる電解メッキ
チャンバ11と、基板91が電解研磨される電解研磨チ
ャンバ21と、電解メッキチャンバ11に対する基板9
1の搬入搬出および電解研磨チャンバ21に対する基板
91の搬入搬出を行う搬送装置83を設置したもので、
電解メッキチャンバ11と電解研磨チャンバ21のそれ
ぞれに接続された搬送チャンバ81とを備えたもので、
搬送チャンバ81には、図示はしないが、無電解メッキ
チャンバ、アニーリングチャンバ、液処理チャンバ等を
備えることも可能である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体製造装置お
よび半導体装置の製造方法に関し、詳しくは銅電解メッ
キ、電解研磨の2工程または銅電解メッキ、アニーリン
グ、電解研磨、選択的CoWP無電解メッキの4工程を
実施する半導体製造装置および半導体装置の製造方法に
関する。
【0002】
【従来の技術】銅配線は、アルミニウム配線より低抵
抗,低容量、高信頼性を得ることができるので、配線の
寄生抵抗、寄生容量による回路遅延が支配的になる微細
素子において重要性を増してきている。銅配線を形成す
る最も一般的な方法として、ダマシン工程が広く受け入
れられている。そのダマシン工程のなかでも製造コスト
の点からデュアルダマシンプロセスが受け入れられてい
る。このデュアルダマシン工程の採用によって、銅配線
プロセスは従来のアルミニウム配線工程より低コスト化
されることが期待されていた。
【0003】銅配線を形成するデュアルダマシンプロセ
スでは、溝および接続孔にバリア層を形成した後、スパ
ッタリングにより銅シード層を形成する工程、電解メッ
キにより溝および接続孔内に銅を埋め込む工程、アニー
リングによる銅の結晶成長工程、化学的機械研磨(以下
CMPという、CMPはChemical Mechanical Polishin
g )により余剰な銅を除去する工程、CMPにより余剰
なバリア層を除去する工程、化学的気相成長(以下CV
Dという、CVDは Chemical Vapor Deposition の
略)装置により溝内に埋め込まれた銅表面に酸化防止層
を形成する工程等を、それぞれ、単独の装置、例えば電
解メッキ装置、CMP装置、CVD装置等を用いて行っ
ていた。
【0004】
【発明が解決しようとする課題】しかしながら、銅配線
の形成プロセスでは、銅シード層の形成工程、銅メッキ
工程、アニーリング工程、二つのCMP工程といった複
数のステップを、個々の製造装置によって実施してい
た。そのため、TAT(ターンアラウンドタイム)も長
いという問題があった。
【0005】また、CMPにより銅とバリア層とを研磨
するには、銅およびバリア層に対して別個のスラリーと
別個のパッドとを用意する必要があり、そのため複雑な
工程となっていた。そのため、従来のアルミニウム配線
よりコスト高となっている点が問題の一つでもあった。
とりわけ、CMP工程は、研磨スラリー、研磨パッドな
どの消耗材のコストが大きな問題となっていた。
【0006】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体製造装置および半導体装置
の製造方法である。
【0007】本発明の第1の半導体製造装置は、基板が
電解メッキされる電解メッキ装置が構成される電解メッ
キチャンバと、基板が電解研磨される電解研磨装置が構
成される電解研磨チャンバと、前記電解メッキチャンバ
に対する基板の搬入搬出および前記電解研磨チャンバに
対する基板の搬入搬出を行う搬送装置を設置したもの
で、前記電解メッキチャンバと前記電解研磨チャンバの
それぞれに接続された搬送チャンバとを備えたものであ
る。
【0008】上記第1の半導体製造装置では、電解メッ
キ装置が構成される電解メッキチャンバと電解研磨装置
が構成される電解研磨チャンバとを備え、上記各チャン
バが搬送装置を備えた搬送チャンバに接続されているこ
とから、一つの製造装置で連続して、電解メッキと電解
研磨とが行われる。しかも、基板を大気に開放すること
なく、基板の搬送は搬送チャンバを介するだけで連続的
に行うことができるので、TATの大幅な短縮化が図れ
る。また、除去工程をCMPではなく電解研磨で行うよ
うになっているため、CMPのような消耗材に高いコス
トがかからない。
【0009】本発明の第2の半導体製造装置は、基板が
電解メッキされる電解メッキ装置が構成される電解メッ
キチャンバと、基板が電解研磨される電解研磨装置が構
成される電解研磨チャンバと、前記基板が無電解メッキ
される無電解メッキチャンバと、前記基板がアニーリン
グされるアニーリング装置が構成されるアニーリングチ
ャンバと、前記電解メッキチャンバに対する基板の搬入
搬出、前記電解研磨チャンバに対する基板の搬入搬出お
よび前記アニーリングチャンバに対する基板の搬入搬出
を行う搬送装置を設置したもので、前記電解メッキチャ
ンバと前記電解研磨チャンバと前記アニーリングチャン
バとのそれぞれに接続された搬送チャンバとを備えたも
のである。
【0010】上記第2の半導体製造装置では、電解メッ
キ装置が構成される電解研磨装置が構成される電解メッ
キチャンバと電解研磨チャンバと無電解メッキチャンバ
とアニーリングチャンバとを備え、上記各チャンバが搬
送装置を備えた搬送チャンバに接続されていることか
ら、一つの製造装置で連続して、電解メッキと電解研磨
と無電解メッキとアニーリングとが行われる。しかも、
基板を大気に開放することなく、基板の搬送は搬送チャ
ンバを介するだけで各チャンバに対して連続的に行うこ
とができるので、TATの大幅な短縮化が図れる。ま
た、除去工程をCMPではなく電解研磨で行うようにな
っているため、CMPのような消耗材に高いコストがか
からない。
【0011】本発明の第1の半導体装置の製造方法は、
電解メッキ法によって基板に電解メッキ膜を形成する工
程と、前記基板を酸化性雰囲気にさらすことなく電解研
磨法によって前記基板に形成した前記電解メッキ膜の少
なくとも一部を電解研磨する工程とを連続して行う。
【0012】上記第1の半導体装置の製造方法では、電
解メッキと電解研磨とを連続的に行うことから、従来の
ように各処理を単独で行う装置間を巡って処理を行って
いた製造方法と比較して、TATの大幅な短縮化が図れ
る。
【0013】本発明の第2の半導体装置の製造方法は、
電解メッキ法によって基板に電解メッキ膜を形成する工
程と、前記電解メッキ後の基板を酸化性雰囲気にさらす
ことなく電解研磨法によって前記電解メッキ膜の少なく
とも一部を電解研磨する工程と、前記電解研磨後の基板
を酸化性雰囲気にさらすことなく前記基板をアニーリン
グする工程と、前記アニーリング後の基板を酸化性雰囲
気にさらすことなく無電解メッキ法によって前記基板に
無電解メッキ膜を形成する工程とを備えている。
【0014】上記第2の半導体装置の製造方法では、基
板を酸化性の雰囲気にさらすことなく、電解メッキ、電
解研磨、無電解メッキを連続して行うことができ、また
アニーリングも電解メッキ、電解研磨もしくは無電解メ
ッキに連続して行うことが可能になるので、従来のよう
に各処理を単独で行う装置間を巡って処理を行っていた
製造方法と比較して、TATの大幅な短縮化が図れる。
【0015】
【発明の実施の形態】本発明の第1の半導体製造装置に
係る実施の形態を、図1〜図3の概略構成図によって説
明する。
【0016】図1に示すように、第1の半導体製造装置
1は、基板が電解メッキされる電解メッキ装置が構成さ
れる電解メッキチャンバ11と、基板が電解研磨される
電解研磨装置が構成される電解研磨チャンバ21と、上
記電解メッキチャンバ11と上記電解研磨チャンバ21
とを接続した搬送チャンバ81とからなる。
【0017】図2に示すように、上記電解メッキチャン
バ11は、その内部に基板91を保持するとともに矢印
方向Aに昇降自在となっているホルダ12が設置されて
いる。上記電解メッキチャンバ内で上記ホルダ12に対
向する位置には、ホルダ12が上昇した際に、ホルダ1
2に保持された基板91とともに閉空間を形成してその
閉空間に電解メッキ液(図示せず)を充填することが可
能なカップ13が設けられている。この状態を2点鎖線
で示す。このカップ13には電解メッキ液を供給する電
解メッキ液供給部(図示せず)が接続されている。
【0018】また、ホルダ12に保持された基板91表
面に処理液を供給するノズル14が設置されている。こ
のノズル14は、例えばスプレーノズルであってもよ
く、シャワーノズルであってもよく、またはその他の構
成のノズルであってもよい。このノズル14からは処理
液として例えば洗浄液51(破線で示す)が基板91に
供給されるようになっている。
【0019】上記電解メッキチャンバ11の側部には基
板91を搬入搬出するための出入り口16が設けられて
いる。この出入り口16は、例えばゲートバルブ(図示
せず)が設置され搬送チャンバ81に接続されている。
さらに電解メッキチャンバ11の底部には使用済みの電
解メッキ液や洗浄液を排出するドレイン17設けられて
いる。また、電解メッキチャンバ11には、チャンバ内
を非酸化性雰囲気とする非酸化性ガス供給部18が接続
されていていて、さらに非酸化性ガスを排気する排気部
19が接続されている。なお、上記構成ではホルダ12
を昇降自在としたが、ホルダ12を固定して、カップ1
3を昇降自在としてもよい。
【0020】図3に示すように、上記電解研磨チャンバ
21は、その内部に基板91を保持するとともに矢印方
向Aに昇降自在となっているホルダ22が設置されてい
る。上記電解研磨チャンバ21内で上記ホルダ22に対
向する位置には、ホルダ22が上昇した際に、ホルダ2
2に保持された基板91とともに閉空間を形成してその
閉空間に電解研磨液(図示せず)を充填することが可能
なカップ23が設けられている。この状態を2点鎖線で
示す。このカップ23には電解研磨液を供給する電解研
磨液供給部(図示せず)が接続されている。
【0021】また、ホルダ22に保持された基板91表
面に処理液を供給する第1、第2のノズル24、25が
設置されている。第1、第2のノズル24、25は、例
えばスプレーノズルであってもよく、シャワーノズルで
あってもよく、またはその他の構成のノズルであっても
よい。第1のノズル24からは処理液として例えば洗浄
液51が基板91に供給されるようになっている。また
第2のノズル25からは処理液として例えばエッチング
液52が基板91に供給されるようになっている。
【0022】上記電解研磨チャンバ21の側部には基板
91を搬入搬出するための出入り口26が設けられてい
る。この出入り口26は、例えばゲートバルブ(図示せ
ず)が設置され搬送チャンバ81に接続されている。さ
らに電解研磨チャンバ21の底部には使用済みの電解研
磨液やエッチング液、洗浄液等を排出するドレイン27
設けられている。また、電解研磨チャンバ21には、チ
ャンバ内を非酸化性雰囲気とする非酸化性ガス供給部2
8が接続されていていて、さらに非酸化性ガスを排気す
る排気部29が接続されている。なお、上記構成ではホ
ルダ22を昇降自在としたが、ホルダ22を固定して、
カップ23を昇降自在としてもよい。
【0023】前記図1に示すように、上記搬送チャンバ
81は、上記電解メッキチャンバ11に対する基板の搬
入搬出および上記電解研磨チャンバ21に対する基板の
搬入搬出を行う搬送装置83が設置されたもので、電解
メッキチャンバ11と電解研磨チャンバ21とのそれぞ
れに、例えば基板91を搬入搬出する出入り口にゲート
バルブを介して接続されている。
【0024】上記第1の半導体製造装置1では、電解メ
ッキ装置が構成される電解メッキチャンバ11と電解研
磨装置が構成される電解研磨チャンバ21とを備え、上
記各チャンバが搬送装置83を備えた搬送チャンバ81
に接続されていることから、複数の機能を持つ一つの製
造装置で電解メッキと電解研磨とが連続して行われる。
しかも、基板を大気に開放することなく、基板の搬送は
搬送チャンバ81を介するだけで連続的に行うことがで
きるので、TATの大幅な短縮化が図れる。また、除去
工程をCMPではなく電解研磨で行うようになっている
ため、CMPのような消耗材に高いコストがかからな
い。
【0025】本発明の第2の半導体製造装置に係る実施
の形態を、図4の概略構成図、前記図2、図3、および
図5、図6の概略構成図によって説明する。なお、前記
図1〜図3によって説明したのと同様の構成部品には同
一符号を付与する。
【0026】図4に示すように、第2の半導体製造装置
2は、基板が電解メッキされる電解メッキ装置が構成さ
れる電解メッキチャンバ11、基板が電解研磨される電
解研磨装置が構成される電解研磨チャンバ21、基板が
無電解メッキされる無電解メッキ装置が構成される無電
解メッキチャンバ31、基板がアニーリングされるアニ
ーリング装置が構成されるアニーリングチャンバ41お
よび上記電解メッキチャンバ11と上記電解研磨チャン
バ21と無電解メッキチャンバ31とアニーリングチャ
ンバ41とを接続した搬送チャンバ81とからなる。さ
らに上記搬送チャンバ81には、メッキシード層を補強
・形成するための電解メッキチャンバ61、基板に処理
液を供給する液処理チャンバ71が接続されている。
【0027】上記電解メッキチャンバ11は、前記図2
によって説明したのと同様の構成を有している。すなわ
ち、前記図2に示すように、上記電解メッキチャンバ1
1は、その内部に基板91を保持するとともに矢印方向
Aに昇降自在となっているホルダ12が設置されてい
る。上記電解メッキチャンバ内で上記ホルダ12に対向
する位置には、ホルダ12が上昇した際に、ホルダ12
に保持された基板91とともに閉空間を形成してその閉
空間に電解メッキ液(図示せず)を充填することが可能
なカップ13が設けられている。この状態を2点鎖線で
示す。このカップ13には電解メッキ液を供給する電解
メッキ液供給部(図示せず)が接続されている。さらに
図示はしないが、カップ13には電解メッキに必要な電
力を供給する電源が接続されている。
【0028】また、ホルダ12に保持された基板91表
面に処理液を供給するノズル14が設置されている。こ
のノズル14は、例えばスプレーノズルであってもよ
く、シャワーノズルであってもよく、またはその他の構
成のノズルであってもよい。このノズル14からは処理
液として例えば洗浄液51が基板91に供給されるよう
になっている。
【0029】上記電解メッキチャンバ11の側部には基
板91を搬入搬出するための出入り口16が設けられて
いる。この出入り口16は、例えばゲートバルブ(図示
せず)が設置され搬送チャンバ81に接続されている。
さらに電解メッキチャンバ11の底部には使用済みの電
解メッキ液や洗浄液を排出するドレイン17設けられて
いる。また、電解メッキチャンバ11には、チャンバ内
を非酸化性雰囲気とする非酸化性ガス供給部18が接続
されていていて、さらに非酸化性ガスを排気する排気部
19が接続されている。なお、上記構成ではホルダ12
を昇降自在としたが、ホルダ12を固定して、カップ1
3を昇降自在としてもよい。
【0030】上記電解研磨チャンバ21は、前記図3に
よって説明したのと同様の構成を有している。すなわ
ち、前記図3に示すように、上記電解研磨チャンバ21
は、その内部に基板91を保持するとともに矢印方向A
に昇降自在となっているホルダ22が設置されている。
上記電解研磨チャンバ21内で上記ホルダ22に対向す
る位置には、ホルダ22が上昇した際に、ホルダ22に
保持された基板91とともに閉空間を形成してその閉空
間に電解研磨液(図示せず)を充填することが可能なカ
ップ23が設けられている。この状態を2点鎖線で示
す。このカップ23には電解研磨液を供給する電解研磨
液供給部(図示せず)が接続されている。さらに図示は
しないが、カップ23には電解研磨に必要な電力を供給
する電源が接続されている。
【0031】また、ホルダ22に保持された基板91表
面に処理液を供給する第1、第2のノズル24、25が
設置されている。第1、第2のノズル24、25は、例
えばスプレーノズルであってもよく、シャワーノズルで
あってもよく、またはその他の構成のノズルであっても
よい。第1のノズル24からは処理液として例えば洗浄
液51が基板91に供給されるようになっている。また
第2のノズル25からは処理液として例えばエッチング
液52が基板91に供給されるようになっている。
【0032】さらに電解研磨チャンバ21の側部には基
板91を搬入搬出するための出入り口26が設けられて
いる。この出入り口26は、例えばゲートバルブ(図示
せず)が設置され搬送チャンバ81に接続されている。
さらに電解研磨チャンバ21の底部には使用済みの電解
研磨液やエッチング液、洗浄液等を排出するドレイン2
7設けられている。また、電解研磨チャンバ21には、
チャンバ内を非酸化性雰囲気とする非酸化性ガス供給部
28が接続されていていて、さらに非酸化性ガスを排気
する排気部29が接続されている。なお、上記構成では
ホルダ22を昇降自在としたが、ホルダ22を固定し
て、カップ23を昇降自在としてもよい。
【0033】図5に示すように、上記無電解メッキチャ
ンバ31は、その内部に基板91を保持するとともに矢
印方向に昇降自在となっているホルダ32が設置されて
いる。上記無電解メッキチャンバ31内で上記ホルダ3
2に対向する位置には、ホルダ32が上昇した際に、ホ
ルダ32に保持された基板91とともに閉空間を形成し
てその閉空間に電解研磨液(図示せず)を充填すること
が可能なカップ33が設けられている。この状態を2点
鎖線で示す。このカップ33には無電解メッキ液を供給
する無電解メッキ供給部(図示せず)が接続されてい
る。
【0034】また、ホルダ32に保持された基板91表
面に処理液を供給するノズル34が設置されている。ノ
ズル34は、例えばスプレーノズルであってもよく、シ
ャワーノズルであってもよく、またはその他の構成のノ
ズルであってもよい。ノズル34からは処理液として例
えば洗浄液51が基板91に供給されるようになってい
る。
【0035】さらに無電解メッキチャンバ31の側部に
は基板91を搬入搬出するための出入り口36が設けら
れている。この出入り口36は、例えばゲートバルブ
(図示せず)が設置され搬送チャンバ81に接続されて
いる。さらに無電解メッキチャンバ31の底部には使用
済みの無電解メッキ液、洗浄液等を排出するドレイン3
7設けられている。また、無電解メッキチャンバ31に
は、チャンバ内を非酸化性雰囲気とする非酸化性ガス供
給部38が接続されていていて、さらに非酸化性ガスを
排気する排気部39が接続されている。なお、上記構成
ではホルダ32を昇降自在としたが、ホルダ32を固定
して、カップ33を昇降自在としてもよい。
【0036】図6に示すように、アニーリング装置が構
成されるアニーリングチャンバ41は、その内部に基板
91を保持するホルダ42が設置されている。例えば、
上記アニーリングチャンバ41内で上記ホルダ42に対
向する位置には、基板91を加熱する加熱源43が設け
られている。なお上記加熱源43の他に上記ホルダ42
内にも加熱源を設けてもよい。このアニーリング装置を
ファーネス装置とする場合には、例えば加熱源43を電
熱線で構成する。また、アニーリング装置をRTA(Ra
pid Thermal Annealing )装置とする場合には、例えば
加熱源43を加熱ランプで構成する。また、アニーリン
グチャンバ41には、アニーリング雰囲気を形成するた
めのガス供給部48とガス排気部49が接続されてい
る。さらにアニーリングチャンバ41の側部には基板9
1を搬入搬出するための出入り口46が設けられてい
る。この出入り口46は、例えばゲートバルブ(図示せ
ず)が設置され搬送チャンバ81に接続されている。
【0037】上記メッキシード層を補強・形成するため
の電解メッキチャンバ61の構成は上記図2で説明した
ものと同様の構成とする。
【0038】また、基板に処理液を供給する液処理チャ
ンバ71は、内部に基板を保持するホルダと、そのホル
ダ上に保持される基板に処理液を供給する複数もしくは
単数のノズルが設置されている。上記ノズル形状は、管
状のノズル、スプレーノズル、シャワーノズルのいずれ
であってもよい。ノズルの配置位置は、基板全面に処理
液が供給できる位置に配置されているならば、ホルダに
保持された基板中央上方であっても、または斜め上方で
あってもよい。また液処理チャンバ71の底部には処理
液を排出するドレイン(図示せず)が接続されている。
上記処理液としては、基板を洗浄するための洗浄液、例
えば純水を用いる。また、エッチング液を供給するよう
にしておいてもよい。さらに液処理チャンバ71の側部
には基板91を搬入搬出するための出入り口が設けられ
ている。この出入り口は、例えばゲートバルブ(図示せ
ず)が設置され搬送チャンバ81に接続されている。
【0039】前記図4に示すように、上記搬送チャンバ
81は、上記電解メッキチャンバ11に対する基板の搬
入搬出、上記電解研磨チャンバ21に対する基板の搬入
搬出、上記無電解メッキチャンバ31に対する基板の搬
入搬出、上記アニーリングチャンバ41に対する基板の
搬入搬出、上記電解メッキチャンバ61に対する基板の
搬入搬出、および上記液処理チャンバ71に対する基板
の搬入搬出を行う搬送装置83が設置されたもので、電
解メッキチャンバ11と電解研磨チャンバ21と無電解
メッキチャンバ31とアニーリングチャンバ41と電解
メッキチャンバ61と上記液処理チャンバ71とのそれ
ぞれに、例えば基板91を搬入搬出する出入り口にゲー
トバルブを介して接続されている。
【0040】上記第2の半導体製造装置2では、電解メ
ッキ装置が構成される電解メッキチャンバ11と電解研
磨装置が構成される電解研磨チャンバ21と無電解メッ
キ装置が構成される無電解メッキチャンバ31とアニー
リング装置が構成されるアニーリングチャンバ41とを
備え、上記各チャンバが搬送装置83を備えた搬送チャ
ンバ81に接続されていることから、複数の機能を持つ
一つの製造装置で、電解メッキと電解研磨と無電解メッ
キとアニーリングとが連続して行われる。しかも、基板
を大気に開放することなく、基板の搬送は搬送チャンバ
を介するだけで各チャンバに対して連続的に行うことが
できるので、TATの大幅な短縮化が図れる。また、除
去工程をCMPではなく電解研磨で行うようになってい
るため、CMPのような消耗材に高いコストがかからな
い。
【0041】上記各半導体製造装置の搬送チャンバ81
には、処理前の基板と処理後の基板とをそれぞれに収納
する基板収納室(図示せず)が例えばゲートバルブを介
して接続されていてもよい。
【0042】また、上記電解メッキチャンバ11,6
1、電解研磨チャンバ21、無電解メッキチャンバ3
1、液処理チャンバ71等に設置されている各ホルダは
基板91をスピン乾燥させるように、高速回転可能な構
成としてもよい。すなわち、上記ホルダは、通常に知ら
れている枚葉式のスピン乾燥装置と同様のホルダ構成と
してもよい。
【0043】次に、本発明の第1の半導体装置の製造方
法に係る実施の形態の一例として、前記図1〜図3によ
って説明した第1の半導体製造装置を用いた場合を以下
に説明する。
【0044】まず、搬送装置83を用いて基板91を搬
送チャンバ81内から電解メッキチャンバ11のホルダ
12上に搬送し載置する。その際、チャンバ内を非酸化
性雰囲気とすることが望ましい。
【0045】その後、電解メッキチャンバ11のホルダ
12を上昇させ、ホルダ12に保持された基板91とカ
ップ13とによってカップ13内に閉空間を形成し、そ
の閉空間に電解メッキ液(図示せず)を充填することに
よって基板に電解メッキを施す。電解メッキが終了した
後、カップ13内の電解メッキ液を排出し、ホルダ12
を降下させ、元の位置に戻す。そして、ノズル14より
洗浄液を基板91に供給して、基板洗浄を行う。ホルダ
12が回転可能な構成のものであれば、その後、ホルダ
12を回転させてスピン乾燥させてもよい。
【0046】次いで、搬送装置83によって、ホルダ1
2上の基板91を搬送チャンバ81に搬送し、さらに電
解研磨チャンバ21のホルダ22上にその基板91を搬
送して載置させる。このように、基板91は、閉空間と
なっている電解メッキチャンバ11から搬送チャンバ8
1を通って電解研磨チャンバ21に搬送されるので、酸
化性雰囲気にさらすことなく電解研磨チャンバ21内に
搬送される。その際、チャンバ内を非酸化性雰囲気とす
ることが望ましい。
【0047】その後、電解研磨チャンバ21のホルダ2
2を上昇させ、ホルダ22に保持された基板91とカッ
プ23とによってカップ23内に閉空間を形成し、その
閉空間に電解研磨液(図示せず)を充填することによっ
て基板を電解研磨する。この電解研磨量は目的に応じて
適宜選択される。電解研磨が終了した後、カップ23内
の電解メッキ液を排出し、ホルダ22を降下させ、元の
位置に戻す。そして、第1のノズル24より洗浄液を基
板91に供給して基板洗浄を行う。なお、エッチングが
必要な場合には、第2のノズル25よりエッチング液を
基板91に供給して基板エッチングを行う。その後再び
第1のノズル24より洗浄液を基板91に供給して基板
洗浄を行う。ホルダ22が回転可能な構成のものであれ
ば、その後、ホルダ22を回転させてスピン乾燥させて
もよい。
【0048】上記第1の半導体装置の製造方法では、電
解メッキと電解研磨とを連続的に行うことから、従来の
ように各処理を単独で行う装置間を巡って処理を行って
いた製造方法と比較して、TATの大幅な短縮化が図れ
る。
【0049】次に、本発明の第2の半導体装置の製造方
法に係る実施の形態の一例として、前記図4によって説
明した第2の半導体製造装置を用いた場合を、図7の製
造工程図によって、以下に説明する。図7ではプロセス
を示し、そのプロセスを行う装置は、図2〜図6を参照
されたい。
【0050】この製造方法では、前記図4によって説明
した第2の半導体製造装置のようないわゆるクラスタツ
ールにより、プロセスを連続的に処理する。
【0051】図7の(1)に示すように、基板(例えば
半導体基板)91(図示せず)上に形成された第1の絶
縁膜111に例えば溝配線構造の第1の配線112がバ
リア層112bを介して形成されている。上記第1の絶
縁膜111上には第1の配線112を被覆する拡散防止
層113が形成され、その上に第2の絶縁膜114が形
成されている。上記拡散防止層113は接続孔形成時の
エッチングストッパとしての機能を有していてもよい。
さらに第2の絶縁膜114上には第3の絶縁膜115が
形成されている。第3の絶縁膜115には凹部116
(以下溝116として説明する)が形成され、その溝1
16の底部より第2の絶縁膜114を貫通して第1の配
線112に達する接続孔117が形成されている。
【0052】上記構成の配線溝116および接続孔11
7の内面にはバリア層121が形成されている。このバ
リア層121は、例えば窒化タングステンで形成されて
いる。さらにバリア層121表面には例えばスパッタリ
ング等の成膜技術を用いて銅シード層122が形成され
ている。次いで電解メッキチャンバ61により、高アス
ペクト比の溝側壁、接続孔側壁での銅シード層の膜厚不
足を補填するためにシード層補強電解メッキを行う。そ
の際、チャンバ内を非酸化性雰囲気とすることが望まし
い。図面ではシード層補強電界メッキを行った銅シード
層122を示した。その後、電解メッキチャンバ61内
で基板を洗浄する。この洗浄は、例えば水洗によって行
う。もしくは、搬送装置(例えば搬送ロボット)83を用
いて、基板91を液処理チャンバ71に搬送して、この
液処理チャンバ71で水洗を行う。以降、基板91の搬
送は上記搬送装置83により行う。
【0053】次に、図7の(2)に示すように、搬送装
置83によって電解メッキチャンバ11のホルダ12上
に基板91(図示せず)を搬送する。その際、チャンバ
内を非酸化性雰囲気とすることが望ましい。この電解メ
ッキチャンバ11で銅電解メッキを行うことにより、溝
116および接続孔117を銅からなる導電層123で
埋め込む。その際、第3の絶縁膜115上のバリア層1
21上にも銅からなる導電層123が堆積される。な
お、図面では銅シード層122も導電層123に含めて
描いている。この電解メッキ工程のシーケンスでは、メ
ッキ後の導電層123表面が平坦化されるようにメッキ
条件を選択して、表面が平坦な銅メッキ層を形成する。
その後、電解メッキチャンバ11内で基板91を洗浄す
る。この洗浄は、例えば水洗によって行う。
【0054】次に、図7の(3)に示すように、搬送装
置83によってアニーリングチャンバ41のホルダ42
上に基板91を搬送する。その際、チャンバ内を非酸化
性雰囲気とすることが望ましい。このアニーリングチャ
ンバ41で上記処理を行った基板91をアニーリングす
る。このアニーリングによって、電解メッキ後の微細な
結晶粒を有する導電層123の銅結晶粒の成長を促す。
【0055】次に、図7の(4)に示すように、搬送装
置83によって電解研磨チャンバ21のホルダ22上に
基板91を搬送する。その際、チャンバ内を非酸化性雰
囲気とすることが望ましい。この電解研磨チャンバ21
で電解研磨を実施して絶縁膜(第3の絶縁膜115)表
面の導電層123を除去し、溝116および接続孔11
7の内部のみに導電層123を残す。
【0056】続いて、電解研磨チャンバ21内で、図7
の(5)に示すように、窒化タングステンからなるバリ
ア層121を過酸化水素水によるウエットエッチングに
より除去する。すなわち、基板表面に過酸化水素水溶液
をスプレーし、平坦面上の不用な窒化タングステンから
なるバリア層121を溶解して除去する。窒化タングス
テンのエッチングは等方的に進行するので、第3の絶縁
膜115表面の窒化タングステンを完全に除去するに
は、ある程度のオーバエッチングが必要になる。その結
果、溝116の側壁にサイドエッチングが生じ、バリア
層121の上端121tが導電層123の表面123s
よりも低く形成される。その後、電解研磨チャンバ21
内で基板91を洗浄する。この洗浄は、例えば水洗によ
って行う。
【0057】次に、図7の(6)に示すように、搬送装
置83によって無電解メッキチャンバ31のホルダ32
上に基板91を搬送する。その際、チャンバ内を非酸化
性雰囲気とすることが望ましい。この無電解メッキチャ
ンバ31で上記処理を行った基板91を無電解メッキに
よって、露出している導電層123表面にコバルトタン
グステンリン(CoWP)被膜124を選択的に形成す
る。この成膜の選択性は、CoWP無電解メッキを実施
する前に、銅との置換無電解メッキによって、導電層1
23表面をパラジウムにより被覆しておく。このパラジ
ウム被覆によって、CoWPの成膜はパラジウムを触媒
としてパラジウム上のみに発生することに起因してい
る。一旦、パラジウムの表面がCoWPにより被覆され
た後は、CoWP自体を触媒とした自己触媒メッキによ
り、選択性を保ったままCoWPのメッキ成長が進行す
る。上記窒化タングステンからなるバリア層121のエ
ッチングで発生したサイドエッチングによる導電層12
3表面の露出は、このコバルトタングステンリン被膜1
24によって被覆される。その後、無電解メッキチャン
バ31内で基板91を洗浄する。この洗浄は、例えば水
洗によって行う。
【0058】上記実施の形態で説明した非酸化性雰囲気
は、各酸化性ガス供給部よりアルゴン等の希ガスもしく
は窒素をチャンバ内に導入するとともに排気部より一部
の非酸化性ガスを排気して、チャンバ内を所定圧力の非
酸化性ガス雰囲気にすることにより形成される。
【0059】上記実施の形態で説明した材料のうち、バ
リア層121は窒化タングステンに限られるものではな
く、同様の機能を有する材料、例えば、窒化タンタル等
と置き換えることも可能である。また上記説明では、溝
116に埋め込まれた銅からなる導電層123にコバル
トタングステンリン被膜124を形成する技術を説明し
たが、例えば接続孔内に銅もしくは銅合金からなるプラ
グを形成し、そのプラグの上面側をコバルトタングステ
ンリン被膜で被覆するような技術にも適用することがで
きる。
【0060】上記製造方法において、基板洗浄後はホル
ダを高速回転させることにより、基板をスピン乾燥させ
てもよい。
【0061】上記第2の半導体装置の製造方法では、基
板91を酸化性の雰囲気にさらすことなく、電解メッ
キ、電解研磨、無電解メッキを連続して行うことがで
き、またアニーリングも電解メッキ、電解研磨もしくは
無電解メッキに連続して行うことが可能になるので、従
来のように各処理を単独で行う装置間を巡って処理を行
っていた製造方法と比較して、TATの大幅な短縮化が
図れる。
【0062】また、上記半導体装置の製造方法では、凹
部(溝)116内に残すバリア層121上端部が導電層
123側面と溝116側壁との間になるように第3の絶
縁膜115表面のバリア層121を除去し、その後導電
層123側部でバリア層121に接続するとともに溝1
16の開口側における導電層123を選択的に被覆する
コバルトタングステンリン被膜124を形成することか
ら、コバルトタングステンリン被膜124は導電層12
3側部でバリア層121に接続するとともに溝116の
開口側における導電層123を選択的に被覆するように
形成される。また、コバルトタングステンリン被膜12
4は、銅との界面で銅の優先的拡散経路となりにくいた
め、導電層123で構成される配線は高いエレクトロマ
イグレーション耐性(信頼性)が得られる。
【0063】また、過酸化水素水を用いたウエットエッ
チングによって、第3の絶縁膜115上のバリア層12
1を除去している。その際、第3の絶縁膜115表面の
バリア層121を完全に除去するため、オーバエッチン
グを行うのが通例である。その結果、溝116内に残す
バリア層121上端部は、導電層123側面と溝116
側壁との間になる。そして溝116側壁に形成されてい
るバリア層121は、その上端が導電層123表面より
も溝116の底部側になるように除去される。それによ
って、コバルトタングステンリン被膜124を形成した
場合に、導電層123側部でバリア層121に接続する
ように形成される。
【0064】このように、コバルトタングステンリン被
膜124が導電層123側部でバリア層121と接続す
ることから、導電層123はバリア層121とコバルト
タングステンリン被膜124とによって包含された状態
になる。しかも、その接続部分が導電層123の側部に
位置することより、コバルトタングステンリン被膜12
4は導電層123上面および側面の上部側で導電層12
3に密着することになり、コバルトタングステンリン被
膜124は剥がれにくくなる。その結果、コバルトタン
グステンリン被膜124とバリア層121との接続力も
強固になるので、コバルトタングステンリン被膜124
とバリア層121とによって、導電層123の銅の拡散
が防止される。また、導電層123への酸素の拡散も防
止されるので導電層の酸化が防止される。
【0065】また、コバルトタングステンリン被膜12
4を用いたことにより、表面が化学的に不安定な銅であ
っても、銅とコバルトタングステンリンとの界面が、銅
の拡散経路にならないため、高いエレクトロマイグレー
ション耐性(信頼性)が得られる。
【0066】また酸化し易い銅表面をコバルトタングス
テンリン被膜124で被覆するため、配線システム全体
の寄生容量を増大させることがない。
【0067】また、コバルトタングステンリン被膜12
4が酸化防止膜として機能するため、窒化シリコン膜を
成膜する必要が無く、直接低誘電率絶縁膜を成膜するこ
とができるため、配線システム全体の配線寄生抵抗を大
幅に低減できる。
【0068】
【発明の効果】以上、説明したように本発明の第1の半
導体製造装置によれば、電解メッキチャンバと電解研磨
チャンバとを備え、上記各チャンバが搬送装置を備えた
搬送チャンバに接続されているので、一つの製造装置で
連続して、電解メッキと電解研磨とを行うことができ
る。しかも、基板を大気に開放することなく、基板の搬
送は搬送チャンバを介するだけで連続的に行うことがで
きるので、TATの大幅な短縮化が図れる。また、除去
工程をCMPではなく電解研磨で行うようになっている
ため、CMPのような消耗材に高いコストがかからな
い。
【0069】本発明の第2の半導体製造装置によれば、
電解メッキチャンバと電解研磨チャンバと無電解メッキ
チャンバとアニーリングチャンバとを備え、上記各チャ
ンバが搬送装置を備えた搬送チャンバに接続されている
ので、一つの製造装置で連続して、電解メッキと電解研
磨と無電解メッキとアニーリングとを行うことができ
る。しかも、基板を大気に開放することなく、基板の搬
送は搬送チャンバを介するだけで各チャンバに対して連
続的に行うことができるので、TATの大幅な短縮化が
図れる。また、除去工程をCMPではなく電解研磨で行
うようになっているため、CMPのような消耗材に高い
コストがかからない。
【0070】本発明の第1の半導体装置の製造方法によ
れば、電解メッキと電解研磨とを連続的に行うことか
ら、従来のように各処理を単独で行う装置間を巡って処
理を行っていた製造方法と比較して、TATの大幅な短
縮化が図れる。
【0071】本発明の第2の半導体装置の製造方法によ
れば、基板を酸化性の雰囲気にさらすことなく、電解メ
ッキ、電解研磨、無電解メッキを連続して行うことがで
き、またアニーリングも電解メッキ、電解研磨もしくは
無電解メッキに連続して行うことが可能になるので、従
来のように各処理を単独で行う装置間を巡って処理を行
っていた製造方法と比較して、TATの大幅な短縮化が
図れる。
【図面の簡単な説明】
【図1】本発明の第1の半導体製造装置に係る実施の形
態を示す概略構成図である。
【図2】電解メッキチャンバを示す概略構成図である。
【図3】電解研磨チャンバを示す概略構成図である。
【図4】本発明の第2の半導体製造装置に係る実施の形
態を示す概略構成図である。
【図5】無電解メッキチャンバを示す概略構成図であ
る。
【図6】アニーリングチャンバを示す概略構成図であ
る。
【図7】本発明の第2の半導体装置の製造方法に係る実
施の形態を示す製造工程断面図である。
【符号の説明】
1…第1の半導体製造装置、11…電解メッキチャン
バ、21…電解研磨チャンバ、81…搬送チャンバ、8
3…搬送装置、91…基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/3063 H01L 21/306 L 21/306 F 21/3205 21/88 R K Fターム(参考) 4K022 AA01 AA05 AA37 AA41 BA08 BA35 CA03 DB15 DB19 EA01 4K024 AA09 AB08 AB17 BA11 BB12 CB02 CB03 CB14 CB26 DA02 DB01 DB10 FA07 FA08 GA16 4M104 BB04 DD52 DD53 DD78 FF17 FF22 HH20 5F033 HH11 HH15 HH34 JJ11 JJ34 KK07 MM02 MM05 MM12 MM13 NN06 NN07 PP15 PP27 PP28 QQ08 QQ19 QQ46 QQ73 QQ92 XX05 XX08 XX20 XX34 5F043 AA26 DD14 DD16 EE07 EE36 GG02

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 基板が電解メッキされる電解メッキ装置
    が構成される電解メッキチャンバと、 基板が電解研磨される電解研磨装置が構成される電解研
    磨チャンバと、 前記電解メッキチャンバに対する基板の搬入搬出および
    前記電解研磨チャンバに対する基板の搬入搬出を行う搬
    送装置を設置したもので、前記電解メッキチャンバと前
    記電解研磨チャンバのそれぞれに接続された搬送チャン
    バとを備えたことを特徴とする半導体製造装置。
  2. 【請求項2】 前記電解メッキ装置が構成される電解メ
    ッキチャンバは、 前記基板を保持するホルダと、 前記ホルダに対向する位置に設けられたもので前記ホル
    ダに保持された基板とともに閉空間を形成してその閉空
    間に電解メッキ液を充填することが可能なカップと、 前記ホルダに保持された基板表面に処理液を供給するノ
    ズルとを備えたことを特徴とする請求項1記載の半導体
    製造装置。
  3. 【請求項3】 前記処理液は、 洗浄液からなることを特徴とする請求項2記載の半導体
    製造装置。
  4. 【請求項4】 前記電解研磨装置が構成される電解研磨
    チャンバは、 前記基板を保持するホルダと、 前記ホルダに対向する位置に設けられたもので前記ホル
    ダに保持された基板とともに閉空間を形成してその閉空
    間に電解研磨液を充填することが可能なカップと、 前記ホルダに保持された基板表面に処理液を供給するノ
    ズルとを備えたことを特徴とする請求項1記載の半導体
    製造装置。
  5. 【請求項5】 前記処理液を供給するノズルは、 洗浄液を供給するノズルと、 エッチング液を供給するノズルとからなることを特徴と
    する請求項4記載の半導体製造装置。
  6. 【請求項6】 基板が電解メッキされる電解メッキ装置
    が構成される電解メッキチャンバと、 基板が電解研磨される電解研磨装置が構成される電解研
    磨チャンバと、 前記基板が無電解メッキされる無電解メッキ装置が構成
    される無電解メッキチャンバと、 前記基板がアニーリングされるアニーリング装置が構成
    されるアニーリングチャンバと、 前記電解メッキチャンバに対する基板の搬入搬出、前記
    電解研磨チャンバに対する基板の搬入搬出および前記ア
    ニーリングチャンバに対する基板の搬入搬出を行う搬送
    装置を設置したもので、前記電解メッキチャンバと前記
    電解研磨チャンバと前記アニーリングチャンバとのそれ
    ぞれに接続された搬送チャンバとを備えたことを特徴と
    する半導体製造装置。
  7. 【請求項7】 前記半導体製造装置の搬送チャンバは、 前記基板に処理液を供給する液処理チャンバが接続さ
    れ、 前記搬送装置は、 前記電解メッキチャンバに対する基板の搬入搬出、前記
    電解研磨チャンバに対する基板の搬入搬出および前記ア
    ニーリングチャンバに対する基板の搬入搬出を行うとと
    もに、前記液処理チャンバに対する基板の搬入搬出を行
    うことを特徴とする請求項6記載の半導体製造装置。
  8. 【請求項8】 前記液処理チャンバは、 前記基板を保持するホルダと、 前記ホルダに保持された基板表面に処理液を供給するノ
    ズルとを備えたことを特徴とする請求項7記載の半導体
    製造装置。
  9. 【請求項9】 前記処理液を供給するノズルは、 洗浄液を供給するノズルと、 エッチング液を供給するノズルとからなることを特徴と
    する請求項8記載の半導体製造装置。
  10. 【請求項10】 前記電解メッキ装置が構成される電解
    メッキチャンバは、 前記基板を保持するホルダと、 前記ホルダに対向する位置に設けられたもので前記ホル
    ダに保持された基板とともに閉空間を形成してその閉空
    間に電解メッキ液を充填することが可能なカップと、 前記ホルダに保持された基板表面に処理液を供給するノ
    ズルとを備えたことを特徴とする請求項6記載の半導体
    製造装置。
  11. 【請求項11】 前記処理液は、 洗浄液からなることを特徴とする請求項10記載の半導
    体製造装置。
  12. 【請求項12】 前記電解研磨装置が構成される電解研
    磨チャンバは、 前記基板を保持するホルダと、 前記ホルダに対向する位置に設けられたもので前記ホル
    ダに保持された基板とともに閉空間を形成してその閉空
    間に電解研磨液を充填することが可能なカップと、 前記ホルダに保持された基板表面に処理液を供給するノ
    ズルとを備えたことを特徴とする請求項6記載の半導体
    製造装置。
  13. 【請求項13】 前記処理液を供給するノズルは、 洗浄液を供給するノズルと、 エッチング液を供給するノズルとからなることを特徴と
    する請求項12記載の半導体製造装置。
  14. 【請求項14】 電解メッキ法によって基板に電解メッ
    キ膜を形成する工程と、 前記基板を酸化性雰囲気にさらすことなく電解研磨法に
    よって前記基板に形成した前記電解メッキ膜の少なくと
    も一部を電解研磨する工程とを連続して行うことを特徴
    とする半導体装置の製造方法。
  15. 【請求項15】 前記電解研磨を行った後、前記残され
    た電解メッキ膜をアニーリングすることを特徴とする請
    求項14に記載の半導体装置の製造方法。
  16. 【請求項16】 前記電解研磨後に前記基板を酸化性雰
    囲気にさらすことなく前記基板を薬液処理する工程を備
    えたことを特徴とする請求項14記載の半導体装置の製
    造方法。
  17. 【請求項17】 電解メッキ法によって基板に電解メッ
    キ膜を形成する工程と、 前記電解メッキ後の基板を酸化性雰囲気にさらすことな
    く電解研磨法によって前記電解メッキ膜の少なくとも一
    部を電解研磨する工程と、 前記電解研磨後の基板を酸化性雰囲気にさらすことなく
    前記基板をアニーリングする工程と、 前記アニーリング後の基板を酸化性雰囲気にさらすこと
    なく無電解メッキ法によって前記基板に無電解メッキ膜
    を形成する工程とを備えたことを特徴とする半導体装置
    の製造方法。
  18. 【請求項18】 前記電解研磨後に前記基板を酸化性雰
    囲気にさらすことなく前記基板を薬液処理する工程を備
    えたことを特徴とする請求項17記載の半導体装置の製
    造方法。
JP2000312834A 2000-10-13 2000-10-13 半導体製造装置および半導体装置の製造方法 Expired - Fee Related JP4644926B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000312834A JP4644926B2 (ja) 2000-10-13 2000-10-13 半導体製造装置および半導体装置の製造方法
TW090124825A TW567580B (en) 2000-10-13 2001-10-08 Semiconductor manufacturing device and manufacturing method for semiconductor device
KR1020027007480A KR100822651B1 (ko) 2000-10-13 2001-10-12 반도체 제조 장치 및 반도체 장치의 제조 방법
US10/149,858 US6809029B2 (en) 2000-10-13 2001-10-12 Semiconductor production device and production method for semiconductor device
PCT/JP2001/008981 WO2002031231A1 (en) 2000-10-13 2001-10-12 Semiconductor production device and production method for semiconductor device
US10/775,935 US20040159553A1 (en) 2000-10-13 2004-02-10 Semiconductor manufacturing apparatus and method for manufacturing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000312834A JP4644926B2 (ja) 2000-10-13 2000-10-13 半導体製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002121698A true JP2002121698A (ja) 2002-04-26
JP4644926B2 JP4644926B2 (ja) 2011-03-09

Family

ID=18792344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000312834A Expired - Fee Related JP4644926B2 (ja) 2000-10-13 2000-10-13 半導体製造装置および半導体装置の製造方法

Country Status (5)

Country Link
US (2) US6809029B2 (ja)
JP (1) JP4644926B2 (ja)
KR (1) KR100822651B1 (ja)
TW (1) TW567580B (ja)
WO (1) WO2002031231A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003058696A1 (fr) * 2002-01-07 2003-07-17 Sony Corporation Procede de production d'un film metallique
KR20030089508A (ko) * 2002-05-17 2003-11-21 가부시키가이샤 토쿄 세이미쯔 화학적 기계 연마 방법 및 화학적 기계 연마 장치
JP2005229121A (ja) * 2001-03-16 2005-08-25 Ebara Corp 配線形成装置及びその方法
JP2006507405A (ja) * 2002-06-28 2006-03-02 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 金属腐食を低減させながら基板を電気化学的に処理する装置および方法
JP2009049431A (ja) * 2008-11-10 2009-03-05 Tokyo Seimitsu Co Ltd 化学的機械研磨装置及び化学的機械研磨方法
JP2012151289A (ja) * 2011-01-19 2012-08-09 Furukawa Electric Co Ltd:The 光半導体実装用基板、その製造方法、及び光半導体装置
JP2015196206A (ja) * 2014-03-31 2015-11-09 株式会社荏原製作所 基板研磨装置
JPWO2020196506A1 (ja) * 2019-03-28 2020-10-01

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7153195B2 (en) * 2000-08-30 2006-12-26 Micron Technology, Inc. Methods and apparatus for selectively removing conductive material from a microelectronic substrate
US7220166B2 (en) * 2000-08-30 2007-05-22 Micron Technology, Inc. Methods and apparatus for electromechanically and/or electrochemically-mechanically removing conductive material from a microelectronic substrate
US7192335B2 (en) * 2002-08-29 2007-03-20 Micron Technology, Inc. Method and apparatus for chemically, mechanically, and/or electrolytically removing material from microelectronic substrates
US7078308B2 (en) * 2002-08-29 2006-07-18 Micron Technology, Inc. Method and apparatus for removing adjacent conductive and nonconductive materials of a microelectronic substrate
US7112121B2 (en) * 2000-08-30 2006-09-26 Micron Technology, Inc. Methods and apparatus for electrical, mechanical and/or chemical removal of conductive material from a microelectronic substrate
US7129160B2 (en) * 2002-08-29 2006-10-31 Micron Technology, Inc. Method for simultaneously removing multiple conductive materials from microelectronic substrates
US7134934B2 (en) * 2000-08-30 2006-11-14 Micron Technology, Inc. Methods and apparatus for electrically detecting characteristics of a microelectronic substrate and/or polishing medium
FR2815046B1 (fr) 2000-10-11 2003-01-10 Vetrotex France Sa Procede et dispositif de production d'un fil composite
US6896776B2 (en) * 2000-12-18 2005-05-24 Applied Materials Inc. Method and apparatus for electro-chemical processing
US7582564B2 (en) * 2001-03-14 2009-09-01 Applied Materials, Inc. Process and composition for conductive material removal by electrochemical mechanical polishing
US7232514B2 (en) * 2001-03-14 2007-06-19 Applied Materials, Inc. Method and composition for polishing a substrate
US7160432B2 (en) * 2001-03-14 2007-01-09 Applied Materials, Inc. Method and composition for polishing a substrate
US6811680B2 (en) * 2001-03-14 2004-11-02 Applied Materials Inc. Planarization of substrates using electrochemical mechanical polishing
US7323416B2 (en) * 2001-03-14 2008-01-29 Applied Materials, Inc. Method and composition for polishing a substrate
US6899804B2 (en) * 2001-12-21 2005-05-31 Applied Materials, Inc. Electrolyte composition and treatment for electrolytic chemical mechanical polishing
US20060169597A1 (en) * 2001-03-14 2006-08-03 Applied Materials, Inc. Method and composition for polishing a substrate
US20070295611A1 (en) * 2001-12-21 2007-12-27 Liu Feng Q Method and composition for polishing a substrate
TWI275436B (en) * 2002-01-31 2007-03-11 Ebara Corp Electrochemical machining device, and substrate processing apparatus and method
JP3636186B2 (ja) * 2002-10-11 2005-04-06 ソニー株式会社 半導体装置の製造方法
US7390429B2 (en) * 2003-06-06 2008-06-24 Applied Materials, Inc. Method and composition for electrochemical mechanical polishing processing
JP2005015885A (ja) * 2003-06-27 2005-01-20 Ebara Corp 基板処理方法及び装置
US20050048768A1 (en) * 2003-08-26 2005-03-03 Hiroaki Inoue Apparatus and method for forming interconnects
US7112122B2 (en) * 2003-09-17 2006-09-26 Micron Technology, Inc. Methods and apparatus for removing conductive material from a microelectronic substrate
US20050092620A1 (en) * 2003-10-01 2005-05-05 Applied Materials, Inc. Methods and apparatus for polishing a substrate
WO2005045906A1 (en) * 2003-10-29 2005-05-19 Asm Nutool, Inc. System and method for electroless surface conditioning
US7153777B2 (en) * 2004-02-20 2006-12-26 Micron Technology, Inc. Methods and apparatuses for electrochemical-mechanical polishing
JP3910973B2 (ja) * 2004-04-22 2007-04-25 株式会社東芝 半導体装置の製造方法
US7566391B2 (en) 2004-09-01 2009-07-28 Micron Technology, Inc. Methods and systems for removing materials from microfeature workpieces with organic and/or non-aqueous electrolytic media
JP2006120870A (ja) * 2004-10-21 2006-05-11 Ebara Corp 配線形成方法及び装置
US20060197183A1 (en) * 2005-03-01 2006-09-07 International Business Machines Corporation Improved mim capacitor structure and process
US7317253B2 (en) * 2005-04-25 2008-01-08 Sony Corporation Cobalt tungsten phosphate used to fill voids arising in a copper metallization process
US20060249394A1 (en) * 2005-05-05 2006-11-09 Applied Materials, Inc. Process and composition for electrochemical mechanical polishing
US20060249395A1 (en) * 2005-05-05 2006-11-09 Applied Material, Inc. Process and composition for electrochemical mechanical polishing
FR2899243B1 (fr) 2006-03-30 2008-05-16 Saint Gobain Vetrotex Procede et dispositif de fabrication d'un fil composite
FR2899571B1 (fr) 2006-04-10 2009-02-06 Saint Gobain Vetrotex Procede de fabrication d'un enroulement a fils separes
US20070254485A1 (en) * 2006-04-28 2007-11-01 Daxin Mao Abrasive composition for electrochemical mechanical polishing
DE102006040585B4 (de) * 2006-08-30 2013-02-07 Infineon Technologies Ag Verfahren zum Auffüllen eines Grabens in einem Halbleiterprodukt
US7964496B2 (en) * 2006-11-21 2011-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Schemes for forming barrier layers for copper in interconnect structures
US20090127711A1 (en) * 2007-11-15 2009-05-21 International Business Machines Corporation Interconnect structure and method of making same
CN102220571B (zh) * 2010-04-15 2014-10-15 鸿富锦精密工业(深圳)有限公司 湿式镀膜系统
US8912658B2 (en) 2010-10-29 2014-12-16 International Business Machines Corporation Interconnect structure with enhanced reliability
CN102800621B (zh) * 2011-05-25 2014-07-30 中芯国际集成电路制造(上海)有限公司 形成栓塞结构、半导体器件的方法
CN102446829A (zh) * 2011-09-23 2012-05-09 上海华力微电子有限公司 一种用于在硅片的通孔中进行电镀铜的装置
US8956974B2 (en) * 2012-06-29 2015-02-17 Micron Technology, Inc. Devices, systems, and methods related to planarizing semiconductor devices after forming openings
CN105097651B (zh) * 2014-05-07 2019-12-24 盛美半导体设备(上海)有限公司 镀铜减薄一体化装置
US10998209B2 (en) 2019-05-31 2021-05-04 Applied Materials, Inc. Substrate processing platforms including multiple processing chambers
KR20210130466A (ko) 2020-04-22 2021-11-01 한양대학교 에리카산학협력단 연속 전해 장치 및 방법
US12080571B2 (en) 2020-07-08 2024-09-03 Applied Materials, Inc. Substrate processing module and method of moving a workpiece
US11817331B2 (en) 2020-07-27 2023-11-14 Applied Materials, Inc. Substrate holder replacement with protective disk during pasting process
US11749542B2 (en) 2020-07-27 2023-09-05 Applied Materials, Inc. Apparatus, system, and method for non-contact temperature monitoring of substrate supports
US11600507B2 (en) 2020-09-09 2023-03-07 Applied Materials, Inc. Pedestal assembly for a substrate processing chamber
US11610799B2 (en) 2020-09-18 2023-03-21 Applied Materials, Inc. Electrostatic chuck having a heating and chucking capabilities
US11674227B2 (en) 2021-02-03 2023-06-13 Applied Materials, Inc. Symmetric pump down mini-volume with laminar flow cavity gas injection for high and low pressure
US12002668B2 (en) 2021-06-25 2024-06-04 Applied Materials, Inc. Thermal management hardware for uniform temperature control for enhanced bake-out for cluster tool

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143838A (en) * 1981-02-27 1982-09-06 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS60138090A (ja) * 1983-12-26 1985-07-22 Toppan Printing Co Ltd 部分銀めつき方法
JPH09256200A (ja) * 1996-03-19 1997-09-30 Hitachi Cable Ltd めっき膜の表面処理方法
JP2000100893A (ja) * 1998-09-18 2000-04-07 Dainippon Screen Mfg Co Ltd 基板処理装置
WO2000033356A2 (en) * 1998-11-28 2000-06-08 Acm Research, Inc Methods and apparatus for holding and positioning semiconductor workpieces during electropolishing and/or electroplating of the workpieces
WO2000059682A1 (en) * 1999-04-03 2000-10-12 Nutool, Inc. Method and apparatus for plating and polishing a semiconductor substrate

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS511326A (ja) 1974-06-25 1976-01-08 Sumitomo Electric Industries Metsukimaeshorihoho
JPH02217498A (ja) 1989-02-17 1990-08-30 Shinmei Kogyo Kk メッキ処理システム
US6017437A (en) * 1997-08-22 2000-01-25 Cutek Research, Inc. Process chamber and method for depositing and/or removing material on a substrate
TW405158B (en) * 1997-09-17 2000-09-11 Ebara Corp Plating apparatus for semiconductor wafer processing
US6197123B1 (en) * 1997-12-18 2001-03-06 Texas Instruments Incorporated Method for cleaning a process chamber used for manufacturing substrates during nonproduction intervals
US6136163A (en) * 1999-03-05 2000-10-24 Applied Materials, Inc. Apparatus for electro-chemical deposition with thermal anneal chamber
US6440261B1 (en) * 1999-05-25 2002-08-27 Applied Materials, Inc. Dual buffer chamber cluster tool for semiconductor wafer processing
US6503375B1 (en) * 2000-02-11 2003-01-07 Applied Materials, Inc Electroplating apparatus using a perforated phosphorus doped consumable anode
JP4055334B2 (ja) * 2000-06-13 2008-03-05 ソニー株式会社 半導体装置の製造方法
US6747734B1 (en) * 2000-07-08 2004-06-08 Semitool, Inc. Apparatus and method for processing a microelectronic workpiece using metrology
KR100434946B1 (ko) * 2001-09-28 2004-06-10 학교법인 성균관대학 무전해도금방식을 이용한 반도체 소자의 구리배선형성방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143838A (en) * 1981-02-27 1982-09-06 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS60138090A (ja) * 1983-12-26 1985-07-22 Toppan Printing Co Ltd 部分銀めつき方法
JPH09256200A (ja) * 1996-03-19 1997-09-30 Hitachi Cable Ltd めっき膜の表面処理方法
JP2000100893A (ja) * 1998-09-18 2000-04-07 Dainippon Screen Mfg Co Ltd 基板処理装置
WO2000033356A2 (en) * 1998-11-28 2000-06-08 Acm Research, Inc Methods and apparatus for holding and positioning semiconductor workpieces during electropolishing and/or electroplating of the workpieces
JP2002531702A (ja) * 1998-11-28 2002-09-24 エーシーエム リサーチ,インコーポレイティド 半導体ワークの電気めっきおよび/または電解研磨中に半導体ワークを保持して位置決めする方法および装置
WO2000059682A1 (en) * 1999-04-03 2000-10-12 Nutool, Inc. Method and apparatus for plating and polishing a semiconductor substrate

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229121A (ja) * 2001-03-16 2005-08-25 Ebara Corp 配線形成装置及びその方法
WO2003058696A1 (fr) * 2002-01-07 2003-07-17 Sony Corporation Procede de production d'un film metallique
US6911396B2 (en) 2002-01-07 2005-06-28 Sony Corporation Method of producing metallic film
KR20030089508A (ko) * 2002-05-17 2003-11-21 가부시키가이샤 토쿄 세이미쯔 화학적 기계 연마 방법 및 화학적 기계 연마 장치
US7785175B2 (en) 2002-05-17 2010-08-31 Tokyo Seimitsu Co., Ltd. Method and apparatus for chemical mechanical polishing
JP2006507405A (ja) * 2002-06-28 2006-03-02 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 金属腐食を低減させながら基板を電気化学的に処理する装置および方法
JP2009049431A (ja) * 2008-11-10 2009-03-05 Tokyo Seimitsu Co Ltd 化学的機械研磨装置及び化学的機械研磨方法
JP2012151289A (ja) * 2011-01-19 2012-08-09 Furukawa Electric Co Ltd:The 光半導体実装用基板、その製造方法、及び光半導体装置
JP2015196206A (ja) * 2014-03-31 2015-11-09 株式会社荏原製作所 基板研磨装置
JPWO2020196506A1 (ja) * 2019-03-28 2020-10-01
JP7254163B2 (ja) 2019-03-28 2023-04-07 東京エレクトロン株式会社 基板処理装置および基板処理方法

Also Published As

Publication number Publication date
KR20020065562A (ko) 2002-08-13
JP4644926B2 (ja) 2011-03-09
US6809029B2 (en) 2004-10-26
WO2002031231A1 (en) 2002-04-18
US20030113996A1 (en) 2003-06-19
KR100822651B1 (ko) 2008-04-17
US20040159553A1 (en) 2004-08-19
TW567580B (en) 2003-12-21

Similar Documents

Publication Publication Date Title
JP4644926B2 (ja) 半導体製造装置および半導体装置の製造方法
KR100824484B1 (ko) 구리연결부의 시드층을 처리하는 방법 및 장치
US8771804B2 (en) Processes and systems for engineering a copper surface for selective metal deposition
JP5489717B2 (ja) 金属堆積のために基板表面を調整する方法および統合システム
US20040234696A1 (en) Plating device and method
US6706422B2 (en) Electroless Ni—B plating liquid, electronic device and method for manufacturing the same
US20040231997A1 (en) Substrate processing apparatus and method
US20050282378A1 (en) Interconnects forming method and interconnects forming apparatus
US20060003521A1 (en) Method of and apparatus for manufacturing semiconductor device
JPH11307481A (ja) 電解めっき装置および電解めっき方法
US20040043609A1 (en) Method of fabricating semiconductor device
JP2001181851A (ja) めっき方法及びめっき構造
US7332198B2 (en) Plating apparatus and plating method
US6924234B2 (en) Method and apparatus for polishing a copper layer and method for forming a wiring structure using copper
JP2006120870A (ja) 配線形成方法及び装置
JP2004300576A (ja) 基板処理方法及び基板処理装置
JP2003096596A (ja) めっき方法及びめっき装置
JP2008085175A (ja) 半導体装置の製造方法、半導体装置、基板処理システム、プログラム及び記憶媒体。
US20040186008A1 (en) Catalyst-imparting treatment solution and electroless plating method
JP2000124156A (ja) 半導体製造装置
CN112687610B (zh) 互连结构及其形成方法
JP2000309896A (ja) 電解メッキ方法
JP3886383B2 (ja) めっき装置及びめっき方法
JP2002129342A (ja) 無電解めっき方法及び装置
JP2005166804A (ja) 配線形成方法及び装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070119

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091007

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees