JP2003096596A - めっき方法及びめっき装置 - Google Patents

めっき方法及びめっき装置

Info

Publication number
JP2003096596A
JP2003096596A JP2001291835A JP2001291835A JP2003096596A JP 2003096596 A JP2003096596 A JP 2003096596A JP 2001291835 A JP2001291835 A JP 2001291835A JP 2001291835 A JP2001291835 A JP 2001291835A JP 2003096596 A JP2003096596 A JP 2003096596A
Authority
JP
Japan
Prior art keywords
plating
substrate
etching
film
solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001291835A
Other languages
English (en)
Other versions
JP2003096596A5 (ja
Inventor
Fumio Kuriyama
文夫 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Original Assignee
Ebara Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp filed Critical Ebara Corp
Priority to JP2001291835A priority Critical patent/JP2003096596A/ja
Publication of JP2003096596A publication Critical patent/JP2003096596A/ja
Publication of JP2003096596A5 publication Critical patent/JP2003096596A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 例えアスペスト比が大きく、深さがかなり深
いホール等の内部であっても、銅等のめっき材料を、ボ
イド等を生じさせることなく、確実に埋込むことができ
るようにする。 【解決手段】 めっき液に接触させて基板の表面にめっ
き膜を形成するめっき処理と、めっき後の基板をエッチ
ング液に接触させて基板の表面に形成しためっき膜の一
部をエッチングするエッチング処理を行い、エッチング
処理後に再度めっき処理を行うことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、めっき方法及びめ
っき装置に関し、特にLSI等の基板を多層化(3次元
的実装)し、単位面積当たりの配線密度を上げてシステ
ムの高速化を図るに際し、基板の内部に銅等の導電材料
からなる3次元実装専用の埋込み配線を形成するのに使
用されるめっき装置及びめっき方法に関する。
【0002】
【従来の技術】近年、半導体システムの付加価値が小型
・軽量化から高性能化に移行するに従い、半導体装置の
実装技術が「高密度実装」から「高速実装」に移行しつ
つある。この高速化に対応する技術の一つとして、複数
の基板を重ねて、3次元方向の接続を行うようにした3
次元実装がある。この3次元実装によれば、配線設計の
自由度が広がり、条件によっては従来の平面型システム
LSIより配線が短縮でき、しかも一つのパッケージに
納めるLSI等の基板の数が多いほど、実装面積を相対
的に縮小することができる。
【0003】図6は、この3次元実装に使用される半導
体ウェハ等の基板の製造例を工程順に示す。なお、この
例は、3次元実装に専用の埋込み配線を、電気抵抗率が
低く、エレクトロマイグレーション耐性が高い銅で形成
した例を示している。
【0004】先ず、図6(a)に示すように、例えば、
半導体素子を形成し、必要に応じてSiOからなる絶
縁膜(図示せず)を堆積させたシリコン基板等の基板1
0の表面に、リソグラフィ及びエッチング技術により、
ホール12を形成する。ここで、例えば直径200mm
のシリコン基板10にあっては、その厚みTは725
μm程度であり、ホール12は、一辺の長さまたは直径
Wが5〜20μm程度、例えば10μmの正方形または
円形で、深さDが50〜70μm程度、例えば70μm
に設定されている。
【0005】そして、図6(b)に示すように、この基
板10の表面に、例えばCVDにより、SiOからな
る絶縁膜14を形成してホール12の表面を絶縁膜14
で覆い、これによって、電気が漏れないようする。しか
る後、図6(c)に示すように、絶縁膜14の上に電気
めっきの給電層としてのシード層16を、例えばCVD
やスパッタリングで形成する。
【0006】そして、図6(d)に示すように、基板1
0の表面に電気めっきによる銅めっきを施すことで、基
板10のホール12の内部に銅を充填させるとともに、
絶縁膜14の上に銅めっき膜18を堆積させる。その
後、図6(e)に示すように、化学的機械的研磨(CM
P)により、基板10上の銅めっき膜18及び絶縁膜1
4を除去し、ホール12内に充填させた銅めっき膜18
の表面を基板10の表面とを略同一平面とする。
【0007】次に、図6(f)に示すように、基板10
の裏面側を研削しエッチングして、ホール12の内部に
充填した銅めっき膜18を基板10の裏面に露出させ
る。つまり、例えば、深さDが70μmのホール12を
形成した場合にあっては、基板10の厚みTが、例え
ば、50μmとなるまで、基板10の裏面側を研削しエ
ッチングする。
【0008】そして、この基板10の裏面側の研削に先
だって、またはこの研削後に基板10の表面側に露出し
た銅めっき膜18の表面にマイクロバンプ20aを形成
し、研削後に基板10の裏面側に露出した銅めっき膜1
8の表面にマイクロバンプ20bを形成し、これによ
り、基板10の内部を貫通し、両端に外部端子としてマ
イクロバンプ20a,20bを有する3次元実装に専用
の埋込み配線22を形成する。
【0009】そして、図7に示すように、内部に埋込み
配線22を有し、例えばDRAM24,DSP26及び
ASIC28等を搭載した半導体チップ(基板)を、マ
ザーボード30上にマイクロバンプ20a,20bを介
して電気的に接続させつつ積層して、システムの高速化
を図った3次元実装を実現させる。
【0010】ここで、銅等の導電材料は、一般にめっき
によってホール12の内部に埋込まれる。これは、ホー
ル12の内部に銅等を埋込む方法としては、CVD(化
学的蒸着)やスパッタリング等の各種の方法が知られて
いるが、金属層の材質が銅またはその合金である場合に
は、CVDでは層成長速度が遅く、またスパッタリング
では高アスペクト(パターンの深さの比が幅に比べて大
きい)の場合に埋込みが不可能である等の短所を有して
おり、めっきによる方法が最も有効だからである。
【0011】
【発明が解決しようとする課題】しかしながら、前述の
ように、例えば一辺の長さまたは直径Wが10μmで、
深さDが70μmといった、アスペスト比が大きくて、
深さがかなり深いホール12の内部に一般的な電気めっ
き等で銅を埋込むと、図8に示すように、このホール1
2の入口付近に銅がオーバハング状態で堆積し、めっき
の進行に伴ってこのホール12の入口付近に堆積した銅
が徐々に成長してホール12の入口を塞ぎ、この結果、
銅めっき膜18の内部にボイド(巣)32が生じること
があるという問題があった。
【0012】本発明は上記に鑑みて為されたもので、例
えアスペスト比が大きくて、深さがかなり深いホール等
の内部であっても、銅等のめっき材料を、ボイド等を生
じさせることなく、確実に埋込むことができるようにし
ためっき方法及びめっき装置を提供することを目的とす
る。
【0013】
【課題を解決するための手段】請求項1に記載の発明
は、めっき液に接触させて基板の表面にめっき膜を形成
するめっき処理と、めっき後の基板をエッチング液に接
触させて基板の表面に形成しためっき膜の一部をエッチ
ングするエッチング処理を行い、エッチング処理後に再
度めっき処理を行うことを特徴とするめっき方法であ
る。
【0014】これにより、例えばアスペスト比が大きく
て、深さがかなり深いホール等の内部にめっき処理を行
ってめっき膜を埋込む際に、このホールの入口がめっき
膜で塞がれそうになった時点等でめっき処理を一旦止め
てエッチング処理を行い、主にホールの入口付近に堆積
しためっき膜をエッチング除去してホールの入口を拡
げ、この入口を拡げた状態で再度めっき処理を施すこと
で、ホールの内部に埋込んだめっき膜の内部にボイドが
発生することを防止することができる。しかも、めっき
処理と独立に任意のエッチング液を使用してエッチング
を行うことで、例えば、5分のエッチング処理で、2μ
mのエッチングを行う等、エッチングレートを任意に設
定することができる。
【0015】請求項2に記載の発明は、前記めっき処理
と前記めっき処理後のエッチング処理を少なくとも2回
以上繰返すことを特徴とする請求項1記載のめっき方法
である。これにより、例えば前述のように、ホール等の
内部にめっき処理を行ってめっき膜を埋込む際に、この
ホールの入口がめっき膜で塞がれそうになるまでめっき
処理を行う度毎にめっき処理を一旦止めてエッチング処
理を行って、主にホールの入口付近に堆積しためっき膜
をエッチング除去してホールの入口を拡げ、この操作を
任意に繰返すことで、ホールの内部に埋込んだめっき膜
の内部にボイドが発生することをより確実に防止するこ
とができる。
【0016】請求項3に記載の発明は、めっき処理によ
り形成しためっき膜の表面に被膜を作り、この被膜を溶
かして前記エッチング処理を行うことを特徴とする請求
項1または2記載のめっき方法である。これにより、め
っき材料として、例えば、水素よりイオン化傾向が小さ
く、酸溶液ではエッチングできないものを使用した場合
であっても、めっき液の表面に被膜を作り、この被膜を
エッチングすることで、例えば前述のような、主にホー
ルの入口付近に堆積しためっき膜をエッチング除去する
ことができる。
【0017】請求項4に記載の発明は、前記被膜は、酸
化剤溶液に接触させてめっき膜を酸化させることで形成
される酸化膜で、この酸化膜を酸溶液に接触させて溶か
すことを特徴とする請求項3記載のめっき方法である。
この酸化剤溶液としては、過硫酸ナトリウム、過硫酸カ
リウム、オゾン水、過酸化水素水等が挙げられる。ま
た、酸溶液としては、硫酸、塩酸、メタンスルフォン酸
等が挙げられる。
【0018】請求項5に記載の発明は、前記エッチング
処理を、酸化剤と酸溶液の混合液を使用して行うことを
特徴とする請求項1または2記載のめっき方法である。
このように、エッチング液として酸化剤と酸溶液の混合
液を使用することで、めっき材料として、水素よりイオ
ン化傾向の小さいものを使用した場合であっても、めっ
き膜をエッチングすることができ、しかもエッチングを
1つの溶液槽で済ますことができる。この混合液として
は、例えば、過硫酸ナトリウム100gと10%硫酸1
リットルの混合液が挙げられる。
【0019】請求項6に記載の発明は、前記めっき膜は
銅めっき膜であり、基板に形成された3次元実装に専用
の埋込み配線を形成するホールの内部に銅を埋込むこと
を特徴とする請求項1乃至5のいずれかに記載のめっき
方法である。これにより、基板の内部に、伝導率の高い
銅からなり、ボイドのない健全な3次元実装に専用の埋
込み配線を形成することができる。
【0020】請求項7に記載の発明は、前記めっき処理
は、電気めっきまたは無電解めっきであることを特徴と
する請求項1乃至6のいずれかに記載のめっき方法であ
る。請求項8に記載の発明は、めっき液に接触させて基
板の表面にめっき膜を形成するめっき槽と、めっき後の
基板をエッチング液に接触させて基板の表面に形成した
めっき膜の一部をエッチングするエッチング槽と、基板
の表面を洗浄する洗浄槽とを有することを特徴とするめ
っき装置である。
【0021】請求項9に記載の発明は、めっきによって
形成しためっき膜の表面を酸化剤溶液に接触させて酸化
させる酸化槽を更に有することを特徴とする請求項8記
載のめっき装置である。請求項10に記載の発明は、前
記エッチング液は、酸化剤と酸溶液の混合液であること
を特徴とする請求項8記載のめっき装置である。請求項
11に記載の発明は、前記めっき膜は銅めっき膜であ
り、基板に形成された3次元実装に専用の埋込み配線を
形成するホールの内部に銅を埋込むようにしたことを特
徴とする請求項8乃至10のいずれかに記載のめっき装
置である。
【0022】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は、本発明の実施の形態のめ
っき装置の平面配置図である。このめっき装置は、図6
(c)に示す、所定の位置にホール(パターン)12を
設け、更に絶縁膜14とシード層16を順次形成した基
板(半導体ウェハ)10の表面に、銅めっきを施して、
図6(d)に示すように、ホール12の内部に銅を充填
させるとともに、絶縁膜14の上に銅めっき膜18を堆
積させるようにしたものである。
【0023】図1に示すように、このめっき装置には、
半導体ウェハ等の基板10(図6参照)を収納した基板
カセットを搭載する2台のロード・アンロード部40が
備えられている。そして、このロード・アンロード部4
0側から順に、めっき後の基板を洗浄(リンス)し高速
回転させて乾燥させるスピンドライヤ42、基板を純水
に浸漬させて濡らすことで表面の親水性を良くするプリ
ウェット槽または基板の表面に形成したシード層表面の
電気抵抗の大きい酸化膜を硫酸や塩酸などの薬液でエッ
チング除去するプリソーク槽の少なくとも一方を備えた
前処理槽44、基板の表面を純水で水洗する第1の水洗
槽46、基板の表面に銅めっきを施すめっき槽48、基
板の表面に形成された銅めっき膜の表面を酸化させて酸
化膜を形成する酸化槽50、この酸化膜を溶かして除去
するエッチング槽52及び第2の水洗槽54が直列に配
置されている。更に、これらの機器の側方に位置して、
基板を搬送し、これらの機器との間で基板の授受を行う
走行型の搬送ロボット56が配置されている。
【0024】なお、銅は水素よりイオン化傾向が小さ
く、銅めっき膜を形成した基板を単に酸溶液に浸漬した
だけでは、銅めっき膜を効率よくエッチングすることが
できない。このため、この例では、例えば過硫酸ナトリ
ウム、過硫酸カリウム、オゾンまたは過酸化水素水等の
酸化剤溶液を保持した酸化槽50と、硫酸、塩酸または
メタンスルフォン酸等の酸溶液(エッチング液)を保持
したエッチング槽52を用意し、銅めっき膜を形成した
基板を酸化槽50の内部の酸化剤中に浸漬させ、銅めっ
き膜の表面を酸化させて酸化膜を形成し、しかる後、こ
の酸化膜を形成した基板をエッチング槽52の酸溶液
(エッチング液)中に浸漬させ、酸化膜を溶かしてエッ
チングするようにしている。なお、エッチング液とし
て、下記のように、酸化剤と酸溶液の混合液、濃硫酸ま
たは王水等を使用した場合には、酸化槽を設ける必要が
ないことは勿論である。
【0025】めっき槽48は、図2に示すように、めっ
き液60を収容し、このめっき液60中に、裏面を水密
的にシールした状態で、基板ホルダ62で着脱自在に保
持した基板10を浸漬させて、基板10がアノード64
と互いに対面するように配置するようになっている。そ
して、基板ホルダ62とアノード64との間にめっき電
源66を接続し、基板ホルダ62を介して基板10のシ
ード層16(図6参照)に給電し該基板10のシード層
16をカソードとして所定の電圧を印加することで、基
板10のシード層16にめっき膜を形成するように構成
されている。めっき槽48の壁面68をオーバーフロー
しためっき液60は、捕集槽70に回収され、ポンプ7
2、温度調整槽74、フィルタ76及び流量計78等か
らなるめっき液循環系を介して再びめっき槽48に注入
される。
【0026】なお、図示しないが、水洗槽46,54の
内部には純水が、酸化槽50の内部には酸化剤溶液が、
エッチング槽52の内部には酸溶液(エッチング液)が
それぞれ保持されており、前記めっき槽48の場合と同
様に、裏面側を水密的にシールして基板ホルダで保持し
た状態で、基板10をこれらの溶液中に浸漬させること
で、各処理が施されるようになっている。
【0027】次に、図1に示すめっき装置によるめっき
処理を図3を参照して説明する。先ず、図6(c)に示
す、所定の位置にホール(パターン)12を設け、更に
絶縁膜14とシード層16を順次形成した基板(半導体
ウェハ)10を収容した基板カセットをロード・アンロ
ード部40に搭載する。
【0028】このロード・アンロード部40に搭載した
基板カセットから、搬送ロボット56で基板を1枚取り
出して前処理槽44まで搬送し、この前処理槽44で、
プリウェットやプリソーク等の前処理を行う。このプリ
ウェットは、例えば純水に浸漬させて基板の表面を濡ら
し穴の中の空気を水に置換して親水性をよくするための
処理で、またプリソークは、硫酸や塩酸などの薬液に基
板を浸漬させてシード層表面の電気抵抗の大きい酸化膜
をエッチングし、清浄な金属面を露出させるための処理
である。そして、この前処理後の基板を搬送ロボット5
6で第1の水洗槽46まで搬送し、この水洗槽46で基
板の表面を純水で水洗し、この水洗後の基板を搬送ロボ
ット56でめっき槽48まで搬送する。
【0029】このめっき槽48では、図2に示すよう
に、基板10を基板ホルダ62で保持した状態で、基板
10をめっき液60中に浸漬させアノード64と対面す
るように配置し、基板ホルダ62とアノード64との間
にめっき電源66を接続することで、基板10のシード
層16(図6参照)の表面にめっき膜を形成する。
【0030】このように、例えばアスペスト比が大きく
て、深さがかなり深いホール12等の内部に、めっき処
理を行って銅等のめっき材料を埋込むと、図4(a)に
示すように、ホール12の入口付近に銅めっき膜18が
オーバハング状態で堆積し、めっきの進行に伴ってこの
ホール12の入口付近に堆積した銅めっき膜18が徐々
に成長してホール12の入口を塞ぎ、この結果、ボイド
32(図8参照)が生じ易くなる。
【0031】そこで、例えばホール12の入口が銅めっ
き膜18で塞がれそうになった時点でめっき処理を一旦
止め、この基板を搬送ロボット56で第1の水洗槽46
に搬送し、ここで基板の表面を純水で水洗した後、酸化
槽50に搬送し、この酸化槽50内の酸化剤溶液に浸漬
させることで、銅めっき膜の表面を酸化させて酸化膜を
形成する。そして、この酸化膜を形成した基板を、必要
に応じて第1の水洗槽46に搬送し、ここで基板の表面
を純粋で洗浄した後、エッチング槽52に搬送し、この
エッチング槽52内の酸溶液(エッチング液)に浸漬さ
せて、酸化膜を溶かす。
【0032】このように、めっき処理の途中でめっき膜
をエッチングすることで、図4(b)に示すように、主
にホール12の入口付近に堆積した銅めっき膜18をエ
ッチング除去してホール12の入口を拡げる。つまり、
銅めっき膜18をエッチングすると、銅めっき膜18の
表面側からエッチングが開始され、この結果、ホール1
2の内部周壁に堆積した銅めっき膜よりホール12の入
口付近に堆積した銅めっき膜の方がより多くエッチング
され、これにより、ホール12の入口を拡げることがで
きる。そして、このようにしてホール12の入口を拡げ
た後、基板を第2の水洗槽54に搬送し、ここで基板の
表面を純水で水洗する。
【0033】上記のめっき処理とめっき処理後のエッチ
ング処理を、必要に応じて複数回、例えば2〜3回繰返
す。図4は、2回繰返した状態を示している。つまり、
図4(a)は、1回目のめっき処理を行った状態を、図
4(b)は、1回目のめっき処理後のエッチング処理を
行った状態を、図4(c)は、2回目のめっき処理を行
った状態を、図4(d)は、2回目のめっき処理後のエ
ッチング処理を行った状態をそれぞれ示している。
【0034】このように、ホール12の入口を拡げた状
態で再度めっき処理を施すことで、ホール12の内部に
埋込んだ銅めっき膜18の内部にボイドが発生すること
を防止することができる。しかも、めっき処理と独立に
任意のエッチング液を使用してエッチングを行うこと
で、例えば、5分のエッチング処理で、2μmのエッチ
ングを行う等、エッチングレートを任意に設定すること
ができる。
【0035】そして、上記のめっき処理とめっき処理後
のエッチング処理を、必要に応じて複数回繰返した後、
基板をめっき槽48に搬送し、ここで再度めっき処理を
行い、これによって、図4(e)に示すように、ホール
12の内部に銅を完全に充填させる。そして、めっき終
了後の基板を第2の水洗槽54に搬送し、ここで基板の
表面を純粋で洗浄し、しかる後、基板をスピンドライヤ
42に搬送し、ここで、基板の洗浄(リンス)と高速回
転によるスピン・ドライを行った後、ロード・アンロー
ド部40の基板カセットに戻して作業を完了する。
【0036】図5は、本発明の他の実施の形態のめっき
装置の平面配置図である。このめっき装置は、内部に搬
送ロボット80を備えた中央の搬送室82を中心とし
て、基板カセットを搬出入するロード・アンロード室8
4、前処理槽86を収納した前処理室88、水洗槽90
を収納した水洗室92、めっき槽94を収納しためっき
室96、エッチング槽98を収納したエッチング室10
0、スピンドライヤ102を収納したスピンドライヤ室
104を配置したものである。
【0037】ここで、この例では、エッチング槽98内
に収容するエッチング液として、浸漬させることで基板
の表面に形成した銅めっき膜をエッチングできるエッチ
ング液、例えば酸化剤(粉末または溶液)と酸溶液との
混合液、より具体的には、過硫酸ナトリウム100gと
10%硫酸1リットルの混合液を使用している。更に、
1つの水洗槽90を備え、基板表面の純水による洗浄を
全てこの水洗槽90で行うようにしている。なお、この
ようなエッチング液としては、酸化剤と酸溶液との混合
液の他に濃硫酸や王水等が挙げられる。
【0038】このめっき装置では、めっき槽94内のめ
っき液中に基板を浸漬させてめっき処理を行って銅めっ
き膜を形成し、めっき処理を一旦止めてめっき後のエッ
チング処理を行う際、基板を洗浄した後、基板をエッチ
ング室100内に搬送し、エッチング槽98内の混合液
(エッチング液)に浸漬させてエッチング処理を行うよ
うにしている。その他の操作は、前記第1の実施の形態
のめっき装置と同じであるので、ここではその説明を省
略する。
【0039】このめっき装置によれば、前処理槽86を
収納した前処理室88、水洗槽90を収納した水洗室9
2、めっき槽94を収納しためっき室96、エッチング
槽98を収納したエッチング室100等をユニット化す
ることができる。
【0040】
【発明の効果】以上説明したように、本発明によれば、
例えばアスペスト比が大きくて、深さがかなり深いホー
ル等の内部にめっき処理を行って銅等を埋込んで埋込み
配線を形成する際に、ホールの内部に埋込んだめっき膜
(銅)の内部にボイドが発生することを防止して、ボイ
ドのない健全な埋込み配線等を形成することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態のめっき装置の平面配置図
である。
【図2】図1に示すめっき装置に備えられているめっき
槽の概略図である。
【図3】図1に示すめっき装置によるめっき処理を工程
順に示すブロック図である。
【図4】めっき処理とめっき処理後のエッチング処理を
2回繰返し、再度めっき処理を行った時のめっき膜の状
態を概念的に示す図である。
【図5】本発明の他の実施の形態のめっき装置の平面配
置図である。
【図6】3次元実装に使用される半導体ウェハ等の基板
の製造例を工程順に示す図である。
【図7】3次元実装を実現させた半導体装置の断面図で
ある。
【図8】従来例における銅めっき膜の内部にボイド
(巣)が生じた状態の断面図である。
【符号の説明】
10 基板 12 ホール(パターン) 14 絶縁膜 16 シード層 18 めっき膜 20a,20b マイクロバンプ 22 埋込み配線 40 ロード・アンロード部 42,102 スピンドライヤ 44,86 前処理槽 46,54,90 水洗槽 48,94 めっき槽 50 酸化槽 52 98 エッチング槽 56,80 搬送ロボット 60 めっき液 62 基板ホルダ 64 アノード 82 搬送室 84 ロード・アンロード室 88 前処理室 92 水洗室 96 めっき室 100 エッチング室 104 スピンドライヤ室
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/768 H01L 21/90 A

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 めっき液に接触させて基板の表面にめっ
    き膜を形成するめっき処理と、めっき後の基板をエッチ
    ング液に接触させて基板の表面に形成しためっき膜の一
    部をエッチングするエッチング処理を行い、エッチング
    処理後に再度めっき処理を行うことを特徴とするめっき
    方法。
  2. 【請求項2】 前記めっき処理と前記めっき処理後のエ
    ッチング処理を少なくとも2回以上繰返すことを特徴と
    する請求項1記載のめっき方法。
  3. 【請求項3】 めっき処理により形成しためっき膜の表
    面に被膜を作り、この被膜を溶かして前記エッチング処
    理を行うことを特徴とする請求項1または2記載のめっ
    き方法。
  4. 【請求項4】 前記被膜は、酸化剤溶液に接触させてめ
    っき膜を酸化させるることで形成される酸化膜で、この
    酸化膜を酸溶液に接触させて溶かすことを特徴とする請
    求項3記載のめっき方法。
  5. 【請求項5】 前記エッチング処理を、酸化剤と酸溶液
    の混合液を使用して行うことを特徴とする請求項1また
    は2記載のめっき方法。
  6. 【請求項6】 前記めっき膜は銅めっき膜であり、基板
    に形成された3次元実装に専用の埋込み配線を形成する
    パターンの内部に銅を埋込むことを特徴とする請求項1
    乃至5のいずれかに記載のめっき方法。
  7. 【請求項7】 前記めっき処理は、電気めっきまたは無
    電解めっきであることを特徴とする請求項1乃至6のい
    ずれかに記載のめっき方法。
  8. 【請求項8】 めっき液に接触させて基板の表面にめっ
    き膜を形成するめっき槽と、 めっき後の基板をエッチング液に接触させて基板の表面
    に形成しためっき膜の一部をエッチングするエッチング
    槽と、 基板の表面を洗浄する洗浄槽とを有することを特徴とす
    るめっき装置。
  9. 【請求項9】 めっきによって形成しためっき膜の表面
    を酸化剤溶液に接触させて酸化させる酸化槽を更に有す
    ることを特徴とする請求項8記載のめっき装置。
  10. 【請求項10】 前記エッチング液は、酸化剤と酸溶液
    の混合液であることを特徴とする請求項8記載のめっき
    装置。
  11. 【請求項11】 前記めっき膜は銅めっき膜であり、基
    板に形成された3次元実装に専用の埋込み配線を形成す
    るパターンの内部に銅を埋込むようにしたことを特徴と
    する請求項8乃至10のいずれかに記載のめっき装置。
JP2001291835A 2001-09-25 2001-09-25 めっき方法及びめっき装置 Pending JP2003096596A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001291835A JP2003096596A (ja) 2001-09-25 2001-09-25 めっき方法及びめっき装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001291835A JP2003096596A (ja) 2001-09-25 2001-09-25 めっき方法及びめっき装置

Publications (2)

Publication Number Publication Date
JP2003096596A true JP2003096596A (ja) 2003-04-03
JP2003096596A5 JP2003096596A5 (ja) 2004-12-24

Family

ID=19113911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001291835A Pending JP2003096596A (ja) 2001-09-25 2001-09-25 めっき方法及びめっき装置

Country Status (1)

Country Link
JP (1) JP2003096596A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281485A (ja) * 2006-04-10 2007-10-25 Interuniv Micro Electronica Centrum Vzw 狭いトレンチ中でスーパー第2結晶粒の成長を発生させる方法
JP2008001963A (ja) * 2006-06-26 2008-01-10 Nikko Kinzoku Kk 半導体ウェハーの前処理剤及び前処理方法
JP2008024982A (ja) * 2006-07-20 2008-02-07 Sanshin Seisakusho:Kk めっき装置
WO2008041516A1 (fr) 2006-10-02 2008-04-10 S.E.S. Co., Ltd. procÉdÉ d'ÉlectrodÉposition
WO2008056537A1 (fr) 2006-11-10 2008-05-15 S.E.S. Co., Ltd. Procédé de dépôt autocatalytique
CN102446829A (zh) * 2011-09-23 2012-05-09 上海华力微电子有限公司 一种用于在硅片的通孔中进行电镀铜的装置
JP2013194309A (ja) * 2012-03-22 2013-09-30 Almex Pe Inc ワーク保持治具及び表面処理装置
CN104532331A (zh) * 2011-06-30 2015-04-22 Almexpe株式会社 表面处理装置及工件保持夹具
WO2020168074A1 (en) * 2019-02-14 2020-08-20 Lam Research Corporation Gold through silicon mask plating

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281485A (ja) * 2006-04-10 2007-10-25 Interuniv Micro Electronica Centrum Vzw 狭いトレンチ中でスーパー第2結晶粒の成長を発生させる方法
JP2008001963A (ja) * 2006-06-26 2008-01-10 Nikko Kinzoku Kk 半導体ウェハーの前処理剤及び前処理方法
JP2008024982A (ja) * 2006-07-20 2008-02-07 Sanshin Seisakusho:Kk めっき装置
WO2008041516A1 (fr) 2006-10-02 2008-04-10 S.E.S. Co., Ltd. procÉdÉ d'ÉlectrodÉposition
WO2008056537A1 (fr) 2006-11-10 2008-05-15 S.E.S. Co., Ltd. Procédé de dépôt autocatalytique
CN104532331A (zh) * 2011-06-30 2015-04-22 Almexpe株式会社 表面处理装置及工件保持夹具
US9346632B2 (en) 2011-06-30 2016-05-24 Almex Pe Inc. Surface treatment system and workpiece-holding jig
US10487414B2 (en) 2011-06-30 2019-11-26 Almex Pe Inc. Surface treatment system and workpiece-holding jig
CN102446829A (zh) * 2011-09-23 2012-05-09 上海华力微电子有限公司 一种用于在硅片的通孔中进行电镀铜的装置
JP2013194309A (ja) * 2012-03-22 2013-09-30 Almex Pe Inc ワーク保持治具及び表面処理装置
WO2020168074A1 (en) * 2019-02-14 2020-08-20 Lam Research Corporation Gold through silicon mask plating

Similar Documents

Publication Publication Date Title
JP5268215B2 (ja) 銅結線のシード層の処理方法および処理装置
TWI419258B (zh) 以無電鍍銅方式形成圖案化銅線的系統及方法
KR100426554B1 (ko) 동산화막의 형성 방법, 반도체 장치의 제조 방법, 반도체 제조 장치 및 반도체 장치
JP2000040679A (ja) 半導体集積回路装置の製造方法
JP2002121698A (ja) 半導体製造装置および半導体装置の製造方法
JP2003513452A (ja) 半導体表面の堆積並びに研磨方法及び装置
JP2000315666A5 (ja)
KR20160132775A (ko) 도금 처리 방법 및 기억 매체
JP2006041453A (ja) 配線形成方法及び配線形成装置
JP2003096596A (ja) めっき方法及びめっき装置
JP2004225159A (ja) 導電性銅構造の形成方法
US7176142B2 (en) Method of manufacturing trench structure for device
US7128821B2 (en) Electropolishing method for removing particles from wafer surface
JP2006016684A (ja) 配線形成方法及び配線形成装置
JP2001181851A (ja) めっき方法及びめっき構造
US20100120242A1 (en) Method to prevent localized electrical open cu leads in vlsi cu interconnects
JP2006152415A (ja) めっき装置及びめっき方法
JP2003306793A (ja) めっき装置及び方法
JP2006225715A (ja) めっき装置及びめっき方法
CN112309957B (zh) 一种金属互连层的形成方法
JP2003253488A (ja) 電解処理装置
JP2003183892A (ja) めっき装置
CN112687610B (zh) 互连结构及其形成方法
JP2000286231A (ja) Cu配線形成方法及び装置
US20230123307A1 (en) Electronic device having chemically coated bump bonds

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060725