KR100426554B1 - 동산화막의 형성 방법, 반도체 장치의 제조 방법, 반도체 제조 장치 및 반도체 장치 - Google Patents
동산화막의 형성 방법, 반도체 장치의 제조 방법, 반도체 제조 장치 및 반도체 장치 Download PDFInfo
- Publication number
- KR100426554B1 KR100426554B1 KR10-2001-0003831A KR20010003831A KR100426554B1 KR 100426554 B1 KR100426554 B1 KR 100426554B1 KR 20010003831 A KR20010003831 A KR 20010003831A KR 100426554 B1 KR100426554 B1 KR 100426554B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- film
- wiring
- oxide film
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 95
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 title claims abstract description 48
- 239000005751 Copper oxide Substances 0.000 title claims abstract description 48
- 229910000431 copper oxide Inorganic materials 0.000 title claims abstract description 48
- 239000010949 copper Substances 0.000 claims abstract description 217
- 229910052802 copper Inorganic materials 0.000 claims abstract description 174
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 170
- 229910052751 metal Inorganic materials 0.000 claims abstract description 117
- 239000002184 metal Substances 0.000 claims abstract description 117
- 238000005530 etching Methods 0.000 claims abstract description 105
- 230000004888 barrier function Effects 0.000 claims abstract description 91
- 239000000243 solution Substances 0.000 claims abstract description 63
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims abstract description 47
- 235000011114 ammonium hydroxide Nutrition 0.000 claims abstract description 47
- 239000000126 substance Substances 0.000 claims abstract description 45
- 230000008569 process Effects 0.000 claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 claims abstract description 36
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 31
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000011259 mixed solution Substances 0.000 claims abstract description 20
- 230000001590 oxidative effect Effects 0.000 claims abstract description 20
- 239000002253 acid Substances 0.000 claims abstract description 17
- 229910021529 ammonia Inorganic materials 0.000 claims abstract description 14
- 239000003513 alkali Substances 0.000 claims abstract description 9
- 238000007747 plating Methods 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 38
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 35
- 239000007788 liquid Substances 0.000 claims description 27
- 238000004140 cleaning Methods 0.000 claims description 12
- LELOWRISYMNNSU-UHFFFAOYSA-N hydrogen cyanide Chemical compound N#C LELOWRISYMNNSU-UHFFFAOYSA-N 0.000 claims description 12
- 239000007800 oxidant agent Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 9
- 229910021645 metal ion Inorganic materials 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- 150000002736 metal compounds Chemical class 0.000 claims description 6
- QKSIFUGZHOUETI-UHFFFAOYSA-N copper;azane Chemical compound N.N.N.N.[Cu+2] QKSIFUGZHOUETI-UHFFFAOYSA-N 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 4
- 150000003839 salts Chemical class 0.000 claims description 3
- 238000005406 washing Methods 0.000 claims description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 abstract description 39
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 77
- 239000011229 interlayer Substances 0.000 description 49
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 42
- 235000012431 wafers Nutrition 0.000 description 22
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 21
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 239000000945 filler Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000000956 alloy Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 238000002156 mixing Methods 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 238000007788 roughening Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910000365 copper sulfate Inorganic materials 0.000 description 3
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000001878 scanning electron micrograph Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- -1 tungsten nitride Chemical class 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- DHMQDGOQFOQNFH-UHFFFAOYSA-N Glycine Chemical compound NCC(O)=O DHMQDGOQFOQNFH-UHFFFAOYSA-N 0.000 description 2
- 238000010306 acid treatment Methods 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000002087 whitening effect Effects 0.000 description 2
- XFXPMWWXUTWYJX-UHFFFAOYSA-N Cyanide Chemical compound N#[C-] XFXPMWWXUTWYJX-UHFFFAOYSA-N 0.000 description 1
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- 239000004471 Glycine Substances 0.000 description 1
- QNAYBMKLOCPYGJ-REOHCLBHSA-N L-alanine Chemical compound C[C@H](N)C(O)=O QNAYBMKLOCPYGJ-REOHCLBHSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000002835 absorbance Methods 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 235000004279 alanine Nutrition 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 235000001014 amino acid Nutrition 0.000 description 1
- 150000001413 amino acids Chemical class 0.000 description 1
- 125000003277 amino group Chemical group 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- 238000006388 chemical passivation reaction Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- OEYIOHPDSNJKLS-UHFFFAOYSA-N choline Chemical compound C[N+](C)(C)CCO OEYIOHPDSNJKLS-UHFFFAOYSA-N 0.000 description 1
- 229960001231 choline Drugs 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- IUYOGGFTLHZHEG-UHFFFAOYSA-N copper titanium Chemical compound [Ti].[Cu] IUYOGGFTLHZHEG-UHFFFAOYSA-N 0.000 description 1
- DOBRDRYODQBAMW-UHFFFAOYSA-N copper(i) cyanide Chemical compound [Cu+].N#[C-] DOBRDRYODQBAMW-UHFFFAOYSA-N 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000003721 gunpowder Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002932 luster Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000010979 pH adjustment Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000001223 reverse osmosis Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C22/00—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
- C23C22/05—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using aqueous solutions
- C23C22/60—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using aqueous solutions using alkaline aqueous solutions with pH greater than 8
- C23C22/63—Treatment of copper or alloys based thereon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02082—Cleaning product to be cleaned
- H01L21/02087—Cleaning of wafer edges
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02082—Cleaning product to be cleaned
- H01L21/0209—Cleaning of wafer backside
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Abstract
본 발명은 동막을 산화시켜서 그 산화물을 산 또는 알칼리 등으로 제거해서 동막 표면을 에칭하는 방법으로, 에칭처리를 행한 후의 동막 표면의 거칠어짐이 적고, 적은 공정으로 단시간에 정밀도 좋게 에칭 할 수 있는 동산화막의 형성 방법, 동막의 에칭 방법 및 반도체 장치의 제조 방법을 제공한다.
절연막(1)에 있는 배선홈에 매설되고 배리어 메탈층(2)에 둘러싸인 동배선(3)의 표면을 pH=8-10으로 조정한 암모니아수와 과산화 수소수의 혼합액에 담금으로써 표면에 암모니아 착제를 포함한 동산화막(5)를 형성한다. 그 후, 묽은 염산 등의 산화력이 약한 산 또는 묽은 암모니아수 등의 알칼리로 동산화막(5)를 선택적으로 에칭한다. 그 후 표면에 배리어 메탈층(4)를 형성한다. 종래 곤란하였던 표면을 거칠게하지 않는 동의 에칭이 가능하게 되고, 안전하고 값이 싼 화학용액에 의한 산화 및 에칭이 단시간에 행해질 수 있으며, 배리어 메탈층이 안정하게 형성된다.
Description
본 발명은 반도체 집적회로 등의 반도체 장치 또는 반도체 장치에 있어서 배선으로 사용하는 동막의 가공 및 이 배선 구조의 제조 방법에 관한 것이다.
현재, 반도체 집적회로 등의 반도체 장치에서는 동 또는 동을 주성분으로서 하는 재료를 배선으로 쓰는 경우가 있다. 이런 경우, 동 원자가 절연막으로 확산하여 반도체 기판에 이르러서 트랜지스터의 오동작을 생기지 않게 하기 위해서 질화 티탄이나 질화 탄탈, 질화 텅스텐 등을 배리어 메탈층으로 하여 동막을 둘러 싸서 절연막으로부터 격리하도록 하는 경우가 많다.
도13(a)에서 도시한 것처럼, 반도체 기판에 형성된 배선은 통상 절연막의 배선홈에 매설된다. 도13은 반도체 기판의 단면도이다. 집적회로 등의 반도체 소자가 형성된 실리콘 등의 반도체 기판(100)에 실리콘 산화막 등으로 된 층간 절연막(101)이 형성되어 있고, 이 표면에 배선홈이 형성된다. 이 배선홈의 측벽에는 TiN이나 TaN등의 배리어 메탈층(102)이 형성되어 동막(103) 또는 동을 주성분으로 하는 합금막이 그 안에 메워진다.
이와 같이, 종래의 배선은 배선 부분의 동이 배리어 메탈이 없는 상부로부터 층간 절연막에 확산하여, 반도체 기판(100)에 형성된 반도체 소자에 악영향을 미칠가능성이 있었다. 또한, 층간 절연막(101)과 이 곳에 메워진 동막(103)의 표면은 CMP 방법 등에 의해서 평탄화되기 때문에 리소그래피를 할 때 패턴의 에지(edge)를 인식할 수 없어서 패턴이 어긋난다고 하는 문제도 있다.
이들 문제에 대해서 배선 부분, 즉 동막(103)을 에칭에 의해 층간 절연막(101)의 표면에서 후퇴시키는 방법을 채용할 수 있다(도13(b)). 이런 형상으로 함으로써 패턴을 정확하게 맞출 수 있다.
또한, 도13(c)에 도시한 것처럼 그 패턴 상부에 배리어 메탈층(104) 또는 다른 캡층을 메워서 뚜껑을 덮은 것과 비슷한 구조를 형성하는 경우가 있다. 이런 구조로 하면, 상부로부터의 동의 확산이 억제될 수 있는 작용효과가 생긴다. 더구나, 캡층을 도전성 재료를 사용함으로써 상층의 배선과의 비아 배선(컨택 배선)을 형성할 때 동이 직접적으로 에칭할 때의 분위기에 노출되지 않게 되므로 콜로젼(corrosion)이 발생하거나 에칭되어 단선되는 위험성을 저감할 수 있다.
전술한 이들 종래의 배선 구조를 형성하는 방법으로서 웨트(wet)에칭을 사용하는 방법과 드라이(dry)에칭을 사용하는 방법이 있다. 드라이 에칭에서는 RIE(Reactive Ion Etching)라고 하는 이방성 에칭과 CDE(Chemical Dry Etching)라고 하는 등방성 에칭이 있고, 이들을 이용하는 방법으로도 동의 에칭이 가능하다. 그러나, 이들 드라이에칭은 원료 가스로서 CF계의 가스를 쓰는 것이 많아서 지구 환경에 대해서 매우 악영향을 미친다고 하는 문제가 있다. 또한, 에칭 후에 부생산물이 퇴적하므로 이 부생산물을 제거하기 위해서 웨트에칭을 하는 경우가 많아서 웨트에칭을 쓰는 방법에 비해서 공정수의 면에서도 코스트의 면에서도 문제가많다.
그래서 주목되는 방법이 웨트에칭이다. 동은 염산 또는 불산, 묽은 황산, 초산, 시안화 수소산 등의 산화력이 강한 산에는 거의 용해하지 않지만 산화력이 강한 산성의 화학용액에 의해서 에칭해진다. 구체적으로는 열농황산, 초산, 아초산, 인산 등이다. 또한 예를 들어서 염산+과산화 수소수, 염산+오존수, 불산+과산화 수소수 등 처럼 과산화 수소나 오존 또는 산소 등을 혼합함으로써 산화력을 가지게 한 산으로도 용해한다. 더구나 동과 가용성의 착체를 이루는 물질, 예를 들어서 암모니아, 아미노기를 가지고 있는 물질(에틸렌 디아민 등), 시안화물(KCN 등)등으로도 에칭되고, 이들에 과산화 수소수 등을 혼합해서 산화력이 강하게 되면 에칭을 더 빨리 할 수 있는 것이 많다.
통상 암모니아수와 과산화 수소수, 염산과 과산화 수소수의 혼합액은 세척용 화학용액으로서 사용되고, 각각 SC1, SC2라고 한다. 시판되고 있는 암모니아수 또는 염산, 과산화 수소수의 농도는 20-35% 정도인 경우가 많아서 대부분 SC1, SC2는 순수(純水)와 체적비 1:1:5-1:1:7정도로 혼합해서 사용된다. 이런 조건으로 혼합한 액에 동을 담그면 에칭된다.
그러나 전술한 조건의 SC1 또는 SC2로 동의 에칭을 하면 금속 광택을 가지고 있던 표면이 백탁화(白濁化)해서 광택이 없어져 버린다. 또한 초산 또는 열농황산 등 앞서 언급한 여러 가지 화학약품을 써서 동을 에칭해도 표면은 백탁화한다. 이것은 화약용액의 온도가 올라가면 더 현저해진다. 표면이 백탁화하는 이유는 에칭에 의해서 동표면이 거칠어지기 때문이고, 배선으로 사용한 경우는 표면의 거칠음이 크게 되면 막의 두께의 편차 또는 표면 산란의 영향으로 실질적인 저항이 상승하거나 상층 배선과의 컨택 불량이 발생하거나 하는 가능성이 있어서 문제가 된다. 그래서, 되도록 표면이 거칠어지지 않는 조건으로 에칭할 필요가 있다.
또한 동의 에칭 방법으로서 동막을 산화시켜서 그 산화물을 산 등으로 제거하는 방법이 제안되어 있다. 예를 들어서 특개평2-306631호 공보에서는 동막에 산소를 이온 주입한 후에 아닐을 한다. 아니면 산소 프라즈마 처리를 하는 방법으로 산화물을 형성해서 묽은 황산 또는 초산으로 에칭하는 방법이 제안된다. 또한 특개평10-233397호 공보에서는 확산로나 RTA로 또는 오븐 내에 실온 이상의 산소(O2) 또는 오존(O3)분위기에 동막을 담그는 것에 의해서 동산화막을 형성해서 묽은 염산 또는 묽은 황산으로 웨트에칭하거나, 드라이에칭이나 CMP에 의해서 제거하는 방법이 제안된다. 그러나 이들 방법에서도 에칭 후 동의 표면은 거칠어져 버린 것이 많다. 특히 산화막의 두께를 두껍게 하고 온도를 고온으로 하면 할수록 그 경향이 강하다.
본 발명은 이러한 사정에 의해서 이루어진 것으로, 동막을 산화시켜서 그 산화물을 산 또는 알칼리 등으로 제거함으로써 동막의 표면을 에칭하는 방법에서 에칭 처리를 한 후의 동막 표면이 거칠어져 버리는 경우가 적고, 적은 공정으로 단시간에 정밀도 좋게 행할 수 있는 동산화막의 형성 방법, 동막의 에칭방법, 반도체 장치의 제조 방법 및 반도체 장치를 제공한다.
도 1은 본발명의 반도체 장치의 제조공정을 설명하는 반도체 기판의 단면도.
도 2는 본발명의 반도체 장치의 제조공정을 설명하는 반도체 기판의 단면도.
도 3은 본발명의 반도체 장치의 제조공정을 설명하는 반도체 기판의 단면도.
도 4는 본발명의 다층배선이 형성된 반도체기판의 단면도.
도 5는 본발명의 다층배선이 형성된 반도체기판의 단면도.
도 6은 pH를 조정한 SC1에 1분간 담금으로써 표면에 산화막을 형성하고 묽은 염산으로 산화막을 선택적으로 에칭할 때의 동 에칭량을 나타내는 특성도.
도 7은 에칭전의 동 표면과, 본발명의 에칭방법으로 동을 에칭한 때의 표면의 각각에 대한 SEM상을 나타내는 도면.
도 8은 염산과 과산화수소수와의 혼합액 및 암모니아수와 과산화수소수와의 혼합액(pH=10.2)로 동을 에칭한 때의 표면의 각각에 대한 SEM상을 나타내는 도면.
도 9는 본발명의 층간절연막에 형성된 배선홈의 동배선의 표면현상을 설명하는 반도체 기판의 단면도.
도 10은 본발명의 효과를 설명하는 반도체기판의 모식단면도.
도 11은 본발명의 효과를 설명하는 반도체기판의 모식단면도.
도 12는 구리 리세스(recess)시의 암모니아 처리에 있어서의 웨이퍼의 배선저항의 웨이퍼 회전수 의존성을 설명하는 특성도.
도 13은 종래의 매설배선구조를 나타내는 반도체 기판의 단면도.
도 14는 본발명의 반도체기판의 제조 방법을 실시하는 반도체 제조장치의 개략단면도.
도 15는 본발명의 반도체 장치의 제조 방법을 실시하는 반도체 제조장치의 리사이클을 설명하는 개략단면도.
<도면의 주요부분에 대한 부호의 설명>
1,11,12,21,25,29,41,45,51,101 : 층간절연막
2,4,6,13,15,22,24,26,28,30,32,42,46,52,55,102 : 배리어 메탈층
3,7,14,23,27,31,43,47,53,103 : 동막
5 : 동막 표면에 형성된 동산화막
8 : 스토퍼 막
9 : 필러 배선(콘택 배선)
10,20,40,50,100 : 반도체 기판
60 : 챔버
61 : 구리 도금조
62 : CMP장치
63 : CMP후세정장치
64 : 에칭조
65 : 처리조
본 발명은 동배선의 형성에서 pH=8-10으로 조정한 암모니아수와 과산화 수소수의 혼합액(SC1)에 동을 담금으로써 표면에 암모니아 착체를 포함하는 동산화막을 형성하고, 그 후 묽은 염산 등의 산화력이 약한 산 또는 묽은 암모니아수 등의 알칼리로 동산화막을 선택적으로 에칭하는 것에 그 특징이 있다. 또한 에칭을 단시간화하기 위해서 pH=8-10으로 조정된 SC1에 담가서 산화막을 형성한 후, 통상이면 동이 에칭될 pH=10-11으로 조정된 SC1에 담금으로써 막의 두께가 더 두꺼운 암모니아 착체를 포함한 동산화막이 형성되고 이것을 염산, 초산, 묽은 황산, 시안화 수소산 등의 산화력이 약한 산 또는 묽은 암모니아수 등의 알칼리로 동산화막을 선택적으로 에칭한다. 또한 글리신 또는 알라닌과 같은 중성 아미노산의 수용액처럼, 액성은 중성을 나타내지만 동과 착체를 형성해서 용해하는 화학용액이라도 동산화막을 선택적으로 에칭할 수 있다.
이와 같은 산화막 형성 및 에칭 처리에 의해서 지금까지 곤란하였던 동의 표면을 거칠게하지 않는 동의 에칭이 가능하게 되고, 안전하고 값이 싼 약액에 의한 산화 및 에칭이 단시간에 행해질 수 있으며, 그 결과 배선 구조의 표면에 피복되는 배리어 메탈층이 안정되게 형성된다.
즉, 본 발명의 동산화막의 형성 방법은 pH=8-10 또는 pH=9-10으로 조정된 암모니아수와 과산화 수소수의 혼합액을 동막 표면에 접촉시켜서 동의 암모니아 착체를 포함하는 동의 산화막을 형성하는 공정을 구비하는 것을 특징으로 한다. 또한 본발명의 동산화막의 형성 방법은 pH=8~10 또는 pH=9~10으로 조정한 암모니아수와 과산화수소수의 혼합액을 동막 표면에 접촉시켜서 동의 암모니아 착체를 형성한 공정과, 상기 표면에서 산화막이 형성된 동막을 pH=10-11로 조정된 암모니아수와 과산화 수소수의 혼합액 안에 담그는 공정을 구비하는 것을 특징으로 한다. 또한 본 발명의 동산화막의 형성 방법은 과산화 수소수에 의해서 동막 표면에 산화막을 형성하는 공정과, 상기 산화막이 형성된 동막을 pH=10-11로 조정된 암모니아수와 과산화 수소수의 혼합액에 담그어 동의 암모니아착체를 포함하는 동의 산화막을 형성하는 공정을 구비하는 것을 특징으로 한다.
상기 동의 산화막의 형성 방법은 우선 과산화 수소수만 또는 암모니아수를 가해서 pH=8-10 또는 pH=9-10으로 조정한 흔합액에 동막 표면을 접촉시켜 상기 표면에 동산화막을 형성하고, 최종적으로 pH=10-11로 조정한 암모니아수와 과산화 수소수의 혼합액에 담근다면, 그 도중에는 다단계로 나누어 단속적(斷續的)으로 pH를 변화시켜도 되고, 연속적으로 변화시켜도 된다.
본 발명의 동막 에칭 방법은 상기 어느 동산화막의 형성 방법에 의해서 상기 동막 표면에 동의 암모니아 착체를 포함하는 동의 산화막을 형성하는 공정과, 상기 동의 산화막을 선택적으로 상기 동막에서 제거하는 공정을 구비하는 것을 특징으로 한다. 상기 동의 산화막을 산 또는 알칼리에 의해서 제거해도 된다.
본 발명의 반도체 장치의 제조 방법은 반도체기판 위에 형성된 절연막 표면의 배선홈 또는 접속공, 혹은 배선홈 및 접속공에, 배선 또는 접속배선으로 되는 동막을 매설하는 공정과, 상기 동산화막의 형성 방법 중 어느것에 의해 상기 동막 표면에 동의 암모니아착체를 포함하는 동의 산화막을 형성하는 공정과, 상기 동의 산화막을 상기 동막에서 선택적으로 제거하는 공정을 포함한 것을 특징으로 한다.
상기 동의 산화막이 제거된 상기 동막 표면은 상기 배선홈 또는 접속공의 측벽에 가까운 영역일수록 깊게 에칭되어 있도록 해도 좋다. 상기 배선홈 또는 접속공, 혹은 배선홈 및 접속공과 상기 매설된 동막의 사이에는 배리어 메탈층이 개재하도록 하여도 좋다. 상기 동의 산화막을 상기 동막에서 제거한 후에, 상기 동막상에 배리어 메탈층을 형성하는 공정을 더욱 구비해도 된다. 상기 배선홈 또는 접속공, 혹은 배선홈 및 접속공과 상기 매설된 동막의 사이에 개재하고 있는 상기 배리어 메탈층과 상기 동막상에 형성되어 있는 상기 배리어 메탈층과는 다른 재료로 구성되도록 할 수도 있다. 상기 동의 산화막을 제거한 동막 표면을 암모니아수에 담그는 공정을 더욱 구비하도록 할 수도 있다. 상기 반도체 기판을 1000rpm 이상, 1600rpm 이하의 조건으로 회전시킨 상태에서 상기 동막 표면을 암모니아수에 담그도록 해도 된다.
또한, 본 발명의 반도체 장치의 제조 방법은 반도체기판의 위에 있는 절연막에 형성된 배선홈 또는 접속공에 배선용 금속을 퇴적해서 상기 배선홈 또는 접속공에 충전하는 공정과, 상기 배선용 금속을 연마해서 상기 절연막을 노출시키는 공정과, 상기 반도체기판을 세정하는 공정과, 상기 배선홈 또는 접속공에 메워진 상기 배선용 금속표면을 리세스 에칭(recess etching)하는 공정을 구비하고, 상기 연마 공정, 상기 세정 공정, 및 상기 리세스 에칭 공정의 적어도 2 공정에서 사용된 화학용액의 주성분이 동일한 것을 특징으로 한다.
또한 본 발명의 반도체 장치의 제조 방법은 반도체기판의 위에 금속 또는 금속 화합물을 퇴적시키는 공정과, 상기 금속 또는 금속 화합물의 불필요한 부분을에칭제거하는 공정을 구비하고, 상기 금속 또는 금속 화합물을 퇴적시키는 공정은 도금 공정을 포함하며, 상기 도금 공정에서 쓴 도금액은 도금 대상 성분과 염 또는 착체를 형성하는 성분이 상기 에칭제거공정에서 사용하는 화학용액의 주된 성분과동일한 것을 특징으로 한다. 상기 화학용액에 첨가되는 산화제가 과산화 수소 또는 오존이라도 된다. 상기 화학용액의 산성분이 주로 황산 또는 시안화 수소산이라도 된다. 상기 불필요한 부분을 에칭 제거하는 공정의 후의 상기 화학용액중에 포함되어있는 산화제를 제거하는 공정과, 상기 화학용액중 금속 이온 농도를 상기 도금액의 금속 이온 농도와 거의 동일하게 하는 공정과, 상기 산화제가 제거된 화학용액을 도금액으로서 사용하는 공정을 더욱 구비해도 된다.
또, 본발명의 반도체제조장치는, 상기의 반도체 장치의 제조 방법에 사용하는 반도체 제조장치로서, 상기 화학용액중에 포함되어 있는 산화제를 제거하는 수단과, 상기 화학용액 중의 금속이온농도를 상기 도금액 중의 금속이온농도와 거의 동일하게 하는 수단과, 상기 산화제를 제거한 화학용액을 도금액으로서 사용하는 수단을 구비한 것을 특징으로 하고 있다.
본 발명의 반도체 장치는 반도체 기판과, 상기 반도체 기판상에 형성된 절연막 표면의 배선홈 또는 접속공, 혹은 배선홈 및 접속공에 매설된 금속막과 상기 배선홈 또는 접속공, 혹은 배선홈 및 접속공내에서 상기 금속막 표면을 피복하도록 상기 배선홈 또는 접속공에 형성된 배리어 메탈층을 구비하고, 상기 금속막 표면은 상기 배선홈 또는 접속공의 측벽에 가까운 영역일수록 깊이 에칭되어 있는 것을 특징으로 한다. 상기 금속막은 상기 배선홈 또는 접속공에 배리어 메탈을 개재하여매설되도록 해도 된다. 상기 금속막 표면을 피복하도록 형성된 배리어 메탈이 상기 배선홈 또는 접속공에 매설된 구조가 되도 좋겠다. 즉, 동막 등의 금속막 표면은 배선홈의 측벽에 가까울 수록 에칭량이 많아서, 이른바 배선 구석이 둥글어진 단면 형상이 되어 있다.
그래서 그 동막 상에 형성되어 있는 배리어 메탈층은 배선홈의 측벽에 가까울수록 막이 두껍게 되어 있다. 이런 형상은 본 발명을 실시하는 경우에는 장점이 되는 경우가 많다. 예를 들어서 컨택 배선을 형성하기 위해서 접속공을 배리어 메탈층 상에 형성하는 접속공이 형성하는 에칭 영역이 위치 맞춤의 엇갈림에 의해서 층간 절연막으로 그 일부가 들어가는 경우가 있다. 이런 상태에서 하층 배선의 배리어 메탈층을 피복하는 층간 절연막을 에칭하면 실리콘 산화막 등의 층간 절연막의 에칭 레이트는 동막 등의 금속막의 에칭 레이트보다 크기 때문에 층간 절연막의 에칭이 더 진행해서 이 층간 절연막으로 들어간 에칭 영역 부분이 크게 에칭된다. 배선 구석이 둥글어진 경우는, 배선홈의 깊은 부분의 지름이 표면이 평탄한 경우의 배선구의 깊은 부분의 지름보다 크게 되어 있다. 그래서 이 부분의 애스펙트비는 적어서, 배리어 메탈층을 퇴적시켜서 시드(seed) 동막을 퇴적시키는 것을 쉽게 할 수 있다. 더구나 접속공을 형성하는 것은 배리어 메탈층을 메운 경우에 제한되지 않는다.
이하 도면을 참조하면서 발명의 실시 형태를 설명한다.
본 발명은, 예를 들어서, 반도체 장치의 다층배선구조에 대한 필러 프로세스(pillar process), 싱글 다마신(single damasine)구조, 듀얼 다마신(dualdamasine)구조에 적용된다.
(1) 필러 프로세스에 대해서
도1은 다층배선이 형성된 반도체 기판의 단면도다. 이 프로세스에 의해서 형성된 필러 배선(컨택(contact) 배선이라고도 한다)은 하층 배선과 상층배선을 접속하는 배선이다. 도1에서 도시된 것처럼, 층간 절연막에 매설된 하층 배선을 형성한다. 집적회로 등의 반도체 소자가 형성된 실리콘 등의 반도체 기판(10)에 실리콘 산화막 등으로 된 층간 절연막(1)이 형성되고, 이 표면에 배선홈이 형성되어 있다. 이 배선구의 측벽에서는 TaN, WN, TiN등의 도전성 질화물 등의 배리어 메탈층(2)가 형성되고 동막(3) 또는 동을 주성분으로 하는 합금막이 그 속에 매설된다. 그 때 배리어 메탈층(2)는 배선홈 안에만 존재하고 층간 절연막(1)의 표면에서는 형성되어 있지 않다(도1(a)). 배리어 메탈층을 층간 절연막의 배선홈을 넘어서 표면위까지 형성시켜 두는 것도 가능하다. 다음에 동막(3)의 표면을 에칭에 의해 층간 절연막(1)의 표면보다 후퇴시킨다(도1(c)).
그리고 배선홈의 상부에서는 스퍼터링(sputtering)이나 CVD(Chemical Vapor Deposition; 화학적 기상 성장법)등의 방법에 의해 배리어 메탈을 퇴적시키고, 이 배리어 메탈을 CMP(Chemical Mechanical Polishing; 화학적 기계 연마법)에 의해서 연마해서 배선홈의 상부에 배리어 메탈(4)를 메위 넣는다. 배리어 메탈층(4)의 재료는 배리어 메탈층(2)의 재료와 같은 것도 좋고 다른 것도 좋다(도1(d)). 다음에 텅스텐등의 배리어 메탈층(6), 알루미늄막(7) 및 필요에 따라서 도전성 에칭 스토퍼(8)을 순차적으로 적층하고(도2(a)) 이들을 패터닝 해서 필러 배선(9)를 형성한다(도2(b)). 다음에 필러 배선(9)를 피복하도록 층간 절연막(1)의 위에 실리콘 산화막등의 층간 절연막(11)을 형성한다(도3(a)). 이 층간 절연막(11) 표면을 CMP법에 의해서 연마해서 필러 배선(9)를 노출시킨다. 다음에 층간 절연막(11)의 위에 상층의 층간 절연막(12)을 퇴적시켜서 이 층간 절연막(12)에 상층 배선을 매설한다. 상층 배선은 배선홈 안에 형성된 배리어 메탈층(13)과 배선홈에 매설된 동막(14)와 이 동막(14)의 표면을 피복하는 배리어 메탈(15)에 의해서 구성시킨다(도3(b)). 이 필러 배선(9)는 하층배선과 상층 배선을 전기적으로 접속한다. 본 발명은 이런 필러 프로세스에서 배리어 메탈(4, 15)의 형성에 적용된다. 즉, 예를 들어서 배리어 메탈층(4)를 형성하는 방법(도1 참조)에서, 절연막(1)에 메워져서 형성된 동막(3)의 노출된 표면을 산화해서 동산화막(5)를 형성한다(도1(b)). 그리고, 형성된 동산화막(5)을 에칭 제거해서 거칠은 곳이 없는(백탁화하지 않는) 표면을 형성하고, 이 표면에 배리어 메탈층(4)를 형성한다(도1(c)).
(2) 싱글 다마신에 대해서
도4는 다층 배선이 형성된 반도체 기판의 단면도다. 반도체 기판(20)의 위에서는 실리콘 산화막등의 층간 절연막(21, 25, 29)가 순차적으로 적층형성된다. 각 층간 절연막(21, 25, 29)에는 배선홈, 접속공이 형성되고 이들 배선홈과 접속공 안에 하층 배선, 컨택 배선, 상층 배선이 각각 형성된다. 어느 것이나 층간 절연막에 배선홈 또는 접속공을 형성한 다음에 이들의 내부 및 층간 절연막 표면에 배리어 메탈층을 형성하고, 이 배리어 메탈층 위에 동 또는 동을 주성분으로 하는 합금막을 퇴적시켜서 이 합금막을 CMP등의 방법에 의해 연마해서 표면을 평탄화하며,배선홈 또는 접속공에 배리어 메탈층에 포함된 동막을 메운다. 그 후, 본 발명의 방법에 따라서 동막의 표면을 산화해서 형성된 동산화막을 에칭 제거해서 거칠은 곳이 없는(백탁화하지 않는) 표면을 형성하고 이 표면에 배리어 메탈층을 형성한다. 즉, 본 발명은 반도체 장치의 다층 배선 구조에서 배리어 메탈층(24, 28, 32)의 형성에 적용된다.
층간 절연막(21)에 메워지는 하층 배선은 배선홈의 측벽에 형성된 배리어 메탈층(22)와 배선홈에 메워져서 배리어 메탈층(22)에 싸인 동막(23)과 동막(23)의 표면을 피복하는 배리어 메탈층(24)로 구성된다. 하층 배선에 전기적으로 접속되어 층간절연막(25)에 메워진 컨택 배선은 배선홈의 측벽에 형성된 배리어 메탈(26)과, 배선홈에 메워져서 배리어 메탈층(26)에 싸인 동막(27)과 동막(27)의 표면을 피복하는 배리어 메탈층(28)로 구성된다. 컨택 배선에 전기적으로 접속되고 층간 절연막(29)에 메워진 상층 배선은, 배선홈의 측벽에 형성된 배리어 메탈층(30)과 배선홈에 메워지고 배리어 메탈충(30)으로 싸인 동막(31)과 동막(31)의 표면을 피복하는 배리어 메탈층(32)로 구성된다.
하층 배선의 동막(23) 표면에서는 배리어 메탈층(24)가 형성되기 때문에 배선 상부로부터의 동의 확산을 억제할 수 있다. 또한 표면이 거칠어지지 않기 때문에 표면 산란 등의 영향이 적고 실제 저항의 상승이 적다. 또한 컨택을 형성하고 나서 전하가 집중하는 것을 억제할 수 있기 때문에 일렉트로 마이그레이션(electro migration)이 일어나기 어렵다고 하는 효과도 있다.
(3) 듀얼 다마신에 대해서
도5는 다층 배선이 형성된 반도체 기판의 단면도다. 반도체 기판(40)의 위에서는 실리콘 산화막등의 층간 절연막(41, 45)가 순차적으로 적층형성된다. 각 층간 절연막(41, 45)에서는 배선홈, 접속공이 형성되고 그 배선홈이나 접속공 안에 하층 배선, 접속공 및 상층 배선이 각각 형성된다. 어느 것이나 싱글 다마신의 경우와 마찬가지로, 층간 절연막에 배선홈 또는 접속공을 형성한 다음에 이들의 내부 및 층간 절연막 표면에 배리어 메탈층을 형성하고, 이 배리어 메탈층 위에 동 또는 동을 주성분으로 하는 합금막을 퇴적시켜서, 이 합금막을 CMP등의 방법에 의해 연마하고 표면을 평탄화해서 배선홈 또는 접속공에 배리어 메탈층에 싸인 동막을 메운다. 그 후, 본 발명의 방법에 따라서 동막의 표면을 산화하고 형성된 동산화막을 에칭 제거해서 거칠은 곳이 없는(백탁화하지 않는) 표면을 형성하고 이 표면에 배리어 메탈층을 형성한다. 즉 본 발명은 반도체 장치의 다층 배선 구성에서 배리어 메탈층(44, 48)의 형성에 적용된다.
층간 절연막(41)에 메워진 하층 배선은 배선홈의 측벽에 형성된 배리어 메탈층(42)와, 배선홈에 메워지고 배리어 메탈층(42)에 싸인 동막(43)과, 동막(43)의 표면을 피복하는 배리어 메탈층(44)로 구성된다.
하층 배선에 컨택 배선을 개재시켜서 전기적으로 접속되고, 층간절연막(45)에 메워진 상층 배선은 배선홈 및, 이 배선홈과 연속적으로 형성된 접속공의 측벽에 형성된 배리어 메탈층(46)과, 배선홈 및 접속공에 메워져서 배리어 메탈층(46)에 싸인 동막(47)과, 동막(47)의 표면을 피복하는 배리어 메탈층(48)로 구성된다. 본 발명을 적용하면 싱글 다마신과 비슷한 효과를 얻을 수 있다.
이상, 반도체 장치의 다층 배선 구성 형성에 적용된 본 발명의 실시예를 이하에 설명한다.
우선, 도6부터 도8을 참조하면서 제1실시예를 설명한다.
본 발명의 특징은 표면을 거칠게 하지 않고 동막을 에칭하는 방법을 발견한 것이다. 바꿔 말하면, 동막 표면에 암모니아 착체를 포함한 산화막을 형성하여 그 산화막을 에칭 제거하는 방법이다. 구체적으로는, 암모니아수와 과산화 수소수의 혼합액을 pH=8-10 또는 9-10의 사이로 조정함으로써 동을 에칭하지 않고서 동막 표면에 비교적 두꺼운 산화막을 형성하고, 이 산화막을 묽은 염산 등의 산화력이 없는 산 또는 묽은 암모니아수 등의 알칼리로 에칭 제거하는 방법이다. 전술한 대로 통상의 암모니아수와 과산화 수소수의 혼합액(SC1)은 동을 에칭하고, 이 때 pH는 10.5부터 11정도다. 발명자의 실험에 의해서, pH가 10이하의 경우는 표면에 산화막이 형성되고, 10을 넘으면 동이 에칭된다고 하는 특성이 있다는 것을 알게되었다.
그래서 pH를 조정한 SC1에 동막을 1분간 담금으로써 표면에 산화막을 형성하고, 묽은 염산으로 산화막을 선택적으로 에칭할 때의 동의 에칭량을 도6에 나타낸다. 도6은 세로축이 에칭량(nm)을 표현하고 가로축이 pH를 표현한다. 도6에 나타낸것처럼, 대로 약 18%의 과산화 수소수에 담글 경우도 동막 표면에 산화막이 형성되지만 그 때의 에칭량은 약 4 nm였다. 그러나 암모니아수를 더해서 pH=7로 중화될 때는 거의 산화하지 않았다. 더욱 암모니아수를 더하여 pH가 8을 넘을 무렵부터 에칭량이 증가해서 pH=10 정도가 되면 11-12nm가 되었다. 또 pH가 10을 넘으면심청색의 암모니아 착 이온이 생성되어 용해했다. 한편, 도7(a)는 처리 전의 동표면, (b)는 pH가 9.5인 암모니아수와 과산화 수소수의 혼합액으로 1분간 산화하고 나서 염산으로 산화막을 에칭한 후의 동 표면, 도8(a)는 pH가 10.2인 암모니아수와 과산화 수소수의 혼합액으로 에칭된 동 표면 및 참고로 도8(b)는 염산과 과산화 수소수의 혼합액(80℃)으로 동을 에칭할 때의 표면 각각의 SEM 화상을 나타낸다. 이들 도면으로부터, pH를 조정한 암모니아수와 과산화 수소수의 혼합액을 사용함으로써 동 표면을 거칠게 하지 않고 에칭할 수 있음을 알 수 있다.
리소그래피(lithography)할 때의 패턴의 위치 맞춤을 확실히 실행하기 위해서는 30-50nm 에칭하는 것이 바람직하고 에칭 시간도 되도록 적은 것이 바람직하다. 비교적 두껍게 산화하는 것이 가능하다고 생각되는 과산화 수소수만 써서 처리해도 50nm 에칭하는데 12-13분 처리시간이 필요한다. 그래서 pH=8-10, 바람직하게는 pH=9-10의 용액으로 처리하는 것이 좋다. 특히 pH=10 근방의 용액을 사용함으로써 약 4분의 처리로 50nm의 에칭이 가능하다.
그러나 단지 pH를 조정하면 되는 것이 아니다. 즉, 도6에서 도시한 것처럼 예를 들어서 과산화 수소수와 KOH의 혼합 또는 과산화 수소수와 콜린의 흔합에 의해서 pH를 9∼10.5로 조정한 용액에 동을 담그어 거의 산화되지 않는다. 즉, 암모니아를 쓰는 것이 중요하다.
다음에 제2의 실시예를 설명한다.
제1의 실시예에서도 언급한 것처럼 동의 에칭량으로서는 30nm-50nm가 바람직하다. 그러나 pH를 10으로 조정한 SC1에 동을 담그어 1분에 12nm 밖에 에칭할 수없다. 그래서 이 실시예에서는 더욱 에칭량을 늘리면서 표면이 거칠어지지 않는 방법을 설명한다. 이 방법은 일단 과산화 수소수만으로 된 용액 또는 pH=8∼10의 SC1에 담그어 동막 표면에 산화막을 형성하고, 계속해서 이 동막을 pH=10-11의 SC1에 담그는 방법이다. pH=10-11라는 것은 통상이라면 에칭되는 조건임에도 불구하고, 미리 동막 표면에 산화막을 형성하는 것에 의해서 더 두꺼운 산화막이 형성될 수 있다.
예를 들어서 과산화 수소수(35%): 암모니아수(35%): 순수= 10:3:100의 혼합비로 혼합하면 pH=10가 되고, 이 용액에 동막을 30 초간 담근 후, 계속해서 조성비를 1:1:10(pH=10.5)으로 바꾼 용액에 1분 30초간 담그어 두꺼운 산화막을 동막상에 형성하고, 다음에 묽은 염산에 의해서 암모니아 착체를 포함하는 산화막만을 에칭하면, 동의 에칭량은 50nm가 된다. 이것은 제1 실시예에서 사용된 용액에의 처리 시간의 합계인 2분간 담근 경우의 약 2배의 에칭량이 되기 때문에 처리의 단시간화를 충분히 도모할 수 있다.
다음에 도9와 도10을 참조해서 제3의 실시예를 설명한다.
이 실시예에서는 예를 들어서 도1의 매립 동배선 또한 도3 내지 도5에 도시되어 있는 하층 배선을 대상으로 하여 실제의 동 배선의 에칭을 한다. pH=10으로 조절된 SC1(과산화 수소수: 암모니아수: 순수=10:3:100)에 1분간 담근 다음에 20% 염산을 50배 희석한 묽은 염산으로 표면 산화막을 제거하는 것을 3번 반복해서 동을 약 35nm∼40nm 에칭한 0.25um 라인 간 배선의 단면도를 도9에 도시한다. 도9에서는 반도체 기판(50) 위에 형성된 층간 절연막(51)이 형성되어 있고 이 층간 절연막(51)에서는 배리어 메탈층(52)가 그 측벽에 퇴적된 배선홈(54)가 형성되어 있다. 동막(53)은 이 배선홈(54) 안에 메워져 있다. 이런 구조을 가지고 있는 동배선에 대하여 상기한 대로 산화막의 형성 및 에칭 처리를 해서 거칠음이 없는 동막 표면을 형성한다. 그 후 거칠음이 없는 표면 상에 제2 배리어 메탈로서 TaN 또는 WN을 스퍼터링 또는 CVD등의 방법에 의해서 퇴적시켜 CMP처리를 하는 것에 의해서 배리어 메탈층(55)가 형성된다.
도9에 도시한 것처럼 동막(53)을 에칭하여 형성된 거칠음이 없는 표면은 배선홈(54)의 측벽에 가까울수록 에칭된 양이 많고, 바꿔 말하면 배선 구석이 둥글어진 단면 형상으로 되고 있다. 그래서 동막(53) 위에 형성되어 있는 배리어 메탈층(55)는 배선홈(54)의 측벽에 가까울 수록 막이 두껍게 되어 있다. 그런 형상은 본 발명을 실시하는 경우는 장점으로 되는 것이 많다. 즉, 도10은 이 장점을 설명하는 모식 단면도이다. 도10(a)는 도9에 도시한 배선 구석이 둥글어진 상태의 동배선을 나타내고, 도10(b)는 동배선을 피복한 배리어 메탈층이 거의 똑같이 동배선 표면이 단부까지 거의 평탄하게 형성된 상태의 동배선을 가리키고 있다. 상층배선을 하층배선에 접속한 컨택 배선을 형성하기 위해서 하층 배선상에 퇴적된 층간 절연막에 접속공(비아)를 형성할 필요가 있다. 도면에서 나타낸 것처럼 컨택 배선을 형성하기 위해서 접속공을 동배선의 상면에 형성된 배리어 메탈층 상에 형성하면 접속공을 형성하는 에칭 영역이 패턴의 위치 맞춤의 엇갈림에 의해서 층간 절연막에 그 일부가 들어가는 것이 있다. 이런 상태에서 하층 배선의 배리어 메탈층을 피복하는 층간 절연막을 에칭하면 층간 절연막(실리콘 산화막)의 에칭 레이트는 동막의 에칭 레이트보다 크기 때문에 층간 절연막의 에칭이 더욱 진행해서 층간 절연막이 크게 에칭되므로, 도10(a), 도10(b)에 파선으로 도시한 것처럼 개구가 형성된다.
도10(a)는 접속공의 깊은 부분의 지름이 a고 깊이가 b다. 도10(b)는 깊은 부분의 지름이 a'고 깊이가 b'다. 에칭 레이트는 재료에 의해서 정해지기 때문에 b'=b다. 도10(a)의 배선의 구석이 둥글어진 경우는 깊은 부분의 지름이 도10(b)의 표면이 평탄한 경우의 지름보다 크게 되어 있다(a>a'). 바꿔 말하면 도10(b)의 깊은 부분은 포켓과 같은 형상이 된다. 그래서 도10(b)의 깊은 부분의 애스펙트비(b'/a')는 도10(a)의 깊은 부분의 애스펙트비(b/a)보다 더 크다. 그래서 도10(b)의 접속공에 배리어 메탈층을 퇴적시키는 경우, 접속공에 동을 매설하는 방법으로서 도금법을 사용하면 시드(seed)동막을 형성하는 것이 곤란하다. 그것에 비해서, 도10(a)의 접속공에 배리어 메탈층을 퇴적시켜서 시드동막을 퇴적시키는 것은 용이하게 할 수 있다.
물론 이것은 동에 한정되는 것이 아니라 반도체 장치의 모든 배선 또는 컨택의 금속막에도 적용할 수 있고, 금속막 상에 배리어 메탈이 메워지지 않고 전면에 배리어 메탈층이 형성되는 경우 또는 직접 층간 절연막이 퇴적되는 경우에도 적용할 수 있다.
다음에 제4의 실시예를 설명한다.
pH=10으로 조정된 SC1(과산화 수소수: 암모니아수: 순수= 10:3:100)에 30초간 담근 다음에 pH=10.5(혼합비1:1:10)의 SC1에 1분 30초 담그어 그 표면을 산화시킨 동배선을 35% 암모니아수를 순수로 10분의 3으로 희석한 묽은 암모니아수로 표면 산화막을 제거함으로써 약 50nm의 에칭이 가능한다. 이 후, 제3의 실시예와 같이 상층에 제2의 배리어 메탈층으로서 TaN이나 WN을 스퍼터링에 의해서 퇴적시키고, CMP에 의해서 층간 절연막상에 있는 TaN 또한 WN를 연마하면 도3에 나타난 배선구조를 형성할 수 있다.
다음에 도11을 참조하면서 제5의 실시예를 설명한다.
이 실시예에서는 본 발명을 적용한 동배선의 형성 공정을 설명한다. 도11은 동배선의 형성 공정을 설명하는 프로세스도이다. 도면에 나타난 것처럼 동배선의 형성 프로세스는 우선 ① 층간 절연막에 배선홈을 형성한다. ② 배선홈의 저면 및 측면에 TaN, WN, TiN등의 도전성 질화물로 된 배리어 메탈층을 스퍼터링, CVD등에 의해서 퇴적시킨다. 다음에 ③ Cu를 스퍼터링, 도금, CVD등에 의해서 배선홈에 메워지도록 퇴적시킨다. 다음에 ④ Cu만 혹은 Cu 및 배리어 메탈층을 CMP에 의해서 연마하여 층간 절연막에 매설된 Cu 배선을 형성한다. 그 다음에 ⑤ CMP 후의 웨이퍼를 세정한다. 그 후에 필요에 따라서 ⑥ 베벨, 이면(裏面) Cu 에칭 및 세정을 한다. 그리고 마지막으로 ⑦ 본 발명의 Cu 리세스 처리를 행하는 프로세스이다.
본 발명의 화학용액은 Cu 표면에 산화막을 형성함으로써 Cu 표면을 보호하면서 연마하는 것이 가능하기 때문에 Cu-CMP의 슬러리(slurry)로서도 쓸 수 있다. 또한 통상 CMP 한 후에는 동일한 제조 장치 또는 다른 장치에서 롤 스펀지 또는 펜슬 스펀지 등의 물리적 세정을 하고 있지만, 이 때 사용된 화학용액이 알칼리성인 경우는 파티클의 세정 효과가 크다는 것이 잘 알려져 있다. 본 발명의 화학용액도pH가 알칼리 쪽이기 때문에, CMP후 연마제에 포함되는 입자(알루미나 또는 산화 실리콘 등)의 나머지를 제거하기 위해서 세정할 때 사용해도 효과가 있다.
또한 스퍼터링 또는 CVD법을 사용하면 웨이퍼의 베벨부분이나 이면에도 Cu가 퇴적된다. 스퍼터링 또는 CVD법에 의해서 퇴적된 Cu를 시드로서 도금법으로 퇴적시키는 경우, 베벨부에 퇴적된 Cu는 전극으로서 사용되지만 도금 후는 베벨부에 퇴적된 Cu는 필요가 없어진다. 웨이퍼의 베벨부 또는 이면은 반도체 장치를 제조하는 경우 여러 장치가 반송하기 위해 또는 웨이퍼를 잡기 위해서 접촉하는 부분이다. 그런 부분에 Cu 오염이 있는 경우에는 제조 장치를 거쳐 다른 웨이퍼도 오염되어 버릴 가능성이 있다. 그래서 Cu-CMP 한 후에 웨이퍼베벨 또는 웨이퍼 이면에 붙어 있는 Cu를 에칭, 세정할 필요가 있다. 이것은 CMP하기 전에 해도 되지만 CMP를 할 때 다시 베벨 또는 이면이 Cu에 의해서 오염되어 버리기 때문에 CMP한 후에 행하는 것이 가 바람직하다. 이면과 베벨부를 동시에 에칭 세정하기 위해서 회전식의 매엽장치(枚葉裝置 : 1매씩 웨이퍼를 처리하는 장치)에서 웨이퍼를 회전시키면서 이면측으로부터 염산과 과산화 수소수의 혼합액, 초산, 열농황산, 인산과 같이 산화력이 있는 산등 Cu를 용해시킬 수 있는 화학용액을 배출하여 처리하면 된다. 그러나 이런 방법으로 에칭하면, 처리 후에 웨이퍼 표면의 디바이스 부분에 있는 Cu가 웨이퍼 에지의 부근만 산화해 버린다고 하는 문제가 있다. 이것은 화학용액중에서 기화하거나 아니면 에칭하는 도중에 발생하는 HCl, NOx, SOx 등 가스가 Cu 표면에 잔류함으로써 산화를 촉진하기 때문이라고 생각된다.
그런 산화막을 제거하기 위해서 염산 또는 묽은 황산 등의 산화력이 약한 산으로 처리를 하지만 이 것에 의해서 산화된 웨이퍼 에지의 근처만 Cu 막의 두께가 얇아져 버린다고 하는 문제가 있다. 이 문제를 피하기 위해서 웨이퍼를 회전시키면서 웨이퍼 표면측으로부터 순수를 흘리면서 베벨부에만 화학용액을 배출하는 노즐을 설치해서 베벨부를 처리하고 동시에 이면측에서부터도 화학용액을 배출함으로써 이면을 처리하는 방법이 채용된 경우도 있다. 그러나 이 방법은 제조장치의 측면에서는 전용 노즐을 설치해야 하기 때문에 제조 장치의 구조가 복잡하게 되고 장치의 가격도 비싸진다는 문제가 있고, 더구나 프로세스의 측면에서도 표면측으로부터 순수를 흘려야만 하기 때문에 화학용액을 회수, 순환하여 에칭액으로서 재사용할 수 없어서 화학용액 사용량이 증가한다고 하는 문제가 있다.
그러나 본 발명의 방법에 의해서 CMP후의 Cu표면에 미리 두꺼운 산화막을 형성해 두면 이면으로부터의 화학용액 처리만으로도 상기의 문제는 일어나지 않는다. 그래서 Cu 배선을 형성하는 경우에 도11의 Cu-CMP공정(④)부터 Cu리세스 공정(⑦)까지의 전공정에서 같은 화학용액을 쓸 수 있어서 전공정을 동일 장치 안에서 처리할 수가 있다.
같은 화학용액을 쓸 수 있다는 것은 반도체 장치를 제조할 때 구조를 간략화 할 수 있는 장점이 있다는 뜻이고 동일 제조 장치 안에서 처리를 연속적으로 할 수 있다는 것은 각 공정마다 하나하나 건조시킬 필요가 없기 때문에 스루풋 향상이라는 장점이 있다는 뜻이다. 예를 들어서 도14는 상기 동일한 챔버 안에서 공정이 수행되는 반도체 제조장치의 개략 단면도이고 도11에 도시한 프로세스를 써서 동배선의 형성공정을 설명한다. 우선 ① 층간 절연막에 배선홈을 형성한다. 다음에② 배선홈의 저면 및 측면에 배리어 메탈층을 퇴적시킨다. 다음에 ③ Cu를 도금에 의해서 배선홈에 메워질 정도로 퇴적시킨다. 이 공정은 Cu 도금조(61) 안에서 실시한다. 다음에 ④ Cu만 또는 Cu 및 배리어 메탈층을 CMP장치(62) 안에 CMP법에 의해 연마해서 층간 절연막에 매립 Cu 배선을 형성한다. 이 공정은 CMP장치(62)에서 행한다. 다음에 ⑤ CMP후의 웨이퍼 세정을 CMP후세정장치(63) 안에서 행한다. 그 후 ⑥ 베벨 이면 Cu에칭 및 세정을 행한다. 이 공정은 에칭조(64)에서 행한다. 그리고 ⑦ Cu 리세스 처리를 에칭조(64)에서 행한다. 이들 Cu 도금조(61), CMP장치(62), CMP후세정장치(63), 에칭조(64), 및 처리조(65)는 하나의 챔버(60)에 배치되어 이 동배선의 형성공정을 실시할 수 있다.
이 챔버(60)에서는 각 내부 장치 안에서 Cu도금조(61) 및 에칭조(64)에서 나온 배출액을 처리조(65)에 모아서 동농도를 감시하고, 오존 등의 산화제를 제거해서 황산 농도의 조절을 하여 그 배출액을 도금조(61)로 되돌린다. 이렇게 본 발명에 관한 반도체 제조 장치에서는 자원의 재사용이 가능하다.
도15의 반도체 제조 장치의 개략 단면도에 도시된 것처럼 도14의 반도체 제조 장치는 도금조(61), 에칭조(64) 및 처리조(65)를 구비한다. 처리조(65)는 농도 조절부와 도금액을 조정하는 도금액부로 되고, 에칭조(64)로부터 나온 배출액을 순수나 염·착체를 형성하는 성분 등을 농도 조절부에 공급하면서 조정하고, 조정한 액을 도금액부에 공급하여 도금액을 형성한다. 그리고 이것을 도금조(도금 챔버)(61)에 공급한다. 에칭 챔버(64)에서 나온 배출액이 도금 챔버(61)에서 나온 사용후의 도금액에 대해서 소량인 경우는 에칭 챔버(64)에서 나온 배출액만을 조정하고, 사용후의 도금액은 직접 도금액부에 회수해도 된다.
도금 처리를 동일 장치내에서 조합·수행하는 경우는 사용하는 도금액이 황산동 수용액이면 황산, 시안화 동수용액이면 시안화 수소산과 같이, 동이나 산화동을 에칭한 후의 용액이 도금액과 같은 성분이 되는 것이 좋다. 이것은 에칭 액과 사용후의 도금액중에 포함되는 성분이 거의 같기 때문에 동시에 배출액 처리를 할 수 있다는 장점이 있기 때문이다. 또한 에칭 후의 화학용액을 써서 다시 도금함으로써, 동의 이용 효율이 아주 큰 프로세스를 구축할 수 있다.
다만, 묽은 황산 또는 시안화 수소산처럼 산화력이 약한 산만으로는 금속인 동을 에칭하는 것이 곤란하다. 그래서 산화력을 부여하기 위한 산화제로서 반응후 또는 분해후에 물 또는 산소가 되는 과산화 수소 또는 오존을 사용하는 것이 좋다. 예를 들어서 도금액에 10% 황산동 수용액을 사용하는 경우는 10% 황산(+과산화 수소 또는 오존)으로 동 또는 동산화물을 에칭하고, 에칭액중의 동 농도를 이온 농도 또는 중량, 흡광도 등으로 인-라인 모니터해서 10%를 넘을 정도가 될 때까지 회수, 순환해서 사용한다. 물론 도금액과 다른 농도의 황산을 사용해도 되고 순환시키지 않아도 된다. 그런데, 동농도만을 진하게 하는 것은 어렵기 때문에 동농도가 황산의 농도 이상이 되도록 하는 것이 바람직하다. 최종적으로는 에칭액중의 과산화 수소 또는 오존을 활성탄 필터 또는 UV 램프 조사 등에 의해서 완전히 분해시키고, 동농도 또는 황산농도를 모니터하면서 황산 또는 순수를 가한다든지, 가열 처리 또는 역삼투막 같은 반투막을 사용한 처리 등으로 농축한다든지 함으로써 목적하는 10% 황산동 수용액을 만든다. 그 후 도금에 필요한 첨가제 등을 첨가해서 도금에사용한다. 이 때, 사용후의 도금액도 동시에 농도 조정해도 되고, 농도를 조정한 액을 도금액에 소량씩 첨가해도 된다. 물론 농도 모니터 또는 산화제 제거 메카니즘, 화학용액 농축 메카니즘은 상술한 것에 한하지 않고 무엇을 사용해도 된다.
이 에칭 후의 용액을 도금액으로 재이용하는 프로세스 및 장치는 동에 제한되지 않고, 도금할 수 있는 Au, Ag, Ti등의 금속을 비롯하여 모든 물질에 적용할 수 있다.
다음에 도12를 참조해서 제6의 실시예를 설명한다.
도12는 Cu 리세스 시, 암모니아 처리에 있어서의 웨이퍼 배선 저항의 웨이퍼 회전수 의존성을 설명하는 특성도이다. 이 실시예에서는 Cu 리세스 공정에 있어서, 회전식 매엽식 장치를 사용해서 (1)·NH4OH:H2O2:DIW(30:100:1000), 60초, 1000rpm, (2)·NH4OH:H2O2:DIW(100:100:100), 60초, 1000rpm, (3)·HCl(30:1000), 5초 1000rpm으로 처리를 하면 약 50 nm 정도 Cu 리세스 에칭을 할 수 있다. 그러나 연산 처리가 종료한 Cu 표면은 산화가 빠르다. Cu 표면이 산화되면 배선으로 사용할 수 있는 실효적인 Cu가 감소하고 배선 단면적도 저하하므로 배선 저항이 상승하는 문제가 있다. 또한 Cu 표면과 상부 배리어 메탈의 사이에 Cu 산화막이 형성되면 디바이스적 측면에서 상부 비아와의 컨택 저항이 상승한다든지, 용량이 있으므로 신호 지연의 원인이 된다든지 하는 가능성이 있다. 또한 프로세스적으로도 상부 배리어 메탈을 형성하는 경우 리세스 처리 후의 시간을 관리해서 신속히 상부 배리어 메탈을 퇴적해야만 한다든지, CMP를 할 때 배리어 메탈이 떨어질 가능성이 있다고하는 문제가 있다.
그러나 염산 처리한 후에 암모니아수에 의한 처리를 하면 산화가 억제된다는 것을 알게 되었다. 그러나, 암모니아수는 Cu를 에칭해 버리므로 과도한 처리는 Cu표면을 거칠게 하는 원인이 된다. 암모니아수에 의한 Cu 에칭에 회전식 매엽식 장치를 사용하면 회전수에 의존한 에칭 특성을 나타낸다는 것을 알게되었다. 도12는 8 인치의 실리콘 웨이퍼 상에 폭 0.35um Cu배선(배선 저항 약 342mΩ)을 웨이퍼 면내에 형성된 19 칩에 형성한 후에 Cu를 3.5%암모니아수로 10분간 에칭을 한 후의 배선 저항(Ω)을 웨이퍼 회전수를 파라미터로서 도시한 것이다. 배선 Cu가 에칭된 단면적이 작아지면 저항은 상승한다. 3×104mΩ이라고 하는 것은 Cu가 완전히 에칭된것을 나타낸다. 이 때, 웨이퍼 면 내에서 에칭의 균일성이 나쁘면 저항상승분의 편차가 커지고, 균일성이 좋으면 편차가 작다. 1000rpm이상이 되면 편차가 작아지고, 1475rpm부근에서 최소치를 나타내며, 1600rpm에서 대체로 1000rpm과 동등한 편차를 나타낸다는 것을 알게되었다.
또한 2000rpm에서도 에칭했지만, 이 경우에는 두께 400nm의 동이 완전히 에칭되어 버렸다. 표면만 처리를 하고 싶기 때문에 이처럼 에칭 레이트가 빠른 조건에서는 처리하는 것이 바람직하지 않다. 1600rpm보다 회전수를 상승시키면 에칭 레이트도 상승할 것이 예상되므로, 처리 조건으로서는 1600rpm 이하로 하는 것이 좋다. 따라서, 산화 억제를 위한 암모니아 처리는 1000rpm이상 1600rpm이하의 범위로 하는 것이 바람직하다.
상기 리세스 프로세스 후에 실제로 암모니아 처리를 했더니 크린 룸 분위기에서 처리한 후 24시간 보관한 후의 Cu표면은 염산 처리한 것이 다갈색으로 산화되어 버린데 대하여, 암모니아 처리한 것은 처리 전과 동등한 레벨의 금색 광택을 가지고 있었다. 처리 조건은 (1)·NH4OH : H2O2 : DIW(30:100:1000), 60초, 1000rpm, (2)·NH4OH : H2O2 : DIW(100:100:100), 60초 1000rpm, (3)·HCl (30:1000), 5초, 1000rpm, (4)·NH4OH : DIW(30:1000), 5초, 1475rpm로 하였다.
본 발명은 이상의 구성에 의해서 지금까지 곤란하였던 표면을 거칠게하지 않는 동의 에칭이 가능하게 되고, 안전하고 값이 싼 화학용액에 의한 산화 및 에칭이 단시간에 행해질 수 있으며, 그 결과 배선 구조의 표면에 피복되는 배리어 메탈층이 안정되게 형성된다.
Claims (23)
- pH = 8∼10 으로 조정한 암모니아수와 과산화 수소수의 혼합액을 동막 표면에 접촉시켜서 암모니아 착체를 포함한 동의 산화막을 형성하는 공정을 구비하는 것을 특징으로 하는 동산화막의 형성 방법.
- 제1항에 있어서, 상기 표면에 상기 동산화막이 형성된 상기 동막을 pH=10~11 로 조정한 암모니아수와 과산화 수소수의 혼합액에 노출시키는 공정을 더 구비하는 것을 특징으로 하는 동산화막의 형성 방법.
- 과산화 수소수를 이용하여 동막 표면에 산화막을 형성하는 공정과,상기 산화막이 형성된 동막을 pH=10~11로 조절된 암모니아수와 과산화 수소수의 혼합액에 두어 동의 암모니아 착체를 포함한 동의 산화막을 형성하는 공정을 구비하는 것을 특징으로 하는 동산화막의 형성 방법.
- 제2항에 있어서, 상기 동의 산화막을 선택적으로 상기 동막에서 제거하는 공정을 더 구비하는 것을 특징으로 하는 동산화막의 형성 방법.
- 제4항에 있어서, 상기 동산화막을 제거하는 공정이 산 또는 알칼리를 이용하여 행하여지는 것을 특징으로 하는 동산화막의 형성 방법.
- 반도체기판 위에 형성된 절연막의 표면에 형성된 배선홈 또는 접속공(接續孔)에, 또는 상기 배선홈 및 상기 접속공 모두에 배선 또는 접속배선이 되는 동막을 매설(埋設)하는 공정과,제2항에 기재된 동산화막 형성 방법을 이용하여 상기 동막의 표면 위에 암모니아 착체를 포함한 동의 산화막을 형성하는 공정과,상기 동의 산화막을 상기 동막에서 선택적으로 제거하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제6항에 있어서, 상기 동산화막이 제거된 상기 동막 표면은 상기 배선홈 또는 접속공의 주변에 가까운 곳은 깊게 에칭되는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제7항에 있어서, 상기 배선홈 또는 접속공과 상기 매설된 동막과의 사이, 또는 상기 배선홈 및 접속공과 상기 매설된 동막의 사이에는 배리어 메탈층이 개재되는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제8항에 있어서, 상기 동의 산화막을 상기 동막에서 제거한 후, 상기 동막의 위에 배리어 메탈층을 형성하는 공정을 더 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제9항에 있어서, 상기 배선홈 또는 접속공과 상기 매설된 동막과의 사이, 또는 상기 배선홈 및 접속공과 상기 매설된 동막과의 사이에 개재하는 상기 배리어 메탈층과 상기 동막의 위에 형성된 상기 배리어 메탈층은 다른 재료로 구성된 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제10항에 있어서, 상기 동의 산화막이 제거된 동막 표면을 암모니아수 안에 두는 공정을 더 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제11항에 있어서, 상기 반도체기판을 1000 rpm ~ 1600 rpm의 속도로 회전시키는 상태에서 상기 동막 표면을 상기 암모니아수 안에 두는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 반도체기판의 위에 형성된 절연막에 형성된 배선홈 또는 접속공에 배선용 금속을 증착하여 상기 배선홈 또는 접속공에 상기 배선용 금속을 충전(充塡)하는 공정과,상기 배선용 금속을 연마해서 상기 절연막을 노출시키는 공정과,상기 반도체기판을 세척하는 공정과,상기 배선홈 또는 접속공에 매설된 상기 배선용 금속표면을 리세스 에칭(recess etching)하는 공정을 구비하고,상기 연마 공정, 상기 세척 공정 및 상기 리세스 에칭 공정중 적어도 2 공정에서 사용된 화학용액의 주성분이 동일한 것을 특징으로 하는 반도체 장치의 제조 방법.
- 반도체기판의 위에 금속 또는 금속 화합물을 증착시키는 공정과,상기 금속 또는 금속 화합물의 불필요한 부분을 에칭 제거하는 공정을 구비하고,상기 금속 또는 금속 화합물을 증착시키는 공정은 도금 공정을 포함하며, 도금대상 성분과 염 또는 착체를 형성하는, 상기 도금 공정에서 사용된 도금액의 성분은 상기 에칭 제거하는 공정에서 사용된 화학용액의 주 성분과 동일한 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제14항에 있어서, 상기 화학용액의 산화제가 주로 과산화 수소수 또는 오존인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제15항에 있어서, 상기 화학용액의 산성분이 주로 황산 또는 시안화 수소산인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제16항에 있어서, 불필요한 부분을 에칭 제거하는 공정의 후에 상기 화학용액중에 포함된 산화제를 제거하는 공정과,상기 화학용액의 금속 이온 농도를 상기 도금액의 금속 이온 농도와 거의 동일하게 하는 공정과,상기 산화제가 제거된 화학용액을 도금액으로서 사용하는 공정을 더 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 도금 챔버와,CMP(Chemical Mechanical Polishing; 화학적 기계 연마법)후의 세척 챔버와,에칭 챔버와,프로세스 챔버를 구비하고,상기 프로세스 챔버는 상기 에칭 챔버 안에서 사용된 화학용액에서 산화제를 제거하는 것이 가능하고, 상기 화학용액의 금속 이온 농도를 상기 도금 챔버에서 사용될 수 있는 도금액의 금속 이온 농도와 거의 같도록 조절할 수 있으며, 상기 조절된 화학용액을 도금액으로서 상기 도금 챔버로 되돌리는 것을 특징으로 하는 반도체 장치의 제조 장치.
- 반도체 기판과,상기 반도체 기판상의 절연막에 형성된 배선홈 또는 접속공에 매설된 금속막과,상기 금속막 표면을 피복하도록 상기 배선홈 또는 접속공에 형성된 배리어 메탈층을 구비하고,상기 금속막 표면은 상기 배선홈 또는 접속공의 중앙부에서 제일 높고, 상기 배선홈 또는 접속공 주변쪽에서 높이가 상기 중앙부보다 작은 것을 특징으로 하는 반도체 장치.
- 제19항에 있어서, 상기 금속막은 상기 배선홈 또는 접속공에 배리어 메탈을 개재하여 매설되는 것을 특징으로 하는 반도체 장치.
- 제20항에 있어서, 상기 금속막 표면을 피복하도록 형성된 배리어 메탈층이 상기 배선홈 또는 접속공에 매설된 구조가 되는 것을 특징으로 하는 반도체 장치.
- 제1항, 제2항, 제4항, 및 제5항 중 어느 한 항에 있어서,상기 pH = 8∼l0 으로 조정한 암모니아수와 과산화수소수의 혼합액은 pH = 9∼l0 으로 조정한 암모니아수와 과산화수소수의 혼합액인 것을 특징으로 하는 동산화막의 형성 방법.
- 제6항 내지 제12항 중 어느 한 항에 있어서, 상기 pH = 8∼l0 으로 조정한 암모니아수와 과산화수소수의 혼합액은 pH = 9∼10 으로 조정한 암모니아수와 과산화수소수의 혼합액인 것을 특징으로 하는 반도체 장치의 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-015653 | 2000-01-25 | ||
JP2000015653A JP3907151B2 (ja) | 2000-01-25 | 2000-01-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010074557A KR20010074557A (ko) | 2001-08-04 |
KR100426554B1 true KR100426554B1 (ko) | 2004-04-08 |
Family
ID=18542910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0003831A KR100426554B1 (ko) | 2000-01-25 | 2001-01-26 | 동산화막의 형성 방법, 반도체 장치의 제조 방법, 반도체 제조 장치 및 반도체 장치 |
Country Status (4)
Country | Link |
---|---|
US (4) | US6261953B1 (ko) |
JP (1) | JP3907151B2 (ko) |
KR (1) | KR100426554B1 (ko) |
TW (3) | TW543123B (ko) |
Families Citing this family (94)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3575373B2 (ja) * | 1999-04-19 | 2004-10-13 | 株式会社村田製作所 | 外力検知センサの製造方法 |
JP2000311876A (ja) * | 1999-04-27 | 2000-11-07 | Hitachi Ltd | 配線基板の製造方法および製造装置 |
JP2001077118A (ja) * | 1999-06-30 | 2001-03-23 | Toshiba Corp | 半導体装置およびその製造方法 |
JP3907151B2 (ja) * | 2000-01-25 | 2007-04-18 | 株式会社東芝 | 半導体装置の製造方法 |
US7375066B2 (en) * | 2000-03-21 | 2008-05-20 | Wako Pure Chemical Industries, Ltd. | Semiconductor wafer cleaning agent and cleaning method |
US6426289B1 (en) * | 2000-03-24 | 2002-07-30 | Micron Technology, Inc. | Method of fabricating a barrier layer associated with a conductor layer in damascene structures |
JP2001319928A (ja) * | 2000-05-08 | 2001-11-16 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
KR100351933B1 (ko) * | 2000-08-28 | 2002-09-12 | 삼성전자 주식회사 | 반도체소자의 콘택 구조체 형성방법 |
US6432810B1 (en) * | 2000-12-06 | 2002-08-13 | Vanguard International Semiconductor Corporation | Method of making dual damascene structure |
JP2002289559A (ja) * | 2001-02-01 | 2002-10-04 | Texas Instr Inc <Ti> | 集積回路の製造方法 |
JP4535629B2 (ja) * | 2001-02-21 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US6509266B1 (en) | 2001-04-02 | 2003-01-21 | Air Products And Chemicals, Inc. | Halogen addition for improved adhesion of CVD copper to barrier |
US7189647B2 (en) | 2001-04-05 | 2007-03-13 | Novellus Systems, Inc. | Sequential station tool for wet processing of semiconductor wafers |
JP2002313757A (ja) * | 2001-04-17 | 2002-10-25 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
TW550642B (en) * | 2001-06-12 | 2003-09-01 | Toshiba Corp | Semiconductor device with multi-layer interconnect and method fabricating the same |
KR20040018558A (ko) * | 2001-08-13 | 2004-03-03 | 가부시키 가이샤 에바라 세이사꾸쇼 | 반도체장치와 그 제조방법 및 도금액 |
JP2003068848A (ja) * | 2001-08-29 | 2003-03-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US6544891B1 (en) * | 2001-09-04 | 2003-04-08 | Taiwan Semiconductor Manufacturing Company | Method to eliminate post-CMP copper flake defect |
JP2003160877A (ja) * | 2001-11-28 | 2003-06-06 | Hitachi Ltd | 半導体装置の製造方法および製造装置 |
JP2003188254A (ja) * | 2001-12-18 | 2003-07-04 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
US20060234508A1 (en) * | 2002-05-17 | 2006-10-19 | Mitsuhiko Shirakashi | Substrate processing apparatus and substrate processing method |
KR100833451B1 (ko) * | 2002-06-25 | 2008-05-29 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리 배선 형성 방법 |
US7799200B1 (en) | 2002-07-29 | 2010-09-21 | Novellus Systems, Inc. | Selective electrochemical accelerator removal |
US6791197B1 (en) | 2002-08-26 | 2004-09-14 | Integrated Device Technology, Inc. | Reducing layer separation and cracking in semiconductor devices |
US6934032B1 (en) * | 2002-09-30 | 2005-08-23 | Advanced Micro Devices, Inc. | Copper oxide monitoring by scatterometry/ellipsometry during nitride or BLOK removal in damascene process |
US6670274B1 (en) * | 2002-10-01 | 2003-12-30 | Taiwan Semiconductor Manufacturing Company | Method of forming a copper damascene structure comprising a recessed copper-oxide-free initial copper structure |
DE10257681B4 (de) * | 2002-12-10 | 2008-11-13 | Infineon Technologies Ag | Verfahren zum Herstellen einer integrierten Schaltungsanordnung, die eine Metallnitridschicht enthält, und integrierte Schaltungsanordnung |
US20040121583A1 (en) * | 2002-12-19 | 2004-06-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming capping barrier layer over copper feature |
JP4267331B2 (ja) * | 2003-01-14 | 2009-05-27 | 株式会社荏原製作所 | 基板の処理方法及びエッチング液 |
JP2004247337A (ja) * | 2003-02-10 | 2004-09-02 | Toshiba Corp | 半導体装置及びその製造方法 |
US7060619B2 (en) * | 2003-03-04 | 2006-06-13 | Infineon Technologies Ag | Reduction of the shear stress in copper via's in organic interlayer dielectric material |
US7247939B2 (en) * | 2003-04-01 | 2007-07-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal filled semiconductor features with improved structural stability |
US6995089B2 (en) * | 2003-05-08 | 2006-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to remove copper without pattern density effect |
US20040248405A1 (en) * | 2003-06-02 | 2004-12-09 | Akira Fukunaga | Method of and apparatus for manufacturing semiconductor device |
US6903011B2 (en) * | 2003-06-05 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Displacement method to grow cu overburden |
US7056648B2 (en) * | 2003-09-17 | 2006-06-06 | International Business Machines Corporation | Method for isotropic etching of copper |
US8530359B2 (en) | 2003-10-20 | 2013-09-10 | Novellus Systems, Inc. | Modulated metal removal using localized wet etching |
US8372757B2 (en) | 2003-10-20 | 2013-02-12 | Novellus Systems, Inc. | Wet etching methods for copper removal and planarization in semiconductor processing |
US8158532B2 (en) * | 2003-10-20 | 2012-04-17 | Novellus Systems, Inc. | Topography reduction and control by selective accelerator removal |
US7972970B2 (en) * | 2003-10-20 | 2011-07-05 | Novellus Systems, Inc. | Fabrication of semiconductor interconnect structure |
FR2861499A1 (fr) * | 2003-10-27 | 2005-04-29 | St Microelectronics Sa | Procede de traitement des surfaces de cuivre. |
JP2005158800A (ja) * | 2003-11-20 | 2005-06-16 | Sharp Corp | 半導体装置の製造方法及びその製造方法により製造された半導体装置 |
US7465408B1 (en) * | 2003-12-03 | 2008-12-16 | Advanced Micro Devices, Inc. | Solutions for controlled, selective etching of copper |
JP2005235860A (ja) * | 2004-02-17 | 2005-09-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2005340366A (ja) * | 2004-05-25 | 2005-12-08 | Toshiba Corp | 磁気記憶装置およびその製造方法 |
JP2005347511A (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2006060166A (ja) * | 2004-08-24 | 2006-03-02 | Matsushita Electric Ind Co Ltd | 電子デバイス及びその製造方法 |
US7166543B2 (en) * | 2004-08-30 | 2007-01-23 | Micron Technology, Inc. | Methods for forming an enriched metal oxide surface for use in a semiconductor device |
US7157795B1 (en) * | 2004-09-07 | 2007-01-02 | Advanced Micro Devices, Inc. | Composite tantalum nitride/tantalum copper capping layer |
JP4963349B2 (ja) * | 2005-01-14 | 2012-06-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US7422983B2 (en) * | 2005-02-24 | 2008-09-09 | International Business Machines Corporation | Ta-TaN selective removal process for integrated device fabrication |
US7598181B2 (en) * | 2005-07-19 | 2009-10-06 | Micron Technology, Inc. | Process for enhancing solubility and reaction rates in supercritical fluids |
US7582561B2 (en) * | 2005-09-01 | 2009-09-01 | Micron Technology, Inc. | Method of selectively depositing materials on a substrate using a supercritical fluid |
US7605082B1 (en) | 2005-10-13 | 2009-10-20 | Novellus Systems, Inc. | Capping before barrier-removal IC fabrication method |
JP5076482B2 (ja) * | 2006-01-20 | 2012-11-21 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP4810306B2 (ja) * | 2006-05-16 | 2011-11-09 | 日本電気株式会社 | 銅ダマシン多層配線の形成方法 |
US8193087B2 (en) | 2006-05-18 | 2012-06-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process for improving copper line cap formation |
KR100799133B1 (ko) * | 2006-08-21 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체소자의 리세스게이트 제조 방법 |
US20080041813A1 (en) * | 2006-08-21 | 2008-02-21 | Atmel Corporation | Methods and compositions for wet etching |
SG10201501328WA (en) * | 2006-08-30 | 2015-04-29 | Lam Res Corp | Controlled ambient system for interface engineering |
JP4714659B2 (ja) * | 2006-10-16 | 2011-06-29 | パナソニック株式会社 | 半導体装置の製造方法 |
KR100790452B1 (ko) * | 2006-12-28 | 2008-01-03 | 주식회사 하이닉스반도체 | 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 |
WO2008143851A1 (en) * | 2007-05-18 | 2008-11-27 | Tribute Creations, Llc | Reactor with differentially distributed catalytic activity |
WO2009078448A1 (ja) | 2007-12-18 | 2009-06-25 | Hitachi Chemical Company, Ltd. | 銅導体膜及びその製造方法、導電性基板及びその製造方法、銅導体配線及びその製造方法、並びに処理液 |
US8153523B2 (en) * | 2008-09-12 | 2012-04-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of etching a layer of a semiconductor device using an etchant layer |
WO2010049881A1 (en) * | 2008-10-27 | 2010-05-06 | Nxp B.V. | Biocompatible electrodes |
US8597461B2 (en) * | 2009-09-02 | 2013-12-03 | Novellus Systems, Inc. | Reduced isotropic etchant material consumption and waste generation |
CN102543835B (zh) * | 2010-12-15 | 2015-05-13 | 中国科学院微电子研究所 | 开口的填充方法 |
KR101177664B1 (ko) * | 2011-05-11 | 2012-08-27 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
CN102956450B (zh) * | 2011-08-16 | 2015-03-11 | 中芯国际集成电路制造(北京)有限公司 | 一种制作半导体器件的方法 |
JP5764445B2 (ja) | 2011-09-21 | 2015-08-19 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
US8431482B1 (en) * | 2012-01-31 | 2013-04-30 | GlobalFoundries, Inc. | Integrated circuits and methods for processing integrated circuits with embedded features |
US8697565B2 (en) * | 2012-03-30 | 2014-04-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Shallow via formation by oxidation |
JP2013222760A (ja) * | 2012-04-13 | 2013-10-28 | Panasonic Liquid Crystal Display Co Ltd | 銅配線形成方法、表示装置の製造方法 |
US8975531B2 (en) * | 2013-01-22 | 2015-03-10 | International Business Machines Corporation | Composite copper wire interconnect structures and methods of forming |
US9865501B2 (en) | 2013-03-06 | 2018-01-09 | Lam Research Corporation | Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer |
US9070750B2 (en) | 2013-03-06 | 2015-06-30 | Novellus Systems, Inc. | Methods for reducing metal oxide surfaces to modified metal surfaces using a gaseous reducing environment |
JP6128941B2 (ja) * | 2013-05-10 | 2017-05-17 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法及び半導体製造装置 |
RU2548547C1 (ru) * | 2014-02-11 | 2015-04-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Чувашский государственный университет имени И.И. Ульянова" | Способ очистки металлических поверхностей от медных отложений |
US9469912B2 (en) | 2014-04-21 | 2016-10-18 | Lam Research Corporation | Pretreatment method for photoresist wafer processing |
US9472377B2 (en) | 2014-10-17 | 2016-10-18 | Lam Research Corporation | Method and apparatus for characterizing metal oxide reduction |
CN104797085B (zh) * | 2015-04-23 | 2018-01-16 | 广州杰赛科技股份有限公司 | 电路板埋铜块盲槽制作方法 |
US9865538B2 (en) | 2016-03-09 | 2018-01-09 | International Business Machines Corporation | Metallic blocking layer for reliable interconnects and contacts |
US10109524B2 (en) * | 2017-01-24 | 2018-10-23 | Globalfoundries Inc. | Recessing of liner and conductor for via formation |
US10443146B2 (en) | 2017-03-30 | 2019-10-15 | Lam Research Corporation | Monitoring surface oxide on seed layers during electroplating |
JP7034645B2 (ja) * | 2017-09-22 | 2022-03-14 | 株式会社Screenホールディングス | 基板処理方法および基板処理装置 |
KR102637201B1 (ko) | 2018-03-01 | 2024-02-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
WO2019230357A1 (ja) * | 2018-05-31 | 2019-12-05 | 株式会社カネカ | パターン印刷用レジスト組成物及びそれを用いた回路パターンの製造方法 |
JP7409602B2 (ja) * | 2019-05-09 | 2024-01-09 | ナミックス株式会社 | 複合銅部材 |
KR20220016516A (ko) | 2019-07-05 | 2022-02-09 | 후지필름 가부시키가이샤 | 조성물, 키트, 기판의 처리 방법 |
US11322402B2 (en) * | 2019-08-14 | 2022-05-03 | International Business Machines Corporation | Self-aligned top via scheme |
US11139201B2 (en) * | 2019-11-04 | 2021-10-05 | International Business Machines Corporation | Top via with hybrid metallization |
WO2022080288A1 (ja) | 2020-10-16 | 2022-04-21 | セントラル硝子株式会社 | ウェットエッチング方法 |
CN113061881A (zh) * | 2021-03-18 | 2021-07-02 | 鑫巨(深圳)半导体科技有限公司 | 一种电解镀铜的铜处理装置及方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0812327A (ja) * | 1994-07-04 | 1996-01-16 | Nippon Chem Ind Co Ltd | 酸化第二銅の製造法 |
JPH0870178A (ja) * | 1994-08-29 | 1996-03-12 | Matsushita Electric Works Ltd | 内層用配線板の銅回路の処理方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3784669A (en) * | 1972-10-03 | 1974-01-08 | Us Interior | Recovery of metal values from chrome etching solutions |
JPS5817425B2 (ja) | 1979-03-12 | 1983-04-07 | 三宝伸銅工業株式会社 | 銅基合金のエツチング方法 |
US4428773A (en) * | 1982-12-30 | 1984-01-31 | Western Electric Company, Inc. | Process for treating spent fluids to recover copper and copper oxide |
US4452643A (en) * | 1983-01-12 | 1984-06-05 | Halliburton Company | Method of removing copper and copper oxide from a ferrous metal surface |
US4993148A (en) * | 1987-05-19 | 1991-02-19 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a circuit board |
US4984855A (en) * | 1987-11-10 | 1991-01-15 | Anritsu Corporation | Ultra-black film and method of manufacturing the same |
JP2518391B2 (ja) | 1989-05-22 | 1996-07-24 | 日本電気株式会社 | 半導体装置の銅配線形成方法 |
US5151168A (en) * | 1990-09-24 | 1992-09-29 | Micron Technology, Inc. | Process for metallizing integrated circuits with electrolytically-deposited copper |
JPH04320088A (ja) * | 1991-04-18 | 1992-11-10 | Cmk Corp | プリント配線板の製造方法 |
KR960002763B1 (ko) * | 1992-12-24 | 1996-02-26 | 금성일렉트론주식회사 | 반도체 세정방법 및 세정용액 |
US5409567A (en) * | 1994-04-28 | 1995-04-25 | Motorola, Inc. | Method of etching copper layers |
US5789320A (en) * | 1996-04-23 | 1998-08-04 | International Business Machines Corporation | Plating of noble metal electrodes for DRAM and FRAM |
EP0859407A3 (en) | 1997-02-13 | 1998-10-07 | Texas Instruments Incorporated | Method of fabrication of a copper containing structure in a semiconductor device |
JP3724110B2 (ja) * | 1997-04-24 | 2005-12-07 | 三菱電機株式会社 | 半導体装置の製造方法 |
US6194032B1 (en) * | 1997-10-03 | 2001-02-27 | Massachusetts Institute Of Technology | Selective substrate metallization |
JPH11204523A (ja) | 1998-01-07 | 1999-07-30 | Toshiba Corp | 半導体装置の製造方法 |
WO1999054527A2 (en) * | 1998-04-21 | 1999-10-28 | Applied Materials, Inc. | Electro-chemical deposition system and method of electroplating on substrates |
US6124204A (en) * | 1998-05-21 | 2000-09-26 | United Silicon Incorporated | Method of removing copper oxide within via hole |
JP3629150B2 (ja) * | 1998-08-11 | 2005-03-16 | 株式会社東芝 | メッキ膜の形成方法及び形成装置 |
US6297154B1 (en) * | 1998-08-28 | 2001-10-02 | Agere System Guardian Corp. | Process for semiconductor device fabrication having copper interconnects |
US6132587A (en) * | 1998-10-19 | 2000-10-17 | Jorne; Jacob | Uniform electroplating of wafers |
JP3907151B2 (ja) * | 2000-01-25 | 2007-04-18 | 株式会社東芝 | 半導体装置の製造方法 |
-
2000
- 2000-01-25 JP JP2000015653A patent/JP3907151B2/ja not_active Expired - Fee Related
- 2000-01-31 US US09/494,025 patent/US6261953B1/en not_active Expired - Fee Related
- 2000-11-18 TW TW089124469A patent/TW543123B/zh not_active IP Right Cessation
-
2001
- 2001-01-26 KR KR10-2001-0003831A patent/KR100426554B1/ko not_active IP Right Cessation
- 2001-05-29 US US09/865,569 patent/US6475909B2/en not_active Expired - Fee Related
-
2002
- 2002-09-04 US US10/233,582 patent/US6818556B2/en not_active Expired - Fee Related
-
2003
- 2003-02-12 TW TW092102879A patent/TW589687B/zh not_active IP Right Cessation
- 2003-02-12 TW TW092102880A patent/TWI225277B/zh not_active IP Right Cessation
-
2004
- 2004-11-01 US US10/976,758 patent/US7183203B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0812327A (ja) * | 1994-07-04 | 1996-01-16 | Nippon Chem Ind Co Ltd | 酸化第二銅の製造法 |
JPH0870178A (ja) * | 1994-08-29 | 1996-03-12 | Matsushita Electric Works Ltd | 内層用配線板の銅回路の処理方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200300988A (en) | 2003-06-16 |
US6475909B2 (en) | 2002-11-05 |
TW543123B (en) | 2003-07-21 |
US20030001271A1 (en) | 2003-01-02 |
US20050064700A1 (en) | 2005-03-24 |
JP3907151B2 (ja) | 2007-04-18 |
TW200300989A (en) | 2003-06-16 |
US6818556B2 (en) | 2004-11-16 |
TW589687B (en) | 2004-06-01 |
TWI225277B (en) | 2004-12-11 |
US7183203B2 (en) | 2007-02-27 |
US6261953B1 (en) | 2001-07-17 |
JP2001210630A (ja) | 2001-08-03 |
KR20010074557A (ko) | 2001-08-04 |
US20010034125A1 (en) | 2001-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100426554B1 (ko) | 동산화막의 형성 방법, 반도체 장치의 제조 방법, 반도체 제조 장치 및 반도체 장치 | |
KR100746543B1 (ko) | 반도체 집적 회로 장치의 제조 방법 | |
TW531892B (en) | Semiconductor integrated circuit device and fabrication method for semiconductor integrated circuit device | |
US6664197B2 (en) | Process for etching thin-film layers of a workpiece used to form microelectronic circuits or components | |
US6436302B1 (en) | Post CU CMP polishing for reduced defects | |
US6350687B1 (en) | Method of fabricating improved copper metallization including forming and removing passivation layer before forming capping film | |
US7104267B2 (en) | Planarized copper cleaning for reduced defects | |
JP2002110679A (ja) | 半導体集積回路装置の製造方法 | |
KR20030014123A (ko) | 반도체 집적 회로 장치의 제조 방법 | |
JP2000315666A (ja) | 半導体集積回路装置の製造方法 | |
JP4864949B2 (ja) | 半導体装置の製造方法及び半導体製造装置 | |
JP2007258274A (ja) | 基板処理方法、及び基板処理装置 | |
KR20040008205A (ko) | 무전해 도금액 및 반도체 디바이스 | |
US6207569B1 (en) | Prevention of Cu dendrite formation and growth | |
JP2001181851A (ja) | めっき方法及びめっき構造 | |
JP2006080559A (ja) | 半導体装置の製造方法、半導体製造装置及び半導体装置 | |
KR100746895B1 (ko) | 반도체 집적 회로 장치의 제조 방법 | |
JP4963815B2 (ja) | 洗浄方法および半導体装置の製造方法 | |
US20060189131A1 (en) | Composition and process for element displacement metal passivation | |
US6162727A (en) | Chemical treatment for preventing copper dendrite formation and growth | |
US6319833B1 (en) | Chemically preventing copper dendrite formation and growth by spraying | |
JP5938920B2 (ja) | 半導体装置の製造方法 | |
US20030119331A1 (en) | Method for manufacturing semiconductor device | |
KR100600530B1 (ko) | 반도체 소자의 세정 방법 | |
US20060270234A1 (en) | Method and composition for preparing a semiconductor surface for deposition of a barrier material |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120302 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |