JP4963815B2 - 洗浄方法および半導体装置の製造方法 - Google Patents

洗浄方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP4963815B2
JP4963815B2 JP2005258738A JP2005258738A JP4963815B2 JP 4963815 B2 JP4963815 B2 JP 4963815B2 JP 2005258738 A JP2005258738 A JP 2005258738A JP 2005258738 A JP2005258738 A JP 2005258738A JP 4963815 B2 JP4963815 B2 JP 4963815B2
Authority
JP
Japan
Prior art keywords
insulating film
conductive layer
wiring
substrate
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005258738A
Other languages
English (en)
Other versions
JP2007073722A (ja
Inventor
幸一郎 嵯峨
健二 山田
友之 東
裕史 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Gas Chemical Co Inc
Sony Corp
Original Assignee
Mitsubishi Gas Chemical Co Inc
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chemical Co Inc, Sony Corp filed Critical Mitsubishi Gas Chemical Co Inc
Priority to JP2005258738A priority Critical patent/JP4963815B2/ja
Priority to CNA2006800314568A priority patent/CN101253605A/zh
Priority to PCT/JP2006/317557 priority patent/WO2007029703A1/ja
Priority to US12/066,103 priority patent/US7767585B2/en
Priority to TW095132855A priority patent/TWI416606B/zh
Publication of JP2007073722A publication Critical patent/JP2007073722A/ja
Priority to KR1020087004947A priority patent/KR101275373B1/ko
Application granted granted Critical
Publication of JP4963815B2 publication Critical patent/JP4963815B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、洗浄方法および半導体装置の製造方法に関し、特に、銅配線と低誘電率絶縁膜とで構成される配線構造の形成の際の洗浄方法、さらには、この洗浄方法を用いた半導体装置の製造方法に関する。
近年、半導体装置の高集積化に伴い、回路形成の際に要求される配線の加工寸法は、微細化の一途を辿っており、かつ配線の多層化も進んでいる。また、高集積化と同時に低消費電力化、および動作の高速化なども要求されている。配線の微細化及び配線ピッチの縮小化によって起こる配線抵抗及び配線容量の増大は、半導体装置の動作速度の劣化及び消費電力の増大を招く。従って、高集積化、低消費電力化、及び動作高速化の要求を満たすためには、電気抵抗の低い銅（Ｃｕ）を配線材料とし、低誘電率膜を層間絶縁膜とした多層配線が、必要不可欠になる。
そこで、配線間絶縁膜や配線層間絶縁膜の絶縁材料として、現在広く用いられている化学気相成長（Chemical Vapor Deposition（ＣＶＤ））法やスピンオン塗布法で成膜した酸化シリコン膜に代えて、フッ素を含有する酸化シリコン膜や、炭素を含有した酸化シリコン膜、水素シルセスキオキサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）、ポリアリルエーテル（ＰＡＥ）、ナノクラスタリングシリカなどの上記酸化シリコン膜よりも誘電率の低い低誘電率材料を用いることが検討されている。以下、これらの低誘電率材料で形成される絶縁膜を低誘電率絶縁膜（Ｌｏｗ−ｋ膜）と言う。
また、配線材料には、現在広く用いられているアルミニウムを主成分とするＡｌ配線から、電気抵抗の低いＣｕを主成分とするＣｕ配線を用いることが検討されている。Ｃｕ配線は、エッチング加工がＡｌ配線に比べて難しいので、ダマシン法と言われる技術によって加工されている。ダマシン法は、シングルダマシン・プロセスと、デュアルダマシン・プロセスとに大別される。
シングルダマシン・プロセスとは、単層の配線を形成する際に主として適用されるプロセスであって、予め、所定の配線パターンの配線溝を絶縁膜に形成し、次いで、配線溝を埋め込む状態で、絶縁膜上に導電層を形成する。次いで、化学的機械研磨（Chemical Mechanical Polishing（ＣＭＰ））法などの既知の研磨方法によって導電層を研磨して絶縁膜を露出させ、かつ絶縁膜面を平坦化することによって埋め込み配線を形成する技術である。
例えば、図６（ａ）に示すように、トランジスタなどの素子が形成された半導体基板１１上に下地絶縁膜１２を成膜し、続いてエッチング・ストッパー層１３、低誘電率絶縁膜１４、及びキャップ絶縁膜１５を順次成膜する。なお、ここでの図示は省略したが、エッチング・ストッパー層１３を形成する前に、下地絶縁膜１２には基板１１に達する状態のコンタクトプラグ（図示省略）が形成される。
次いで、フォトリソグラフィ処理およびエッチング加工によってキャップ絶縁膜１５、及び低誘電率絶縁膜１４をエッチングして配線溝１６を形成する。続いて、配線溝１６の内壁を覆う状態で、キャップ絶縁膜１５上にバリア膜１７とＣｕからなるメッキ用のシード層（図示省略）を順次堆積する。次いで、メッキ法により、配線溝１６を埋め込む状態で、Ｃｕシード層上にＣｕからなる導電層（図示省略）を堆積する。次いで、導電層（シード層を含む）及びバリア膜１７をＣＭＰ法などによって研磨し、配線溝１６内にＣｕ埋め込み配線（下層配線）１８を形成する。
また、デュアルダマシン・プロセスは、下層配線と上層配線とからなる多層配線構造を形成する際に適用される。下層配線に接続するコンタクトホールと、これに連通する配線溝とをドライエッチングによって絶縁膜に形成し、次いでコンタクトホールと配線溝とを導電層で埋め込む。導電層を研磨して、コンタクトホールを埋め込んだ下層配線に接続するコンタクトプラグと、配線溝を埋め込んだ上層配線とを同時に形成する。
例えば、図６（ｂ）に示すように、シングルダマシン法により形成した下層配線１８上に、順次、エッチング・ストッパー層１９、低誘電率絶縁膜２０、エッチング・ストッパー層２１、低誘電率絶縁膜２２およびキャップ絶縁膜２３を形成する。次いで、キャップ絶縁膜２３、低誘電率絶縁膜２２、エッチング・ストッパー層２１、低誘電率絶縁膜２０をエッチングして、コンタクトホール２４を開口し、更にキャップ絶縁膜２３及び低誘電率絶縁膜２２をエッチングして配線溝２５を開口する。その後、エッチング・ストッパー層１９をエッチング除去して下層配線１８を露出させる。
続いて、図６（ｃ）に示すように、配線溝２５およびコンタクトホール２４の内壁を覆う状態で、バリア膜２６とＣｕからなるメッキ用のシード層（図示省略）をキャップ絶縁膜２３上に順次堆積させる。更に、配線溝２５とコンタクトホール２４を埋め込む状態で、シード層上にＣｕからなる導電層（図示省略）を堆積させる。続いて、ＣＭＰ法などにより、キャップ絶縁膜２３の表面が露出するまで、導電層（シード層を含む）、バリア膜２６を除去し、コンタクトホール２４にＣｕからなるコンタクトプラグ２８を形成するとともに、配線溝２５にＣｕ埋め込み配線（上層配線）２９を形成する。
ところで、上述したようなダマシン・プロセスでは、図６（ｂ）を用いて説明したエッチング・ストッパー層１９をエッチングした後に露出された下層配線１８を構成するＣｕが酸化され、スパッタリングされて飛散する。そして、このＣｕ酸化物（Ｃｕ化合物）からなる飛散物は、コンタクトホール２４または配線溝２５の側壁を構成する（低誘電率）絶縁膜や下層配線１８の表面にエッチング残渣として残存する。このＣｕ化合物からなる残渣を除去せずに、図６（ｃ）を用いて説明したように、上層配線２９およびコンタクトプラグ２８を形成すると、上層配線２９および下層配線１８の抵抗値が高くなったり、Ｃｕ化合物から低誘電率絶縁膜２０、２２にＣｕが拡散して同一配線層の配線間におけるリーク電流が増加する。
また、配線溝２５およびコンタクトホール２４の内壁にバリア膜２６を形成し、Ｃｕからなる導電層を埋め込んだ後、余剰な導電層を除去するため、ＣＭＰ法により研磨するが、キャップ絶縁膜２３および上層配線２９の表面に、研磨残渣及び研磨粉（スラリー）が残留する。微粒子状の研磨粉は、純水ジェットまたはブラシ洗浄により除去できるが、酸化銅（ＣｕＯ）または水酸化銅（ＣｕＯＨ）等のＣｕ化合物からなる研磨残渣は、容易に除去できない。これらの研磨残渣が残存すると、上記エッチング残渣が残存した場合と同様に、上層配線２９の抵抗値の上昇や、同一配線層の配線間におけるリーク電流の増加原因となる。特に、キャップ絶縁膜２３が低誘電率絶縁膜からなる場合に、Ｃｕ化合物からＣｕが拡散されやすいため、リーク電流の増加が顕著に認められる。
そこで、これらのエッチング残渣や研磨残渣を除去する為に、アルカリ性または酸性の水溶液からなる洗浄液（以下、水溶液系洗浄剤という）を使って、上記エッチング残渣や上記研磨残渣を除去するための洗浄処理が施されている。
しかし、図７（ａ）に示すように、水溶液系洗浄剤を用いて下層配線１８が露出された状態の配線溝２５およびコンタクトホール２４を洗浄する場合には、配線溝２５またはコンタクトホール２４の側壁に露出された低誘電率絶縁膜２０、２２が水溶液系洗浄剤によって容易に浸食、エッチングされてしまう。これにより、配線溝２５およびコンタクトホール２４の側壁に露出される低誘電率絶縁膜２０、２２は矢印Ａに示すように後退し、配線溝２５およびコンタクトホール２４が庇形状の側壁を有した状態となる。
そして、図７（ｂ）に示すように、この状態の配線溝２５およびコンタクトホール２４の内壁を覆う状態でバリア膜２６を形成すると、Ｃｕの拡散防止を目的としたバリア膜２６のカバレッジが不十分となる。また、このバリア膜２６上に形成されるシード層のカバレッジも不十分となる。これにより、メッキ法により、配線溝２５とコンタクトホール２４にＣｕからなる導電層を埋め込む際に、埋め込み不良が発生し、ボイドＶが生じる。また、バリア膜２６のカバレッジが不十分であることから、Ｃｕが低誘電率絶縁膜２０、２２に拡散する。さらに、配線パターンの加工寸法が変化して、上下左右の隣接する配線間で短絡が生じるなどの不具合がある。また、低誘電率絶縁膜の吸湿性が高まって誘電率が上昇してしまう。以上のことから、水溶液系洗浄剤の選定、使用条件には詳細な検討が必要とされる。
また、更なる低誘電率化の要求から、近年、低誘電率絶縁膜は多孔質化されてきおり、これらの多孔質低誘電率絶縁膜を水溶液系洗浄剤にて処理した場合、水溶液系洗浄剤の水分が膜に吸収されてしまうために、膜の誘電率が上昇する、表面張力により水溶液系洗浄剤が微細孔に入らず、微細孔中の汚染が除去できないなどの問題が発生し始めている。
そこで、表面張力が低く、常温、常圧にて気体となる超臨界二酸化炭素流体を用いた洗浄に関する研究が盛んに行われている。例えば、無機汚染物を予め、酸、塩基、キレート剤、リガンド剤、ハロゲン含有剤により、汚染物質を超臨界二酸化炭素に溶解できる物質に転換させておき、超臨界二酸化炭素に溶解させて除去するという報告がなされている（例えば、特許文献１、２参照）。また、有機アミン化合物と超臨界二酸化炭素との反応性より、超臨界二酸化炭素に溶解助剤として添加する有機アミン化合物の中で、第三級アミンが最適であることが報告されている（例えば、特許文献３参照）。
特開平１０−９９８０６号公報 特開平１０−１３５１７０号公報 特開２００４−２４９１８９号公報
しかし、特許文献１、２に記載された洗浄方法では、超臨界二酸化炭素流体は非極性（疎水性）である為、水溶液中で使用されている一般的な酸、塩基、キレート剤は、超臨界二酸化炭素流体に溶解し難い。また、一般的な酸、塩基、キレート剤の多くは、水溶液中でその働きを担うのであって、超臨界二酸化炭素流体中では、機能しない、という問題がある。
特に、特許文献１、２に記載された洗浄方法をＣｕ配線と低誘電率絶縁膜とを有する配線構造の洗浄に適用する場合には、酸、塩基、キレート剤などの添加剤と超臨界二酸化炭素が分離して、添加剤のみがＣｕ配線と低誘電率絶縁膜の表面に析出し、添加剤が高濃度の状態でＣｕ配線と低誘電率絶縁膜と接触することで、Ｃｕ配線と低誘電率絶縁膜が浸食されてしまう、という問題がある。また、分離した添加剤がＣｕ配線と低誘電率絶縁膜の表面から除去（リンス）しきれず、汚染が生じる、という問題もある。さらに、特許文献１、２にて例として挙げられているβジケトンでは、Ｃｕ酸化物（ＣｕＯ）を除去することはできるものの、酸化していない金属Ｃｕもエッチングしてしまうため、洗浄中に下層配線のＣｕまでもが浸食されて、ボイドの原因となってしまう問題がある。
さらに、特許文献３に第三級アミンの例として記載されている２−ジエチルエタノールアミン、1−ジメチルアミノ−２−プロパノール、トリエチルアミンなどは、水溶液中ではＣｕ化合物を溶解するが、超臨界二酸化炭素流体中では、Ｃｕ化合物を溶解しないことが確認されている。
そこで、本発明は、金属化合物からなるエッチング残渣または研磨残渣を、配線材料に対して選択的に除去することができる洗浄方法および半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明の洗浄方法は、基体の表面に付着した金属化合物を除去する洗浄方法であって、トリアリルアミンおよびトリス（３−アミノプロピル）アミンの少なくとも１種を含有する超臨界二酸化炭素流体を、基体の表面に供給して洗浄することを特徴としている。
このような洗浄方法によれば、例示した有機アミン化合物のうち少なくとも１種を超臨界二酸化炭素流体に含有させることで、上記有機アミン化合物による金属化合物中の金属へのキレート作用が高くなる。これにより、上記有機アミン化合物と金属との金属錯体が形成され、金属化合物が効率よく除去される。
また、本発明の半導体装置の第１の製造方法は、次のような工程を順次行うことを特徴としている。まず、表面側に導電層が設けられた基板上に、絶縁膜を形成する工程を行う。次に、エッチングにより、絶縁膜に導電層に達する凹部を形成する工程を行う。次いで、トリアリルアミンおよびトリス（３−アミノプロピル）アミンの少なくとも１種を含有する超臨界二酸化炭素流体を、絶縁膜に凹部が設けられた状態の基板の表面に供給して洗浄することで、導電層からの金属化合物を含むエッチング残渣を除去する工程を行う。
さらに、本発明の半導体装置の第２の製造方法は、次のような工程を順次行うことを特徴としている。まず、基板上に設けられた絶縁膜に凹部を形成する工程と、凹部を埋め込む状態で、絶縁膜上に導電層を形成する工程を行う。次に、研磨により絶縁膜の表面と略同一面になるまで導電層を除去する工程を行う。その後、トリアリルアミンおよびトリス（３−アミノプロピル）アミンの少なくとも１種を含有する超臨界二酸化炭素流体を、絶縁膜の表面と略同一面に前記導電層が露出された状態の基板の表面に供給して洗浄することで、導電層からの金属化合物からなる研磨残渣を除去する工程を行う。
このような半導体装置の第１および第２の製造方法によれば、例示した有機アミン化合物のうち少なくとも１種を超臨界二酸化炭素流体に含有させることで、導電層を構成する導電材料とは反応せずに、金属化合物中の金属へのキレート作用により、有機アミン化合物と金属との金属錯体が形成される。これにより、導電層を構成する導電材料に対して、金属化合物が選択的に効率よく除去される。
以上、説明したように、本発明の洗浄方法およびこれを用いた半導体装置の製造方法によれば、金属化合物を含むエッチング残渣または研磨残渣が、導電層を構成する導電材料に対して選択的に効率よく除去される。これにより、導電層が配線である場合には、金属化合物の残留による配線の高抵抗化を防止することができるとともに、金属化合物から絶縁膜に金属が拡散することによるリーク電流の増加を防止することができる。したがって、配線信頼性を向上させることができ、半導体装置の歩留まりを向上させることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（第１実施形態）
本実施形態例は、本発明にかかる洗浄方法を用いた半導体装置の製造方法の実施形態の一例であり、デュアルダマシン構造の形成に係わる。以下、図１〜図３の製造工程断面図を用いて本発明の第１実施形態を説明する。
まず、図１（ａ）に示すように、トランジスタなどの素子が形成された半導体基板（基板）１１上に、例えばＳｉＯ2からなる下地絶縁膜１２を介して、例えばＳｉＣまたはＳｉＣＮからなるエッチング・ストッパー層１３を形成する。次に、例えば無機系の低誘電材料であるＭＳＱ、すなわち炭素含有酸化シリコン（ＳｉＯＣ）からなる低誘電率絶縁膜１４とＳｉＯ2からなるキャップ絶縁膜１５とからなる積層膜を配線間絶縁膜として成膜する。なお、ここでの図示は省略したが、エッチング・ストッパー層１３を形成する前に、下地絶縁膜１２には基板１１に達する状態のコンタクトプラグ（図示省略）が形成される。
次いで、フォトリソグラフィ処理およびエッチング加工によってキャップ絶縁膜１５、及び低誘電率絶縁膜１４をエッチングして配線溝１６を形成する。続いて、配線溝１６の内壁を覆う状態で、キャップ絶縁膜１５上に、例えばＴａＮからなるバリア膜１７とＣｕからなるメッキ用のシード層（図示省略）を順次堆積する。次いで、メッキ法により、配線溝１６を埋め込む状態で、シード層上にＣｕからなる導電層（図示省略）を堆積する。次いで、例えばＣＭＰ法により、キャップ絶縁膜１５の表面が露出するまで、導電層（シード層を含む）及びバリア膜１７を除去し、配線溝１６内にＣｕ埋め込み配線（下層配線）１８を形成する。
次に、下層配線１８上およびキャップ絶縁膜１５上に、例えばＳｉＣまたはＳｉＣＮからなるエッチング・ストッパー層１９を形成する。続いて、エッチング・ストッパー層１９上に、配線層間絶縁膜として、ＳｉＯＣからなる低誘電率絶縁膜２０を形成する。次いで、低誘電率絶縁膜２０上に、再び例えばＳｉＣまたはＳｉＣＮからなるエッチング・ストッパー層２１を形成した後、例えば有機系の低誘電材料であるＰＡＥからなる低誘電率絶縁膜２２とＳｉＯ2からなるキャップ絶縁膜２３とからなる積層膜を配線間絶縁膜として成膜する。なお、ここでは、キャップ絶縁膜２３がＳｉＯ2で形成される例について説明するが、キャップ絶縁膜２３は、ＳｉＯＣであってもよい。
続いて、キャップ絶縁膜２３上に、例えばアクリルポリマーからなる反射防止膜３１を成膜した後、反射防止膜３１上に所定のコンタクトホール・パターンを有するレジストマスク３２を形成する。
次に、図１（ｂ）に示すように、レジストマスク３２上から反射防止膜３１、キャップ絶縁膜２３、低誘電率絶縁膜２２、エッチング・ストッパー層２１および低誘電率絶縁膜２０をエッチングしてコンタクトホール２４を開口し、エッチング・ストッパー層１９の表面でエッチングを停止させる。その後、アッシング処理によりレジストマスク３２を剥離すると、キャップ絶縁膜３２上にレジスト残渣Ｐが残留するとともに、コンタクトホール２４の内壁にエッチングガスとレジストマスク３２との反応生成物であるポリマー残渣Ｐ’が付着した状態となる。
次いで、図１（ｃ）に示すように、キャップ絶縁膜２３上の上記レジスト残渣Ｐ（前記図１（ｂ）参照）や、コンタクトホール２４の内壁に付着したポリマー残渣Ｐ’（前記図１（ｂ）参照）を除去する。
次に、図２（ｄ）に示すように、配線溝加工時にエッチング・ストッパー層１９がエッチングされないように、コンタクトホール２４を埋め込む状態で、キャップ絶縁膜２３上にレジスト層３３を形成した後、配線溝を形成するために、配線溝パターンを有するレジストマスク３４をレジスト層３３上に形成する。
続いて、図２（ｅ）に示すように、レジストマスク３４上からレジスト層３３をエッチングすることで、配線溝パターンを有するレジストマスク３３’をキャップ絶縁膜２３上に形成する。
次いで、図２（ｆ）に示すように、レジストマスク３４上からキャップ絶縁膜２３および低誘電率絶縁膜２２をエッチングしてエッチング・ストッパー層２１で停止させて接続孔２４の上部で連通する配線溝２５を開口する。その後、コンタクトホール２４に埋め込まれたレジスト層３３（前記図２（ｅ）参照）をエッチング除去し、エッチング・ストッパー層１９の表面でエッチングを停止させる。続いて、アッシング処理によりレジストマスク３４、３３’ （前記図２（ｅ）参照）を剥離すると、キャップ絶縁膜２３上にレジスト残渣Ｐが残留するとともに、配線溝２５の側壁およびコンタクトホール２４の内壁にエッチングガスとレジストマスク３２との反応生成物であるポリマー残渣Ｐ’が付着した状態となる。
その後、図３（ｇ）に示すように、キャップ絶縁膜２３上の上記レジスト残渣Ｐ（前記図２（ｆ）参照）や、配線溝２５の側壁およびコンタクトホール２４の内壁に付着したポリマー残渣Ｐ’（前記図２（ｆ）参照）を除去する。
次いで、図３（ｈ）に示すように、エッチング・ストッパー層２１をマスクにして、エッチング・ストッパー層１９をエッチングして、コンタクトホール２４を下層配線１８に連通させる。この際、露出された下層配線１８を構成するＣｕが酸化され、Ｃｕ酸化物（金属化合物）１８’が飛散してコンタクトホール２４の側壁に露出された低誘電率絶縁膜２０や下層配線１８の表面に付着したエッチング残渣が発生する。
次に、コンタクトホール２４の底部に下層配線１８が露出された状態の基板１１に、本発明に特徴的な洗浄処理を行う。ここで、この状態の基板１１を基体Ｓとする。具体的には、トリアリルアミンおよびトリス（３−アミノプロピル）アミンの少なくとも１種を含有する超臨界二酸化炭素流体を、基体Ｓの表面に供給して洗浄する。
この場合には、まず、洗浄処理を行うための処理室内に基体Ｓを収納し、処理室内を密閉状態とした後、超臨界二酸化炭素流体を処理室内に導入する。この超臨界二酸化炭素流体は気体状態で供給され、処理室内において超臨界二酸化炭素流体が液体となることのないように、処理室内の温度および圧力を調整する。この際、処理室内の圧力は、３５℃〜８０℃、圧力は１０ＭＰａ〜３０ＭＰａの範囲に調整する。
また、このようにして処理室内に供給される超臨界二酸化炭素流体に対して、上記に挙げたトリアリルアミンおよびトリス（３−アミノプロピル）アミンの少なくとも１種を添加し、超臨界二酸化炭素流体中に溶解させる。これらの有機アミン化合物（第三級アミン）は、超臨界二酸化炭素流体中に単独で添加してもよく、また複数を組み合わせて添加してもよい。
上記有機アミン化合物の添加濃度としては、３５℃、１０ＭＰａの超臨界二酸化炭素流体中に０．５ｖｏｌ％以上５ｖｏｌ％以下の範囲であることとする。有機アミン化合物の濃度が、上記濃度範囲よりも低い場合には、上記金属化合物からなるエッチング残渣を除去しきれず、また、この濃度よりも高い場合には、超臨界二酸化炭素流体中に溶解しきれずに、有機アミン化合物が相分離する。
以上のようにして、上記有機アミン化合物が添加された超臨界二酸化炭素流体を、基体Ｓの表面に供給して、洗浄する。これにより、図３（ｉ）に示すように、上記有機アミン化合物のキレート作用により金属化合物１８’（図３（ｈ）参照）中の金属と上記有機アミン化合物との錯体が形成されて、金属化合物１８’が除去される。この際、下層配線１８は侵食されずに、選択的に金属化合物１８’が除去される。その後、処理室内の有機アミン化合物が添加された超臨界二酸化炭素流体を、有機アミン化合物が添加されていない超臨界二酸化炭素流体で置換する。これにより、上記基体Ｓの表面のリンス処理が行われる。
このような洗浄方法および半導体装置の製造方法によれば、例示した有機アミン化合物のうち少なくとも１種を超臨界二酸化炭素流体に含有させることで、下層配線１８を構成するＣｕに対して、金属化合物１８’が選択的に効率よく除去される。これにより、金属化合物１８’の残留による下層配線１８および上層配線２９の高抵抗化を防止することができるとともに、金属化合物１８’から特に低誘電率絶縁膜２０、２２に金属が拡散することによるリーク電流の増加を防止することができる。したがって、配線信頼性を向上させることができ、半導体装置の歩留まりを向上させることができる。
また、液体ではなく、超臨界二酸化炭素流体を用いて洗浄することで、配線溝２５およびコンタクトホール２４の側壁に露出される低誘電率絶縁膜２０、２２の吸湿が防止されるため、低誘電率絶縁膜２０、２２が、誘電率の低い状態で維持される。これにより、配線間容量の増大を防止することができる。さらに、低誘電率絶縁膜２０、２２が侵食、エッチングされることが防止されるため、配線パターンを加工制御性よく形成することができる。
（第２実施形態）
本実施形態では、図１〜図３を用いて説明した製造工程の後に、下層配線１８に連通するコンタクトプラグと上層配線を形成する際に、本発明の洗浄方法を適用した例について、説明する。
まず、図４（ｊ）に示すように、例えばスパッタリング法により、配線溝２５およびコンタクトホール２４の内壁を覆う状態で、キャップ絶縁膜２３上に、例えばＴａＮからなるバリア膜２６と、例えばＣｕからなるメッキ用のシード層（図示省略）とを順次成膜する。続いて、例えばメッキ法により、配線溝２５およびコンタクトホール２４を埋め込む状態で、例えばＣｕからなる導電層２７をシード層上に堆積する。
次いで、図４（ｋ）に示すように、例えばＣＭＰ法により、キャップ絶縁膜２３の表面が露出し、上記導電層２７（前記図４（ｊ）参照）がキャップ絶縁膜２３の表面と略同一面になるまで、導電層２７（シード層を含む）とバリア膜２６とを除去する。これにより、コンタクトホール２４にＣｕからなるコンタクトプラグ２８が形成されるとともに、配線溝２５にＣｕ埋め込み配線（上層配線）２９が形成される。また、この際、Ｃｕ酸化物またはＣｕ水酸化物からなる金属化合物２７’が研磨残渣としてキャップ絶縁膜２３の表面および上層配線２９の表面に発生する。
その後、キャップ絶縁膜２３の表面と略同一面に上層配線２９が露出された状態の基板１１の表面に、第１実施形態で説明した洗浄処理と同様の方法で洗浄処理を行う。すなわち、この状態の基板１１を基体Ｓ’とすると、トリアリルアミンおよびトリス（３−アミノプロピル）アミンの少なくとも１種を含有する超臨界二酸化炭素流体を、基体Ｓ’の表面に供給して洗浄する。これにより、図４（ｌ）に示すように、上層配線２９が侵食されることなく、金属化合物２７’（図４（ｋ）参照）からなる研磨残渣が確実に除去される。この後は、図１（ａ）のエッチング・ストッパー層１９の形成から図４（ｌ）を用いて説明した工程までを繰り返して行うことで、多層配線構造が完成される。
このような洗浄方法および半導体装置の製造方法によれば、例示した有機アミン化合物のうち少なくとも１種を超臨界二酸化炭素流体に含有させることで、上層配線２９を構成するＣｕに対して、金属化合物２７’が選択的に効率よく除去される。これにより、金属化合物２７’の残留による上層配線２９の高抵抗化を防止することができる。また、金属化合物２７’からキャップ絶縁膜２３に金属が拡散することによるリーク電流の増加を防止することができる。したがって、配線信頼性を向上させることができ、半導体装置の歩留まりを向上させることができる。
なお、ここでは、キャップ絶縁膜２３がＳｉＯ2で形成される例について説明したが、キャップ絶縁膜２３が例えばＳｉＯＣ等の低誘電材料からなる場合には、金属化合物２７’が残留すると金属化合物２７’中の金属が拡散され易い。しかし、上記洗浄工程を行うことで、金属化合物２７’が確実に除去されるため、リーク電流の増加の防止効果を顕著に奏することができる。さらに、キャップ絶縁膜２３が低誘電材料からなる場合には、液体ではなく、超臨界二酸化炭素流体を用いて洗浄することで、キャップ絶縁膜２３の吸湿が防止されるため、誘電率の低い状態で維持される。これにより、配線間容量の増大を防止することができる。
また、第２実施形態の変形例１として、図４（ｋ）を用いて説明したＣＭＰ工程において、図５に示すように、キャップ絶縁膜２３が局所的に削り込まれ、低誘電率絶縁膜２２が部分的に露出される場合であっても、キャップ絶縁膜２３が例えばＳｉＯＣ等の低誘電材料からなる場合と同様に、金属化合物２７’が残留すると金属化合物２７’中の金属が拡散され易いが、上記洗浄工程を行うことで、金属化合物２７’が確実に除去されるため、リーク電流の増加の防止効果を顕著に奏することができる。また、低誘電率絶縁膜２２が誘電率の低い状態で維持されるため、配線間容量の増大を防止することができる。
なお、本実施形態では、下層配線１８、コンタクトプラグ２８および上層配線２９の材料として、Ｃｕを用いた例について説明したが、配線およびコンタクトプラグの構成材料については特に限定されるものではない。ただし、上記構成材料として、Ｃｕ、またはＣｕ合金等、Ｃｕを含む導電材料を用いた場合には、上述した有機アミン化合物によるキレート効果が高く、より効率よく確実にＣｕ化合物からなるエッチング残渣または研磨残渣を除去することができるため、好ましい。
また、上記実施形態では、配線間絶縁膜および配線層間絶縁膜に低誘電率絶縁膜が含まれる例について説明したが、低誘電率絶縁膜が含まれない場合であっても、本発明は適用可能である。ただし、配線間絶縁膜および配線層間絶縁膜に低誘電率絶縁膜が含まれている方が、本発明の効果を顕著に奏することができるため、好ましい。本発明に適用される低誘電率絶縁膜としては、本実施形態で用いたＳｉＯＣ（ＭＳＱ）、ＰＡＥの他に、ＳｉＯＦや、ＨＳＱ、ナノクラスタリングシリカ、またはこれらの低誘電率膜およびＳｉＯ2膜を多孔質化したポーラス膜を適宜用いることができる。
また、上記実施形態では、デュアルダマシン配線構造の製造方法を例にとり説明したが、シングルダマシン配線構造であっても適用可能である。
本発明の洗浄方法およびこの洗浄方法を用いた半導体装置の製造方法の実施例について具体的に説明する。
［第１実施形態の実施例］
＜実施例１＞
まず、図３（ｈ）を用いて説明した、エッチング・ストッパー層１９をエッチング除去した後の基体Ｓの表面に、３５℃、１０ＭＰａにて、２ｖｏｌ％のトリアリルアミンを添加した超臨界二酸化炭素流体を供給し、１０分間の洗浄処理を行った。次いで、超臨界二酸化炭素流体のみで１０分間リンスした。
＜実施例２＞
実施例１の洗浄方法において、２ｖｏｌ％のトリス（３−アミノプロピル）アミンを添加した超臨界二酸化炭素流体を供給した以外は、実施例１と同様の条件で洗浄処理とリンスを行った。
＜実施例３＞
実施例１の洗浄方法において、１ｖｏｌ％のトリアリルアミンと１ｖｏｌ％のトリス（３−アミノプロピル）アミンを添加した超臨界二酸化炭素流体を供給した以外は、実施例１と同様の条件で洗浄処理とリンスを行った。
＜比較例１＞
上記実施例１〜３の洗浄方法に対する比較例１として、実施例１の洗浄方法において、２ｖｏｌ％のβジケトンを添加した超臨界二酸化炭素流体を供給した以外は、実施例１と同様の条件で洗浄処理とリンスを行った。
＜比較例２＞
上記実施例１〜３の洗浄方法に対する比較例２として、実施例１の洗浄方法において、２ｖｏｌ％のジエチルアミノエタノールを添加した超臨界二酸化炭素流体を供給した以外は、実施例１と同様の条件で洗浄処理とリンスを行った。
＜比較例３＞
上記実施例１〜３の洗浄方法に対する比較例３として、実施例１の洗浄方法において、２ｖｏｌ％の１−ジメチルアミノ−２−プロパノールを添加した超臨界二酸化炭素流体を供給した以外は、実施例１と同様の条件で洗浄処理とリンスを行った。
＜比較例４＞
上記実施例１〜３の洗浄方法に対する比較例４として、実施例１の洗浄方法において、２ｖｏｌ％のトリエチルアミンを添加した超臨界二酸化炭素流体を供給した以外は、実施例１と同様の条件で洗浄処理とリンスを行った。
上述した実施例１〜３の洗浄処理後の基体Ｓおよび比較例１〜４の洗浄処理後の基体Ｓについて比較したところ、実施例１〜３の洗浄処理後の基体Ｓでは、低誘電率絶縁膜の誘電率が上昇することなく、また、配線溝２５およびコンタクトホール２４の開口幅が拡大することなく、コンタクトホール２４の側壁に露出された低誘電率絶縁膜２０の表面および下層配線１８の表面から金属化合物１８’からなるエッチング残渣が確実に除去されることが確認された。
一方、比較例１の基体Ｓでは、洗浄処理後、金属化合物１８’からなるエッチング残渣はほぼ完全に除去されていたが、下層配線１８の表面が侵食されていることが確認された。また、比較例２〜４の基体Ｓでは、金属化合物１８’からなるエッチング残渣はほとんど除去されていないことが確認された。
［第２実施形態の実施例］
＜実施例４＞
まず、図４（ｋ）を用いて説明した、ＣＭＰ後の基体Ｓ’の表面に、３５℃、１０ＭＰａにて、２ｖｏｌ％のトリアリルアミンを添加した超臨界二酸化炭素流体を供給し、１０分間の洗浄処理を行った。次いで、超臨界二酸化炭素流体のみで１０分間リンスした。なお、本実施例ではキャップ絶縁膜２３を、ＳｉＯＣからなる低誘電率絶縁膜で構成した。
＜実施例５＞
実施例４の洗浄方法において、２ｖｏｌ％のトリス（３−アミノプロピル）アミンを添加した超臨界二酸化炭素流体を供給した以外は、実施例４と同様の条件で洗浄処理とリンスを行った。
＜実施例６＞
実施例４の洗浄方法において、１ｖｏｌ％のトリアリルアミンと１ｖｏｌ％のトリス（３−アミノプロピル）アミンを添加した超臨界二酸化炭素流体を供給した以外は、実施例４と同様の条件で洗浄処理とリンスを行った。
＜比較例５＞
上記実施例４〜６の洗浄方法に対する比較例５として、実施例４の洗浄方法において、２ｖｏｌ％のβジケトンを添加した超臨界二酸化炭素流体を供給した以外は、実施例４と同様の条件で洗浄処理とリンスを行った。
＜比較例６＞
上記実施例４〜６の洗浄方法に対する比較例６として、実施例４の洗浄方法において、２ｖｏｌ％のジエチルアミノエタノールを添加した超臨界二酸化炭素流体を供給した以外は、実施例４と同様の条件で洗浄処理とリンスを行った。
＜比較例７＞
上記実施例４〜６の洗浄方法に対する比較例７として、実施例４の洗浄方法において、２ｖｏｌ％の１−ジメチルアミノ−２−プロパノールを添加した超臨界二酸化炭素流体を供給した以外は、実施例４と同様の条件で洗浄処理とリンスを行った。
＜比較例８＞
上記実施例４〜６の洗浄方法に対する比較例８として、実施例４の洗浄方法において、２ｖｏｌ％のトリエチルアミンを添加した超臨界二酸化炭素流体を供給した以外は、実施例４と同様の条件で洗浄処理とリンスを行った。
上述した実施例４〜６の洗浄処理後の基体Ｓ’および比較例５〜８の洗浄処理後の基体Ｓ’について比較したところ、実施例４〜６の洗浄処理後の基体Ｓ’では、ＳｉＯＣからなるキャップ絶縁膜２３の誘電率が上昇することなく、また、上層配線２９が侵食されることなく、金属化合物２７’からなる研磨残渣が確実に除去されることが確認された。
一方、比較例５の基体Ｓ’では、洗浄処理後、金属化合物２７’からなるエッチング残渣はほぼ完全に除去されていたが、上層配線２９の表面が侵食されていることが確認された。また、比較例６〜８の基体Ｓ’では、金属化合物２７’からなる研磨残渣はほとんど除去されていないことが確認された。
本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その１）である。 本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その２）である。 本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その３）である。 本発明の半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図である。 本発明の半導体装置の製造方法に係る第２実施形態の変形例１を説明するための製造工程断面図である。 従来の半導体装置の製造方法を示す製造工程断面図である。 従来の半導体装置の製造方法の課題を示す製造工程断面図である。
符号の説明
１１…基板、１８…下層配線（第１の導電層）、２０，２２…低誘電率絶縁膜、２３…キャップ絶縁膜、２４…コンタクトホール、２５…配線溝、２８…コンタクトプラグ、２９…上層配線、１８’，２７’…金属化合物、Ｓ，Ｓ’…基体

Claims (11)

  1. 基体の表面に付着した金属化合物を除去する洗浄方法であって、
    トリアリルアミンおよびトリス（３−アミノプロピル）アミンの少なくとも１種を含有する超臨界二酸化炭素流体を、前記基体の表面に供給して洗浄する
    洗浄方法。
  2. 基体の表面に付着した金属化合物を除去する洗浄方法であって、
    トリス（３−アミノプロピル）アミンを含有する超臨界二酸化炭素流体を、前記基体の表面に供給して洗浄する
    洗浄方法。
  3. 前記基体の表面側に銅を含む材料で形成された導電層が設けられており、前記金属化合物は銅化合物からなる
    請求項１又は２記載の半導体装置の製造方法。
  4. 表面側に導電層が設けられた基板上に、絶縁膜を形成する工程と、
    エッチングにより、前記絶縁膜に前記導電層に達する凹部を形成する工程と、
    トリアリルアミンおよびトリス（３−アミノプロピル）アミンの少なくとも１種を含有する超臨界二酸化炭素流体を、前記絶縁膜に前記凹部が設けられた状態の前記基板の表面に供給して洗浄することで、前記導電層からの金属化合物を含むエッチング残渣を除去する工程とを有する
    半導体装置の製造方法。
  5. 表面側に導電層が設けられた基板上に、絶縁膜を形成する工程と、
    エッチングにより、前記絶縁膜に前記導電層に達する凹部を形成する工程と、
    トリス（３−アミノプロピル）アミンを含有する超臨界二酸化炭素流体を、前記絶縁膜に前記凹部が設けられた状態の前記基板の表面に供給して洗浄することで、前記導電層からの金属化合物を含むエッチング残渣を除去する工程とを有する
    半導体装置の製造方法。
  6. 前記絶縁膜は、酸化シリコンよりも誘電率の低い材料からなる低誘電率絶縁膜を有しており、当該低誘電率絶縁膜が前記凹部の側壁に露出されている
    請求項４又は５記載の半導体装置の製造方法。
  7. 前記導電層は銅を含む材料で形成されており、前記金属化合物は銅化合物からなる
    請求項４又は５記載の半導体装置の製造方法。
  8. 基板上に設けられた絶縁膜に凹部を形成する工程と、
    前記凹部を埋め込む状態で、前記絶縁膜上に導電層を形成する工程と、
    研磨により前記絶縁膜の表面と略同一面になるまで前記導電層を除去する工程と、
    トリアリルアミンおよびトリス（３−アミノプロピル）アミンの少なくとも１種を含有する超臨界二酸化炭素流体を、前記絶縁膜の表面と略同一面に前記導電層が露出された状態の前記基板の表面に供給して洗浄することで、前記導電層からの金属化合物からなる研磨残渣を除去する工程とを有する
    半導体装置の製造方法。
  9. 基板上に設けられた絶縁膜に凹部を形成する工程と、
    前記凹部を埋め込む状態で、前記絶縁膜上に導電層を形成する工程と、
    研磨により前記絶縁膜の表面と略同一面になるまで前記導電層を除去する工程と、
    トリス（３−アミノプロピル）アミンを含有する超臨界二酸化炭素流体を、前記絶縁膜の表面と略同一面に前記導電層が露出された状態の前記基板の表面に供給して洗浄することで、前記導電層からの金属化合物からなる研磨残渣を除去する工程とを有する
    半導体装置の製造方法。
  10. 前記絶縁膜は、酸化シリコンよりも誘電率の低い材料からなる低誘電率絶縁膜を有しており、前記絶縁膜の表面側は、前記低誘電率絶縁膜で形成されている
    請求項８又は９記載の半導体装置の製造方法。
  11. 前記導電層は銅を含む材料で形成されており、前記金属化合物は銅化合物からなる
    請求項８又は９記載の半導体装置の製造方法。
JP2005258738A 2005-09-07 2005-09-07 洗浄方法および半導体装置の製造方法 Expired - Fee Related JP4963815B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005258738A JP4963815B2 (ja) 2005-09-07 2005-09-07 洗浄方法および半導体装置の製造方法
CNA2006800314568A CN101253605A (zh) 2005-09-07 2006-09-05 洗涤方法以及半导体装置的制备方法
PCT/JP2006/317557 WO2007029703A1 (ja) 2005-09-07 2006-09-05 洗浄方法および半導体装置の製造方法
US12/066,103 US7767585B2 (en) 2005-09-07 2006-09-05 Method of cleaning and process for producing semiconductor device
TW095132855A TWI416606B (zh) 2005-09-07 2006-09-06 洗淨方法及半導體裝置的製造方法
KR1020087004947A KR101275373B1 (ko) 2005-09-07 2008-02-28 세정 방법 및 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005258738A JP4963815B2 (ja) 2005-09-07 2005-09-07 洗浄方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007073722A JP2007073722A (ja) 2007-03-22
JP4963815B2 true JP4963815B2 (ja) 2012-06-27

Family

ID=37835822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005258738A Expired - Fee Related JP4963815B2 (ja) 2005-09-07 2005-09-07 洗浄方法および半導体装置の製造方法

Country Status (6)

Country Link
US (1) US7767585B2 (ja)
JP (1) JP4963815B2 (ja)
KR (1) KR101275373B1 (ja)
CN (1) CN101253605A (ja)
TW (1) TWI416606B (ja)
WO (1) WO2007029703A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8252679B2 (en) * 2010-02-10 2012-08-28 United Microelectronics Corp. Semiconductor process
JP2017085093A (ja) * 2015-10-29 2017-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9786489B1 (en) * 2017-03-17 2017-10-10 United Microelectronics Corp. Method of cleaning post-etch residues on a copper line
JP7394563B2 (ja) * 2019-09-12 2023-12-08 東京エレクトロン株式会社 基板処理装置の洗浄方法及び基板処理システム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5868856A (en) 1996-07-25 1999-02-09 Texas Instruments Incorporated Method for removing inorganic contamination by chemical derivitization and extraction
US5868862A (en) 1996-08-01 1999-02-09 Texas Instruments Incorporated Method of removing inorganic contamination by chemical alteration and extraction in a supercritical fluid media
US6500605B1 (en) * 1997-05-27 2002-12-31 Tokyo Electron Limited Removal of photoresist and residue from substrate using supercritical carbon dioxide process
JPH1180787A (ja) * 1997-09-10 1999-03-26 Hitachi Ltd 半導体基板の洗浄方法及びそれを用いた半導体装置の製造方法
RU2153203C2 (ru) * 1998-05-22 2000-07-20 Научно-производственное объединение "Радиевый институт им.В.Г.Хлопина" Способ удаления неорганических, в том числе радиоактивных, загрязнений с поверхностей твердых тел
JP3410403B2 (ja) * 1999-09-10 2003-05-26 東京応化工業株式会社 ホトレジスト用剥離液およびこれを用いたホトレジスト剥離方法
JP2001222118A (ja) * 1999-12-01 2001-08-17 Tokyo Ohka Kogyo Co Ltd ホトリソグラフィー用リンス液およびこれを用いた基板の処理方法
JP3976160B2 (ja) * 2000-02-29 2007-09-12 東京応化工業株式会社 アッシング後の処理液およびこれを用いた処理方法
US6890853B2 (en) * 2000-04-25 2005-05-10 Tokyo Electron Limited Method of depositing metal film and metal deposition cluster tool including supercritical drying/cleaning module
JP2003224099A (ja) 2002-01-30 2003-08-08 Sony Corp 表面処理方法
JP4026750B2 (ja) 2002-04-24 2007-12-26 東京エレクトロン株式会社 基板処理装置
JP2004152925A (ja) * 2002-10-30 2004-05-27 Sony Corp 洗浄方法
JP2004249189A (ja) 2003-02-19 2004-09-09 Sony Corp 洗浄方法
JP4498726B2 (ja) * 2003-11-25 2010-07-07 Ｋｉｓｃｏ株式会社 洗浄剤
KR100795364B1 (ko) * 2004-02-10 2008-01-17 삼성전자주식회사 반도체 기판용 세정액 조성물, 이를 이용한 세정 방법 및도전성 구조물의 제조 방법

Also Published As

Publication number Publication date
US20090221143A1 (en) 2009-09-03
KR20080045687A (ko) 2008-05-23
TW200721283A (en) 2007-06-01
WO2007029703A1 (ja) 2007-03-15
TWI416606B (zh) 2013-11-21
CN101253605A (zh) 2008-08-27
US7767585B2 (en) 2010-08-03
KR101275373B1 (ko) 2013-06-14
JP2007073722A (ja) 2007-03-22

Similar Documents

Publication Publication Date Title
US7871923B2 (en) Self-aligned air-gap in interconnect structures
US6383928B1 (en) Post copper CMP clean
JP5498808B2 (ja) 半導体装置の製造方法
KR20060065512A (ko) 반도체 장치의 제조 방법 및 반도체 장치
CN101924094A (zh) 半导体器件和制造半导体器件的方法
CN106409751B (zh) 半导体结构的形成方法
CN115116938A (zh) 半导体结构及其形成方法
JP4963815B2 (ja) 洗浄方法および半導体装置の製造方法
CN106206408B (zh) 半导体结构的形成方法
KR100698102B1 (ko) 반도체 소자의 금속배선 형성방법
KR100641506B1 (ko) 반도체 소자 세정 방법
US6881661B2 (en) Manufacturing method of semiconductor device
US7977228B2 (en) Methods for the formation of interconnects separated by air gaps
KR100651602B1 (ko) 반도체 장치의 금속 배선 형성 방법
TWI479549B (zh) 去除蝕刻殘留物之方法
CN111834197A (zh) 半导体结构及其制备方法
KR100707589B1 (ko) 구리 배선 형성 후의 세정방법
CN111081630B (zh) 半导体结构及其形成方法
KR100850076B1 (ko) 부식 방지를 위한 구리배선 구조
JP2007305677A (ja) 洗浄方法及び半導体装置の製造方法
US20070184666A1 (en) Method for removing residue containing an embedded metal
US20240209290A1 (en) Semiconductor Wafer Cleaning Solution and Cleaning Method Thereof
KR100640387B1 (ko) 구리 잔유물을 제거하기 위한 세정 방법
KR100639205B1 (ko) 반도체 소자의 제조방법
KR101138082B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080723

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091007

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120327

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees