KR100850076B1 - 부식 방지를 위한 구리배선 구조 - Google Patents

부식 방지를 위한 구리배선 구조 Download PDF

Info

Publication number
KR100850076B1
KR100850076B1 KR1020060131896A KR20060131896A KR100850076B1 KR 100850076 B1 KR100850076 B1 KR 100850076B1 KR 1020060131896 A KR1020060131896 A KR 1020060131896A KR 20060131896 A KR20060131896 A KR 20060131896A KR 100850076 B1 KR100850076 B1 KR 100850076B1
Authority
KR
South Korea
Prior art keywords
copper
metal
barrier layer
forming
present
Prior art date
Application number
KR1020060131896A
Other languages
English (en)
Other versions
KR20080057941A (ko
Inventor
이정호
이정훈
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060131896A priority Critical patent/KR100850076B1/ko
Publication of KR20080057941A publication Critical patent/KR20080057941A/ko
Application granted granted Critical
Publication of KR100850076B1 publication Critical patent/KR100850076B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 듀얼 다마신(dual damascene) 공정에 의한 구리배선 형성방법에 있어 습식세정(wet cleaning)에 의하여 유발되는 PACC(photo assisted copper corrosion)에 의해 구리 배선의 결함이 발생되는 것을 방지하기 위한 금속배선 구조 및 형성 방법에 관한 것이다. 본 발명은 본 구리로 금속선을 형성하고, 상기 금속선 및 상기 금속선 위에 형성되는 캡핑 질화막 사이에 부식방지를 위한 배리어층(barrier layer)이 형성되어 있는 것을 특징으로 한다. 본 발명에 의할 시, 비아 식각으로 인하여 구리 금속선이 드러나는 것이 방지할 수 있으며, 따라서 습식 세정과정에서 발생하는 PACC에 의한 구리선의 일부가 소실되는 현상을 방지할 수 있고, 이로 인한 스택 비아 및 체인 콘택 패턴에서의 단락을 방지하여 반도체 소자의 수율 향상에 기여할 수 있다.

Description

부식 방지를 위한 구리배선 구조{structure of Cu metallization for retading the Cu corrosion}
도 1a 내지 도1b는 듀얼 다마신 공정에 의한 구리배선 구조의 형성 단계를 도시한 것이다.
도 2는 듀얼 다마신 공정에 의하여 형성된 다층구조의 구리배선을 도시한 것이다.
도3은 PACC(photo assisted copper corrosion)에 의한 구리선의 일부 손실 및 오버행의 발생을 도시한 것이다.
도 4a 내지 도4d는 본 발명의 특징에 따라 제1구리 금속선 위에 배리어층을 형성하는 단계를 도시한 것이다.
(도면의 주요부분에 대한 부호의 설명)
401:실리콘 기판 402:소스/드레인
403:콘택 404:절연막
405:질화막 406:산화막,
407:확산장벽층, 408:제1금속선,
409:배리어층 410:PR
411:캡핑 질화막
본 발명은 듀얼 다마신(dual damascene) 공정에 의한 구리배선 공정에 관한 것으로, 더욱 상세하게는 습식세정(wet cleaning)에 의하여 유발되는 PACC(photo assisted Cu corrosion)에 기인한 구리 배선의 결함을 방지하기 위한 구리 배선 구조에 관한 것이다.
반도체 소자의 집적도가 급격하게 증가됨에 따라 고속의 신호 전달을 위한 소자에 있어서는 종래의 알루미늄이나 텅스텐에 비해 비저항이 낮은 구리가 신호전달을 위한 금속선의 형성에 사용되고 있다. 일반적으로 구리는 종래의 플라즈마에 의한 건식 식각(dry etching)이 용이하지 않으며 따라서 이를 극복하기 위하여 다마신(damascene) 공정이 도입되었다. 즉 도포된 금속을 PR(photo resist)로 패터닝하고 이를 마스크로 하여 노출된 금속 부분을 식각하여 금속선을 형성한 후 층간절연막을 도포하는 종래의 공정과는 달리, 다마신 공정에서는 먼저 도포된 절연막을 식각하여 트렌치(trench)를 형성한 후 상기 구조의 내부를 금속으로 매립한 후 CMP(chemical mechanical polishing) 공정으로 평탄화 함으로써 목적하는 금속선 구조를 형성하게 된다. 이때 비아홀(via hole) 및 트렌치(trench)를 동시에 형성하 는 경우에는 듀얼 다마신(dual damascene) 공정이라고 한다. 듀얼 다마신 공정은 비아 또는 트렌치의 형성 순서에 따라 비아-퍼스트 듀얼 다마신(via-first dual damascene)과 트렌치-퍼스트 듀얼 다마신(trench-first dual damascen)으로 나누어 진다. 도1은 트렌치를 비아보다 먼저 형성하는 트렌치-퍼스트 듀얼 다마신(trench-first dual damascene) 공정의 일실시예를 나타낸 것이다. 도1a을 참조하면, 실리콘 기판 또는 하부 금속 금속막이 형성된 반도체 기판(101)위에 제1질화막(102), 제1산화막(103), 제2질화막(104) 및 제2산화막(105)을 순차적으로 형성한다. 이때 상기 질화막은 식각시 상기 산화막과의 선택비가 높은 물질로서 산화막 식각 공정에서의 식각 중단층으로 사용된다. 제2산화막이 증착된 후 트렌치 형성용 마스크을 이용한 노광 및 식각 공정으로 제2산화막(105)을 식각하여 트렌치(106)을 형성한다. 이때 식각은 식각중단층인 제2질화막(104)에서 식각이 중단되도록 조절한다. 다음, 비아홀 형성용 마스크를 이용한 노광 및 식각 공정으로 제2질화막(104), 제1산화막(103) 및 제1질화막(102)을 순차로 제거하여 비아홀(107)을 형성한다. 도1b에는 구리선의 형성 단계가 나타나 있다. 즉 형성된 트렌치 및 비아홀을 구리를 도포하여 매립하며, 이때 구리 매립 전 구리의 확산을 방지하기 위한 확산방지층(108)으로 Ta, TaN, TiN 등이 먼저 도포된다. 구리의 도포는 ECP(electro copper plating), 화학기상법(chemical vapor deposition)등의 방법이 사용된다. 상기 비아(109) 및 트렌치(110)를 매립한 후, CMP로 평탄화함으로써 금속선을 형성한다. CMP가 완료된 후 구리의 확산방지용 또는 식각중단용으로 사용되는 캡핑 질화막(111)을 도포할 수 있다. 상기 방법과 달리 비아-퍼스트 듀얼 다마신(via-first dual damascene) 공정에서는 비아홀을 먼저 형성하고 후에 트렌치를 형성하게 된다. 소자의 고집적화에 따른 다층구조의 금속배선(multilevel metallization)에서는 이러한 듀얼 다마신 공정을 반복 사용함으로써 다층구조의 금속선을 형성하게 된다. 하위 금속선을 형성 한 후 상기 캡핑 질화막 및 층간 절열막인 산화막을 형성한 후 상기 하위 금속선과 상위 금속선을 연결하는 비아 및 상기 상위 금속선을 상술한 듀얼 다마신 공정으로 형성하게 된다. 도2에는 실리콘 기판에 형성된 소스/드레인(201)과 연결된 콘택(202) 및 제1금속선(203)과 상기 제1금속선(203)과 연결되는 비아(204) 및 제2금속선(205)을 듀얼 다마신 공정에 의해 형성한 배선 구조가 나타나 있다.
이러한 듀얼 다마신 공정을 이용한 다층구조의 구리배선에 있어서는 비아형성을 위한 식각 공정 후, 식각 잔류물을 제거하기 위한 습식 세정에 기인하여 구리선의 일부가 부식되어 소실되어버리는 PACC(photo assisted copper corrosion)이 해결해야 될 중요한 문제가 되고 있다. 도3에는 PACC가 발생하여 제1금속선의 일부가 소실된 모습 및 ECP후 구리선의 일부가 소실된 모습과 비아에서 오버행(301)이 발생한 모습이 도시되어 있다. 상기 PACC의 발생 기구는 다음과 같다. 즉 듀얼 다마신에 공정에 의한 구리배선의 형성에 있어, 비아를 형성하기 위한 식각 공정 단계에서 구리선 상층에 형성된 질화막까지 제거하여 구리선이 노출된다. 다음, 식각 잔류물을 제거하기 위하여 습식 세정이 실시되는데, 이 과정에서 상기 노출된 구리선은 수분에 노출된다. 이때 세정 공정을 관찰하기 위하여 세정 장치에 장착된 광원에 의해 광자(light photon)가 실리콘 웨이퍼에 투입된다. 상기 광자는 실리콘 웨이퍼의 N-형 및 P-형 웰 접합(Well junction)의 공핍층(depletion region)에서 전자-홀 쌍(electron-hole pairs)을 발생시킨다. 상기 생성된 전자 및 홀은 셀프-빌트 전기장(self-built electrical field)에 의해 N-형 및 P-형 웰로 각각 이동하게 된다. P-형 웰은 N-형 웰에 비해 양의 값으로 높은 포텐셜을 가지게 되고, 따라서 상기 P-형 웰과 연결된 구리에 부식(anodic corrosion)을 발생되며, 이러한 부식으로 인해 금속선 일부가 소실되는 결함을 발생하게 된다. 이때 습식 세정시 사용되는 수용액은 구리 이온의 이동을 가능하게 하는 매체가 된다. 이러한 상태에서 비아 및 상위 금속선을 형성하는 트렌치 을 형성하고, 내부에 확산장벽금속(barrier metal)을 도포하면, 상기 확산장벽금속은 구리선이 소실된 부분에서는 상기 구리선과 접촉하지 못하고 플로팅(floating)된 상태를 유지하게 된다. 따라서 상위 금속선 형성을 위하여 구리를 ECP(electro copper plating)를 진행하면, 상기 플로팅된 확산장벽금속을 따라 구리가 성장하게 되고 결국 오버행(overhang)에 의해 내부가 비어있는 금속선 구조를 가지게 된다. 이러한 구조는 전기적 신호 전달에 있어 치명적인 문제점을 야기시켜 반도체 소자의 작동을 불가능하게 한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 구리로 금속선을 형성하는 경우에 있어서, 상기 구리선 및 상기 구리선 위에 형성되는 캡핑 질화막 사이에 부식방지를 위한 배리어층(barrier layer)이 형성되어 있는 구리배선구조의 제공을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 구리 배선 구조는 제1금속선과 연결되는 비아 및 상기 비아를 통해 제1금속선과 연결되는 제2구리선을 듀얼 다마신 공정에 의해 형성하는 구리배선구조에 있어서, 상기 제1금속선과 캡핑 질화막 사이에 TiN TaN, ZrN 중에서 선택된 어느 하나를 사용한 배리어층(barrier layer)이 형성된다. 이와 같이, 캡핑 질화막이 형성된 후 일반적인 듀얼 다마신 공정에 의해 비아 및 제2금속선을 가진 구리배선구조가 형성되며, 상기 비아의 형성을 위한 식각 공정은 캡핑 질화막을 제거하고 난 후 상기 배리어층에서 식각을 중단한다. 따라서 따라서 상기 비아홀 식각 공정에서 캡핑 질화막이 제거되더라도 제1금속선인 구리가 노출되는 것이 방지되며 따라서 식각 잔류물을 제거하기 위한 습식 세정 시에도 제1금속선인 구리는 수분과 접촉되는 경우가 발생되지 않아 PACC에 의한 결함이 방지될 수 있다.
이하 첨부된 도면을 참고로 하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 본 발명의 기술적 사상의 한도 내에서 여러 형태로 구현될 수 있으며 여기에 설명하는 실시예에 한정되지 않는다.
도4a 내지 도4d에는 본 발명의 특징에 따른 구리배선 구조를 형성하기 위한 방법이 단계별로 나타나 있다. 도4a는 실리콘 기판(401)위에 도포된 절연막(404)과 소스/드레인(402)과 연결된 콘택(403) 및 제1금속선(408)이 나타나 있다. 상기 제1금속선은 질화막(405) 및 산화막(406)을 형성한 후 노광 공정 및 식각 공정을 통해 트렌치를 형성하고 확산장벽층(407) 및 구리의 도포 후 CMP 공정을 거쳐 형성된 구리 배선이다. 도4b에는 제1금속선인 구리의 부식을 방지하기 위한 배리어층(409)이 도포된 후 PR(410)로 마스크를 형성한 단계가 나타나 있다. 이때 상기 배리어층은 비아를 통해 제1금속선과 전기가 통하여야 하므로 전도체이어야 한다. 또한 상기 배리어층은 비아 식각 후 드러난 상태에서 습식 세정을 거치게 되므로 습식 세정 단계에서 세정액과의 반응이 잘 일어나지 않는 물질인 것이 바람직하다. 상기 배리어층에는 TiN, TaN, ZrN 등이 포함되며, 두께는 100Å~600Å의 범위인 것이 바람직하다. 도4c에는 배리어층을 패터닝 한 후 캡층 질화막(411)을 도포한 구조가 도시되어 있다. 이때 상기 패터닝된 배리어층(409)은 후속 공정에서 연결되는 비아 저면의 전 부분과 접촉될 수 있을 정도의 면적을 구비하여 상기 비아를 형성하는 단계에서 캡핑 질화막(411)을 제거한 후에는 단지 배리어층(409)만이 비아를 통해 노출되고, 비아를 통해 제1금속선인 구리가 노출되지 않도록 하여야 한다. 도4d에는 듀얼 다마신 공정에 의하여 비아(414a) 및 제2구리선(414b)을 구비한 구리배선구조(414)가 나타나 있다. 상기 비아의 형성을 위한 식각 시에는 식각을 상기 배리어층에서 중단하여 상기 제1금속선이 노출되지 않도록 하며, 따라서 상기 비아 저면의 전 부분이 상기 배리어층과 접촉되는 구조(412)를 가지야 한다.
본 발명에 의할 시, 비아 식각으로 인하여 구리 금속선이 드러나는 것이 방지되며 따라서 습식 세정과정에서 발생하는 PACC에 의해 구리선의 일부가 소실되는 현상을 방지할 수 있으며, 이로 인한 스택 비아 및 체인 콘택 패턴에서의 단락을 방지하여 반도체 소자의 수율 향상에 기여할 수 있다.

Claims (6)

  1. 삭제
  2. 제1금속선과 연결되는 비아 및 상기 비아를 통해 제1금속선과 연결되는 제2구리선을 듀얼 다마신 공정에 의해 형성하는 구리배선구조에 있어서,
    상기 제1금속선과 캡핑 질화막 사이에 TiN TaN, ZrN 중에서 선택된 어느 하나를 사용한 배리어층(barrier layer)이 형성되어 있는 것을 특징으로 하는 구리배선구조.
  3. 제2항에 있어서, 상기 배리어층의 두께는 100Å~600Å 범위에 있는 것을 특징으로 하는 구리배선구조.
  4. 삭제
  5. 삭제
  6. 삭제
KR1020060131896A 2006-12-21 2006-12-21 부식 방지를 위한 구리배선 구조 KR100850076B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060131896A KR100850076B1 (ko) 2006-12-21 2006-12-21 부식 방지를 위한 구리배선 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060131896A KR100850076B1 (ko) 2006-12-21 2006-12-21 부식 방지를 위한 구리배선 구조

Publications (2)

Publication Number Publication Date
KR20080057941A KR20080057941A (ko) 2008-06-25
KR100850076B1 true KR100850076B1 (ko) 2008-08-04

Family

ID=39803656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060131896A KR100850076B1 (ko) 2006-12-21 2006-12-21 부식 방지를 위한 구리배선 구조

Country Status (1)

Country Link
KR (1) KR100850076B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950541B2 (en) 2019-01-04 2021-03-16 Samsung Electronics Co., Ltd. Semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008593A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
KR20040096322A (ko) * 2003-05-09 2004-11-16 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
KR20060074346A (ko) * 2004-12-27 2006-07-03 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008593A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
KR20040096322A (ko) * 2003-05-09 2004-11-16 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
KR20060074346A (ko) * 2004-12-27 2006-07-03 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR20080057941A (ko) 2008-06-25

Similar Documents

Publication Publication Date Title
US10062645B2 (en) Interconnect structure for semiconductor devices
KR20040052353A (ko) 반도체 소자 제조방법
JP4963815B2 (ja) 洗浄方法および半導体装置の製造方法
KR100850076B1 (ko) 부식 방지를 위한 구리배선 구조
KR100752174B1 (ko) 2개의 시드층을 이용한 반도체 소자의 구리 배선 형성 방법
KR101107746B1 (ko) 반도체 소자의 금속배선 형성방법
KR101070289B1 (ko) 반도체 장치 제조방법
KR20090024854A (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100955838B1 (ko) 반도체 소자 및 그 배선 제조 방법
KR100800649B1 (ko) 반도체 소자의 제조 방법
KR100219061B1 (ko) 반도체 장치의 금속배선 형성 방법
KR100857989B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100789612B1 (ko) 금속 배선 형성 방법
KR100752167B1 (ko) 반도체 소자의 배선 형성방법
KR20080060900A (ko) 구리배선 형성방법
KR100561285B1 (ko) 반도체 장치의 금속 배선 구조 및 금속배선 형성방법
KR100632121B1 (ko) 이중 다마신 공정을 이용한 반도체 소자의 금속 배선 형성방법
KR100664788B1 (ko) 반도체 소자의 금속막 평탄화 방법
KR100815948B1 (ko) 자기정렬 듀얼 다마신 공정을 이용한 반도체 소자 제조방법
KR20070055910A (ko) 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법
KR20100011484A (ko) 반도체 소자의 금속 배선 형성 방법
KR20070077670A (ko) 반도체 메모리 소자 제조 방법 및 이에 따라 제조된 반도체소자
US20110156257A1 (en) Semiconductor device and method for manufacturing the same
KR20070070737A (ko) 다마신 공정을 이용한 구리 금속 배선의 형성 방법
KR20020002931A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee