KR100641506B1 - 반도체 소자 세정 방법 - Google Patents
반도체 소자 세정 방법 Download PDFInfo
- Publication number
- KR100641506B1 KR100641506B1 KR1020040074600A KR20040074600A KR100641506B1 KR 100641506 B1 KR100641506 B1 KR 100641506B1 KR 1020040074600 A KR1020040074600 A KR 1020040074600A KR 20040074600 A KR20040074600 A KR 20040074600A KR 100641506 B1 KR100641506 B1 KR 100641506B1
- Authority
- KR
- South Korea
- Prior art keywords
- solution
- dual damascene
- semiconductor device
- damascene structure
- photoresist pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 230000009977 dual effect Effects 0.000 title claims abstract description 33
- 238000004140 cleaning Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 39
- 239000000243 solution Substances 0.000 claims abstract description 38
- 239000010410 layer Substances 0.000 claims abstract description 25
- 229920000642 polymer Polymers 0.000 claims abstract description 20
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000011259 mixed solution Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 230000007797 corrosion Effects 0.000 claims description 10
- 238000005260 corrosion Methods 0.000 claims description 10
- 238000004380 ashing Methods 0.000 claims description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 6
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 claims description 6
- AVXURJPOCDRRFD-UHFFFAOYSA-N Hydroxylamine Chemical compound ON AVXURJPOCDRRFD-UHFFFAOYSA-N 0.000 claims description 5
- 239000000654 additive Substances 0.000 claims description 5
- 230000000996 additive effect Effects 0.000 claims description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 26
- 239000000126 substance Substances 0.000 abstract description 3
- 239000010949 copper Substances 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000010842 industrial wastewater Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000003039 volatile agent Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- C—CHEMISTRY; METALLURGY
- C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
- C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
- C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
- C11D7/02—Inorganic compounds
- C11D7/04—Water-soluble compounds
- C11D7/08—Acids
-
- C—CHEMISTRY; METALLURGY
- C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
- C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
- C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
- C11D7/22—Organic compounds
- C11D7/32—Organic compounds containing nitrogen
- C11D7/3209—Amines or imines with one to four nitrogen atoms; Quaternized amines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- C11D2111/22—
Abstract
본 발명은 듀얼 다마신 구조를 갖는 반도체 소자의 세정 기술에 관한 것으로, 층간 절연막 상부에 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴을 마스크로 층간 절연막을 식각하여 듀얼 다마신 구조를 형성하는 단계와, 포토레지스트 패턴을 애슁하여 제거하는 단계와, 층간 절연막 상부의 포토레지스트 잔류물과 식각 중 발생된 듀얼 다마신 구조의 내벽의 폴리머를 제거하기 위한 용액과 듀얼 다마신 구조 바닥의 자연 산화막을 제거하는 용액의 혼합 용액으로 듀얼 다마신 구조를 세정한다. 본 발명에 의하면, 포토레지스트와 폴리머를 제거하기 위한 용액과 자연 산화막을 제거하기 위한 용액을 각각 따로 사용하여 공정 단계의 증가와 케미칼 사용량의 증가를 가져왔던 기존의 공정을 개선할 수 있다.
듀얼 다마신, 폴리머, 애슁
Description
도 1a 내지 도 1f는 종래 기술에 따라 듀얼 다마신 구조를 갖는 반도체 소자를 제조하는 과정을 설명하는 공정 단면도,
도 2는 본 발명에 따른 반도체 소자의 세정 방법에 의해 세정된 후의 듀얼 다마신 구조의 모습을 보여주는 단면도.
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 폴리머, 포토레지스트 잔류물 및 자연 산화막을 동시에 제거하는데 적합한 듀얼 다마신(dual damascene) 구조를 갖는 반도체 소자의 세정 방법에 관한 것이다.
반도체 소자의 축소와 관련하여 배선에서도 단면적의 감소로 인해 전류 밀도가 상승하게 되어 EM(electromigration)에 의한 금속 배선의 신뢰성에 심각한 문제를 일으키게 되었다. 따라서, 일반적인 알루미늄(Al)보다 비저항이 낮으면서 동시에 신뢰성(reliability)이 우수한 구리(Cu)를 금속 배선 재료로 사용하여 반도체 소자를 제조하기 위한 연구 및 개발이 다각도로 이루어졌다.
하지만 구리는 휘발성이 강한 화합물을 형성하는데 어려움이 따르기 때문에 미세 패턴을 형성하기 위한 건식 식각 공정에 적용하기가 용이하지 않다는 단점이 있다. 이러한 구리 배선의 패터닝 문제를 해결하기 위해 다마신(damascene) 공정이 도입되었다.
CMP(Chemical Mechanical Polishing)를 이용한 다마신 공정, 특히 듀얼 다마신 공정은, 층간 절연막을 증착하는 단계, 포토리소그래피 공정을 통해 이 층간 절연막을 패터닝하는 단계, 배선 영역인 트렌치를 형성하는 단계, 트렌치에 구리를 갭필하는 단계, 이를 CMP로 평탄화하여 구리 배선을 형성하는 단계로 이루어지며, 한번의 CMP 공정으로 비아(via)와 금속 배선(metal line)을 동시에 이룰 수 있다는 장점 때문에 현재 다층 금속 배선 공정에서 주로 사용되고 있다.
도 1a 내지 도 1f는 종래 기술에 의한 듀얼 다마신 구조를 갖는 반도체 소자의 제조 방법을 설명하기 위한 공정 순서도이다. 이하 이들 도면을 참조하여 종래 기술에 의한 듀얼 다마신 제조 방법을 설명하고자 한다.
도 1a에 도시된 바와 같이, 반도체 기판의 하부 구조물(10)(예를 들면, 게이트 또는 금속 배선이 포함된 층)에 제 1 층간 절연막(12)을 증착하고, 그 위에 식각 정지막(14)을 형성하고 그 위에 제 2 층간 절연막(16)을 순차 적층한다.
도 1b에 도시된 바와 같이, 사진 공정을 진행하여 비아 영역을 정의하는 제 1 포토레지스트 패턴(18)을 형성한다.
도 1c에 도시된 바와 같이, 제 1 포토레지스트 패턴(18)에 의해 드러나는 제 2 층간 절연막(16)을 건식 식각한다. 이때 식각된 제 2 층간 절연막은 16a로 표시 한다. 그리고 이때 식각 정지막(14)은 제 2 층간 절연막(16)의 식각 정지 역할을 한다. 이후 상기 제 1 포토레지스트 패턴(18)을 제거한다.
그 다음 도 1d에 도시된 바와 같이, 사진 공정을 진행하여 배선 영역을 정의하는 제 2 포토레지스트 패턴(22)을 형성한다.
이어서 도 1e에 도시된 바와 같이, 제 2 포토레지스트 패턴(22)에 의해 드러나는 제 2 층간 절연막(16)을 식각하여 배선 영역용 트렌치(24)를 형성함과 동시에 식각 정지막(14) 및 제 1 층간 절연막(12)을 건식 식각하여 비아홀(20)을 형성한다. 이러한 식각된 식각 정지막과 제 1 층간 절연막은 각각 14a와 12a로 표시한다.
이때, 이러한 듀얼 다마신의 비아홀(20) 하부면에는 구리 자연산화막(26)이 성장되고, 상기 비아홀(20)과 메탈 라인 내부에는 폴리머(28)가 형성될 수 있다.
한편, 도 1f에서는, 제 2 포토레지스트 패턴(22)을 제거한다. 이후 도면에 미도시되어 있지만, 듀얼 다마신의 구리 제조 공정을 실시하여 비아홀(20)과 트렌치(24)에 구리를 매립하고 이를 평탄화하여 구리 배선을 형성한다.
이때, 제 2 포토레지스트 패턴(22)을 제거한 후 잔류하는 제 2 포토레지스트를 제거하기 위하여 주로 습식 식각 공정이 적용되는데, 이러한 습식 식각 공정은 게이트 콘택의 경우 SPM 용액(H2SO4와 H2O2의 혼합액)을 사용하게 되고 특히 듀얼 다마신 이후 수행되는 잔류 포토레지스트를 제거하는 공정은 구리 금속의 부식을 방지하면서 절연막에 형성된 폴리머(28)를 제거하기 위해서 N396 용액(하이드록시 아민(Hydroxy amine) 혼합액) 또는 SMC 용액(NH4OH+CH3COOH+D.I. 혼합액)을 사용하고 있다.
그러나 SPM을 사용하는 세정 공정의 경우, 140℃이상의 고온 공정이 요구되므로 작업자의 안전이 문제될 수 있고, 또한 설비의 부식 및 환경 오염, 산업 폐수의 문제를 초래할 수 있다. 또한, N396 또는 SMC 용액을 사용하는 세정 공정의 경우 금속 부식을 방지하면서 폴리머를 제거하는 조건이 요구되고 있으나, 폴리머 제거 능력과 금속 배선 부식 방지의 목적이 서로 상반된 결과를 초래하는 등 현재 적절한 조건 설정이 어려운 문제가 있다.
본 발명은 상술한 종래 기술의 문제를 해결하기 위해 제안된 것으로, 듀얼 다마신 형성에 사용되는 포토레지스트와 폴리머 제거를 위한 용액과 자연 산화막을 제거하기 위한 구리 배선에 대한 내부식성을 갖는 용액의 혼합액을 듀얼 다마신 세정에 적용함으로써, 콘택홀 내부의 전기적 저항을 감소시키고 소자 특성을 향상시키도록 한 반도체 소자 세정 방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 층간 절연막 상부에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 층간 절연막을 식각하여 듀얼 다마신 구조를 형성하는 단계와, 상기 포토레지스트 패턴을 애슁하여 제거하는 단계와, 상기 층간 절연막 상부의 포토레지스트 잔류물과 상기 식각 중 발생된 상기 듀얼 다마신 구조의 내벽의 폴리머를 제거하기 위한 용액과 상기 듀얼 다마신 구조 바닥의 자연 산화막을 제거하는 용액의 혼합 용액으로 상기 듀얼 다마신 구조를 세정하는 단계를 포함하는 반도체 소자 세정 방 법을 제공한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
앞서 설명한 바와 같이, 도 1e는 게이트 또는 금속 배선 위에 건식 식각에 의한 듀얼 다마신의 형성을 보여주고 있다. 본 발명의 실시예에서는, 종래의 습식 식각 공정을 이용하는 대신에, 듀얼 다마신 구조를 형성하기 위해 건식 식각의 마스크로 사용된 포토레지스트 패턴(22)을 건식 애슁 공정으로 제거한다.
도 1f는 듀얼 다마신 형성을 위해 건식 식각의 마스크로 사용된 포토레지스트 패턴(22)을 건식 애슁 공정으로 제거한 모습을 보여주는 단면도이다.
통상, 포토레지스트 패턴(22)을 마스크로 하여 하부 구조물(10)의 게이트 또는 금속 배선의 일부가 노출되도록 건식 식각되어 듀얼 다마신이 형성된 후 상기 포토레지스트 패턴(22)을 애슁 공정으로 제거하게 되면, 게이트 또는 금속 배선 위에 자연 산화막(26)이 형성되고, 비아홀 절연막 내벽과 상층에 폴리머(28)가 부착될 수 있다. 그리고, 절연막 상에는 포토레지스트 잔류물(22a)이 잔존하게 된다.
폴리머(28)는 표면 토폴로지(topology)를 거칠게 만들고 단락 및 고저항을 유발하며 이후 공정인 후속 듀얼 다마신을 형성하기 위한 사진 공정에서 디포커스 현상을 유발하여 패턴 불량의 원인을 제공한다. 또한 듀얼 다마신의 비아홀(20) 내부에 형성되는 자연 산화막(26)은 고저항을 유발하여 소자의 작동 저하를 유발하는 원인이 되고 있다.
본 발명에서는 자연 산화막(26)과 비아홀 절연막 내벽과 상층에 형성된 폴리머(28), 그리고 절연막 상층에 잔존하는 포토레지스트 잔류물(22a)을 동시에 제거하기 위한 기술을 제공한다.
도 2는 본 발명의 바람직한 실시예에 따라 형성된 듀얼 다마신 구조로서, 포토레지스트 잔류물(22a)과 폴리머(28)를 제거하기 위한 용액, 그리고 자연 산화막(26)을 제거하기 위한 금속 내 부식성을 갖는 용액의 혼합 용액을 사용하여 세정 공정을 진행한 후의 결과를 나타낸 단면도이다. 도 2에 도시한 바와 같이, 포토레지스트 잔류물(22a), 자연 산화막(26), 폴리머(28)가 모두 제거되어 있음을 알 수 있다.
본 발명에서는, 포토레지스트 잔류물(22a)과 폴리머(28)를 제거하기 위한 용액으로 하이드록시 아민을 포함하는 유기성 용액을 사용하였으며, 자연 산화막(26)을 제거하기 위한 용액으로 HF 또는 NH3F 및 HF가 혼합된 산화막 식각 용액 중 적어도 어느 하나를 사용하였다. 이러한 하이드록시 아민을 포함하는 유기성 용액이 세정 용액의 베이스로 사용되고 산화막 식각 용액이 첨가제로 사용되었다.
이때, 혼합 용액을 사용하여 비아홀을 세정하는 공정은 25℃ 내지 35℃ 사이에서 진행된다.
또한, 자연 산화막(26)을 제거하기 위한 용액인 HF 또는 HF 및 NH3F 용액은 0.1wt% 내지 50wt%의 범위 내에서 사용되고 이는 전체 세정 용액의 0.01vol% 내지 5vol%의 범위를 갖는다.
이와 같이 통상적으로 플로린기를 포함하는 세정 용액을 사용하게 될 경우 폴리머와 자연 산화막은 용이하게 제거되나 금속의 부식을 유발할 수 있다. 이를 방지하기 위해 본 발명에서는 내부식성을 갖는 용액을 첨가제로 사용한 것을 특징으로 한다. 이러한 내부식성을 갖는 용액으로는, 예컨대 인산, 초산, 메탄올 등이 적용될 수 있으며, 이는 전체 세정 용액의 5vol% 이상, 10vol% 이하의 범위내에서 사용하게 된다.
한편, 앞서 설명한 바와 같이 본 발명에 의한 비아홀 세정 방법과 함께 본 세정 공정을 적용하기 전, 건식 산소 플라즈마에 의한 포토레지스트 패턴을 제거하기 위한 애슁 공정을 더 포함할 수 있다.
만일, 애슁 공정 없이 건식 식각된 포토레지스트를 제거하게 되면 포토레지스트의 표면이 경화되어 패턴 제거가 제대로 이루어지지 않을 수 있다. 따라서, 이러한 애슁 공정 추가로 비아홀 세정 효과를 극대화할 수 있을 것이다.
본 발명에 의하면, 포토레지스트 잔류물과 절연막 내벽에 존재하는 폴리머를 제거하기 위한 용액과 자연 산화막을 제거하기 위한 용액을 각각 따로 사용하여 공정 단계의 증가와 케미칼 사용량의 증가를 가져왔던 기존의 공정을 개선할 뿐만 아니라, 자연 산화막의 존재로 인한 전기 저항의 증가를 현저히 감소시켜 반도체 성능 향상을 기대할 수 있다.
이상, 본 발명의 실시예에 대해 상세히 기술하였으나 본 발명은 이러한 실시예에 국한되는 것은 아니며, 후술하는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자로부터 여러 가지 변형이 가능함은 물론이다.
Claims (9)
- 층간 절연막 상부에 포토레지스트 패턴을 형성하는 단계와,상기 포토레지스트 패턴을 마스크로 층간 절연막을 식각하여 듀얼 다마신 구조를 형성하는 단계와,상기 포토레지스트 패턴을 애슁하여 제거하는 단계와,상기 층간 절연막 상부의 포토레지스트 잔류물과 상기 식각 중 발생된 상기 듀얼 다마신 구조의 내벽의 폴리머를 제거하기 위한 용액과 상기 듀얼 다마신 구조 바닥의 자연 산화막을 제거하는 용액의 혼합 용액으로 상기 듀얼 다마신 구조를 세정하는 단계를 포함하는 반도체 소자 세정 방법.
- 제 1 항에 있어서,상기 포토레지스트 잔류물과 상기 폴리머를 제거하기 위한 용액은 하이드록시 아민이 포함된 유기용액인 것을 특징으로 하는 반도체 소자 세정 방법.
- 제 1 항에 있어서,상기 자연 산화막을 제거하기 위한 용액은 HF 또는 HF 및 NH3F 혼합 용액중 적어도 하나를 사용하는 것을 특징으로 하는 반도체 소자 세정 방법.
- 제 1 항에 있어서,상기 세정 단계에서, 상기 혼합 용액에 금속 내부식성을 갖는 용액을 첨가제로 혼합하는 것을 특징으로 하는 반도체 소자 세정 방법.
- 제 4 항에 있어서,상기 첨가제는 인산, 초산, 메탄올 중 적어도 하나의 용액을 포함하는 것을 특징으로 하는 반도체 소자 세정 방법.
- 제 4 항에 있어서,상기 첨가제는 상기 혼합 용액 중 5vol% 내지 10vol%이 되도록 하는 것을 특징으로 하는 반도체 소자 세정 방법.
- 제 1 항에 있어서,상기 애슁은 산소 플라즈마에 의해 수행하는 것을 특징으로 하는 반도체 소자 세정 방법.
- 제 1 항에 있어서,상기 세정 단계는 25℃ 내지 35℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자 세정 방법.
- 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,상기 자연 산화막을 제거하기 위한 용액은 상기 혼합 용액 중 0.01vol% 내지 5vol%이 되도록 하는 것을 특징으로 하는 반도체 소자 세정 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040074600A KR100641506B1 (ko) | 2004-09-17 | 2004-09-17 | 반도체 소자 세정 방법 |
| US11/231,441 US20060063308A1 (en) | 2004-09-17 | 2005-09-19 | Method for cleaning semiconductor device having dual damascene structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040074600A KR100641506B1 (ko) | 2004-09-17 | 2004-09-17 | 반도체 소자 세정 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060025786A KR20060025786A (ko) | 2006-03-22 |
| KR100641506B1 true KR100641506B1 (ko) | 2006-11-01 |
Family
ID=36074572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040074600A KR100641506B1 (ko) | 2004-09-17 | 2004-09-17 | 반도체 소자 세정 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20060063308A1 (ko) |
| KR (1) | KR100641506B1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100811267B1 (ko) * | 2005-12-22 | 2008-03-07 | 주식회사 하이닉스반도체 | 반도체소자의 듀얼게이트 형성방법 |
| KR100821814B1 (ko) * | 2006-12-06 | 2008-04-14 | 동부일렉트로닉스 주식회사 | 구리 상감법에 의한 금속배선 형성방법 |
| US8968583B2 (en) * | 2007-07-25 | 2015-03-03 | International Business Machines Corporation | Cleaning process for microelectronic dielectric and metal structures |
| US8546016B2 (en) * | 2011-01-07 | 2013-10-01 | Micron Technology, Inc. | Solutions for cleaning semiconductor structures and related methods |
| US8273598B2 (en) | 2011-02-03 | 2012-09-25 | International Business Machines Corporation | Method for forming a self-aligned bit line for PCRAM and self-aligned etch back process |
| US8716128B2 (en) * | 2011-04-14 | 2014-05-06 | Tsmc Solid State Lighting Ltd. | Methods of forming through silicon via openings |
| CN102420168A (zh) * | 2011-04-29 | 2012-04-18 | 上海华力微电子有限公司 | 一种湿法清洗等离子体刻蚀残留物的方法 |
| CN102592985A (zh) * | 2012-02-28 | 2012-07-18 | 上海华力微电子有限公司 | 一种氧化硅栅极补偿隔离区刻蚀的方法 |
| US9460959B1 (en) * | 2015-10-02 | 2016-10-04 | Applied Materials, Inc. | Methods for pre-cleaning conductive interconnect structures |
| CN108615669A (zh) * | 2016-12-12 | 2018-10-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4944836A (en) * | 1985-10-28 | 1990-07-31 | International Business Machines Corporation | Chem-mech polishing method for producing coplanar metal/insulator films on a substrate |
| US4789648A (en) * | 1985-10-28 | 1988-12-06 | International Business Machines Corporation | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias |
| US5563105A (en) * | 1994-09-30 | 1996-10-08 | International Business Machines Corporation | PECVD method of depositing fluorine doped oxide using a fluorine precursor containing a glass-forming element |
| US6310300B1 (en) * | 1996-11-08 | 2001-10-30 | International Business Machines Corporation | Fluorine-free barrier layer between conductor and insulator for degradation prevention |
| TWI288777B (en) * | 2000-04-26 | 2007-10-21 | Daikin Ind Ltd | Detergent composition |
| JP4916086B2 (ja) * | 2001-03-20 | 2012-04-11 | チバ ホールディング インコーポレーテッド | 難燃性組成物 |
| US20030118824A1 (en) * | 2001-12-20 | 2003-06-26 | Tokarz Bozena Stanislawa | Coated silica particles and method for production thereof |
| US6669785B2 (en) * | 2002-05-15 | 2003-12-30 | Micell Technologies, Inc. | Methods and compositions for etch cleaning microelectronic substrates in carbon dioxide |
| KR20050089968A (ko) * | 2002-12-18 | 2005-09-09 | 시바 스폐셜티 케미칼스 홀딩 인코포레이티드 | 지방, 오일 및 식품용 산화방지제 |
| US7122484B2 (en) * | 2004-04-28 | 2006-10-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process for removing organic materials during formation of a metal interconnect |
-
2004
- 2004-09-17 KR KR1020040074600A patent/KR100641506B1/ko not_active IP Right Cessation
-
2005
- 2005-09-19 US US11/231,441 patent/US20060063308A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20060063308A1 (en) | 2006-03-23 |
| KR20060025786A (ko) | 2006-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7125792B2 (en) | Dual damascene structure and method | |
| US7157366B2 (en) | Method of forming metal interconnection layer of semiconductor device | |
| KR20040032043A (ko) | 레지스트용 박리제조성물 및 반도체장치의 제조방법 | |
| TW415022B (en) | Semiconductor device and method of manufacturing the same capable of reducing deterioration of low dielectric constant film | |
| KR100641506B1 (ko) | 반도체 소자 세정 방법 | |
| US7037822B2 (en) | Method of forming metal line in semiconductor device | |
| KR101192410B1 (ko) | 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법 | |
| US7091612B2 (en) | Dual damascene structure and method | |
| KR100688691B1 (ko) | 반도체 소자의 제조 방법 | |
| JP4963815B2 (ja) | 洗浄方法および半導体装置の製造方法 | |
| US6511916B1 (en) | Method for removing the photoresist layer in the damascene process | |
| KR20070008118A (ko) | 반도체소자의 금속 콘택 형성방법 | |
| KR100909175B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100208450B1 (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
| KR100707589B1 (ko) | 구리 배선 형성 후의 세정방법 | |
| KR100602130B1 (ko) | 다마신 공정을 이용한 반도체 소자의 구리 배선 형성 방법 | |
| KR100571406B1 (ko) | 반도체 소자의 금속배선 제조 방법 | |
| KR101168884B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100950760B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR100621813B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR100652303B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100413496B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100617052B1 (ko) | 반도체 소자의 형성방법 | |
| KR100727702B1 (ko) | 반도체 소자의 구리배선 제조방법 | |
| TWI660459B (zh) | 一種雙重鑲嵌製程 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110920 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |