KR100621813B1 - 반도체 소자의 듀얼 다마신 패턴 형성방법 - Google Patents

반도체 소자의 듀얼 다마신 패턴 형성방법 Download PDF

Info

Publication number
KR100621813B1
KR100621813B1 KR1020050077449A KR20050077449A KR100621813B1 KR 100621813 B1 KR100621813 B1 KR 100621813B1 KR 1020050077449 A KR1020050077449 A KR 1020050077449A KR 20050077449 A KR20050077449 A KR 20050077449A KR 100621813 B1 KR100621813 B1 KR 100621813B1
Authority
KR
South Korea
Prior art keywords
via hole
dual damascene
interlayer insulating
diffusion barrier
semiconductor device
Prior art date
Application number
KR1020050077449A
Other languages
English (en)
Inventor
류상욱
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050077449A priority Critical patent/KR100621813B1/ko
Application granted granted Critical
Publication of KR100621813B1 publication Critical patent/KR100621813B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 듀얼 다마신 패턴 형성방법에 관한 것으로서, 듀얼 다마신 공정에서 발생되는 비아홀 포이즈닝(poisoning) 현상을 방지하여 금속배선의 신뢰성을 향상시킬 수 있는 효과가 있다.
이를 위한 본 발명에 의한 반도체 소자의 듀얼 다마신 패턴 형성방법은, 하부 금속배선이 형성된 반도체 기판을 제공하는 단계; 상기 반도체 기판 상에 확산방지막 및 층간절연막을 차례로 형성하는 단계; 비아홀 식각 마스크를 이용한 식각 공정을 통해 상기 층간절연막을 패터닝하여, 상기 하부 금속배선과 대응되는 상기 확산방지막의 일부분을 노출시키는 비아홀을 형성하는 단계; 상기 노출된 확산방지막의 표면이 산화되도록 결과물에 산화 처리를 수행하는 단계; 및 트렌치 식각 마스크를 이용한 식각 공정을 통해 상기 층간절연막의 상부를 패터닝하여, 상기 비아홀을 중심으로 상기 비아홀보다 넓은 트렌치를 형성하는 단계;를 포함한다.
비아홀, 트렌치, 포이즈닝(poisoning)

Description

반도체 소자의 듀얼 다마신 패턴 형성방법{Method of forming dual damascene pattern in semiconductor device}
도 1은 종래기술에 따른 듀얼 다마신 패턴 형성공정에서 비아홀 포이즈닝 현상이 발생된 상태를 나타내는 사진.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 듀얼 다마신 패턴 형성방법을 설명하기 위한 공정별 단면도.
도 3은 본 발명의 실시예에 따른 확산방지막의 표면이 산화된 상태를 나타내는 사진.
< 도면의 주요 부분에 대한 부호의 설명 >
200: 반도체 기판 201: 제 1 층간절연막
202: 하부 금속배선 203: 확산방지막
204: 제 2 층간절연막 205: 캡핑층
206: 하부 반사방지막 207: 비아홀 식각 마스크
208: 비아홀 209: 산화 처리
203a: 산화된 확산방지막 210: 트렌치 식각 마스크
211: 트렌치
본 발명은 반도체 소자의 듀얼 다마신 패턴 형성방법에 관한 것으로서, 특히 듀얼 다마신 공정에서 발생되는 비아홀 포이즈닝 현상을 방지하여 금속배선의 신뢰성을 향상시킬 수 있는 반도체 소자의 듀얼 다마신 패턴 형성방법에 관한 것이다.
반도체 소자가 고집적화 되어감에 따라, 배선 설계가 자유롭고 용이하며, 배선 저항 및 전류 용량 등의 설정을 여유있게 할 수 있는 배선 기술에 관한 연구가 활발히 진행되고 있다.
특히, 최근 반도체 기술이 발전하면서 0.13 ㎛ 이하의 반도체 소자 제조 과정에서 배선 공정의 속도를 높이기 위하여 저항이 낮은 구리(Cu)를 이용하여 금속 배선을 형성하고 저유전물질을 이용하여 절연막을 형성하면서, 상기 절연막에 비아홀(via hole)과 금속 배선이 형성될 트렌치(trench)를 형성한 후 배선재료로 상기 비아홀과 트렌치를 매립하여 금속배선을 형성하는 듀얼 다마신 공정을 도입하게 되었다.
여기서, 듀얼 다마신 패턴을 형성하는 방법에는 여러 가지가 있지만, 일반적으로 포토 마스크 정렬 측면에서 가장 유리한 비아 퍼스트 스킴(via first scheme)을 사용하고 있다.
그러나, 이러한 비아 퍼스트 스킴을 사용한 종래의 듀얼 다마신 패턴 형성방 법에 있어서는 다음과 같은 문제점이 있었다.
도 1은 종래기술에 따른 듀얼 다마신 패턴 형성공정에서 비아홀 포이즈닝 현상이 발생된 상태를 나타내는 사진으로서, 비아홀을 먼저 건식 식각으로 형성한 후, 트렌치를 형성하기 위한 트렌치 식각 마스크를 패터닝할 때, 도 1에 도시한 바와 같은 비아홀 포이즈닝 현상이 발생된다. 상기 비아홀 포이즈닝 현상은 비아홀을 형성하기 위한 건식 식각 공정과 감광막 제거 공정 등에서 사용되는 N2 및 NH3 가스에 의해 발생되는 것으로 알려져 있는데, 상기 트렌치를 형성하기 위해 감광막을 노광한 후 실시되는 현상 공정에서, 알칼리성인 현상액에 의해 노광된 부위에서 발생된 산성의 H+ 가 중성(H2O)이 되면서 용해되어야 하지만, 상기 비아홀 내에 잔류하고 있던 NH+, NH2+ 및 NH3+ 등에 의해 비아홀의 위부분까지 용해되지 않고 버섯 모양으로 남아 있는 현상이다. 이러한 포이즈닝 현상은 금속배선의 신뢰성을 저하시키는 등의 문제점을 야기시키게 된다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은, 듀얼 다마신 공정에서 발생되는 비아홀 포이즈닝 현상을 방지하여 금속배선의 신뢰성을 향상시킬 수 있는 반도체 소자의 듀얼 다마신 패턴 형성방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 듀얼 다마신 패턴 형성방법은,
하부 금속배선이 형성된 반도체 기판을 제공하는 단계;
상기 반도체 기판 상에 확산방지막 및 층간절연막을 차례로 형성하는 단계;
비아홀 식각 마스크를 이용한 식각 공정을 통해 상기 층간절연막을 패터닝하여, 상기 하부 금속배선과 대응되는 상기 확산방지막의 일부분을 노출시키는 비아홀을 형성하는 단계;
상기 노출된 확산방지막의 표면이 산화되도록 결과물에 산화 처리를 수행하는 단계; 및
트렌치 식각 마스크를 이용한 식각 공정을 통해 상기 층간절연막의 상부를 패터닝하여, 상기 비아홀을 중심으로 상기 비아홀보다 넓은 트렌치를 형성하는 단계;를 포함한다.
여기서, 상기 산화 처리는 산소 플라즈마를 이용하여 수행하는 것을 특징으로 한다.
그리고, 상기 산화 처리는 20℃ 이상의 온도에서 수행하는 것을 특징으로 한다.
또한, 상기 층간절연막의 유전상수값은 1 내지 8 인 것을 특징으로 한다.
또한, 상기 층간절연막은 PE-TEOS, USG 및 FSG로 구성된 군으로부터 선택되 는 어느 하나를 이용하여 형성하는 것을 특징으로 한다.
또한, 상기 층간절연막 상에 캡핍층 및 하부 반사방지막을 차례로 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 하부 반사방지막은 유기물 또는 무기물로 형성하는 것을 특징으로 한다.
또한, 상기 하부 반사방지막은 200 내지 3,000 Å의 두께로 형성하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하기로 한다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 듀얼 다마신 패턴 형성방법을 설명하기 위한 공정별 단면도이다.
도 2a에 도시한 바와 같이, 소정의 하부구조(도시안됨)가 형성된 반도체 기판(200)을 제공하고, 상기 반도체 기판(200) 상에 산화계통의 절연물질을 이용하여 제 1 층간절연막(201)을 형성한다. 다음으로, 상기 제 1 층간절연막(201) 내에 하부 금속배선 형성용 트렌치(도시안함)를 형성한다. 이어서, 상기 트렌치 내에 구리(Cu)와 같은 금속 물질을 매립하여 하부 금속배선(202)을 형성한다.
그런 다음, 상기 하부 금속배선(202)을 포함한 제 1 층간절연막(201) 상에 확산방지막(diffusion barrier layer; 203), 제 2 층간절연막(204) 및 캡핑층(capping layer; 205)을 차례로 형성한다. 상기 제 2 층간절연막(204)은 1 내지 8 정도의 낮은 유전상수값(low k)을 갖는 절연물질로 형성하며, 예컨대, PE-TEOS(plasma enhanced-tetra ethyle ortho silicate), USG(un-doped silicate glass) 및 FSG(fluorinated silicate glass)로 구성된 군으로부터 선택되는 어느 하나를 이용하여 형성하는 것이 바람직하다. 그리고, 상기 확산방지막(203)은 SiN막 또는 SiC막 등을 이용하여 형성하며, 상기 캡핑층(205)은 산화막 등을 이용하여 형성한다.
다음으로, 도 2b에 도시한 바와 같이, 상기 캡핑층(205) 상에 하부 반사방지막(206)을 형성하고, 상기 하부 반사방지막(206) 상에 제 1 감광막(도시안됨)을 도포한다. 여기서, 상기 하부 반사방지막(206)은 유기물(organic) 또는 SiON과 같은 무기물(inorganic)을 이용하여 200 내지 3,000 Å의 두께로 형성한다. 그런 다음, 상기 제 1 감광막을 선택적으로 노광 및 현상하여 제 1 감광막 패턴, 즉 비아홀 식각 마스크(207)를 형성한다.
그 다음에, 도 2c에 도시한 바와 같이, 상기 비아홀 식각 마스크(207)를 이용한 건식 식각 공정을 수행하여 상기 하부 반사방지막(206), 캡핑층(205) 및 제 2 층간절연막(204)을 패터닝하고, 이로써 상기 하부 금속배선(202)과 대응되는 확산방지막(203)의 일부분을 노출시키는 비아홀(208)을 형성한다.
그런 다음, 도 2d에 도시한 바와 같이, 상기 패터닝된 제 2 층간절연막(204) 상부에 잔류된 캡핑층(205), 하부 반사방지막(206) 및 비아홀 식각 마스크(207)를 제거하고, 노출된 확산방지막(203)의 표면이 산화되도록 결과물에 산화 처리(209)를 수행한다. 상기 산화 처리(209)는 산소 플라즈마를 이용하여, 20℃ 이상의 온 도에서 수행한다. 이때, 도 2d에서 미설명한 도면부호 203a는 산화된 확산방지막을 나타낸다. 이러한 산화 처리(209)는, 플라즈마를 생성하는 장치 중에서 이온이 방향성을 갖도록 하여 웨이퍼로 끌어당길 수 있는 식각장치 및 포토레지스트 스트립퍼(stripper) 내에서 진행될 수 있다.
여기서, 상기 산화된 확산방지막(203a)은, 후속 공정에서 트렌치를 형성하기 위해 트렌치 식각 마스크를 패터닝할 때, 상기 트렌치 식각 마스크 물질인 감광막이 SiN막 등으로 이루어진 상기 확산방지막(203)과 직접적으로 접촉하는 것을 막아주며, 이로써 비아홀 포이즈닝 현상이 방지될 수 있다.
다음으로, 도 2e에 도시한 바와 같이, 상기 산화된 확산방지막(203a)을 포함한 제 2 층간절연막(204) 상에 제 2 감광막(도시안됨)을 도포한 후, 상기 제 2 감광막을 선택적으로 노광 및 현상하여 제 2 감광막 패턴, 즉 트렌치 식각 마스크(210)를 형성한다.
그 다음에, 도 2f에 도시한 바와 같이, 상기 트렌치 식각 마스크(210)를 이용한 식각 공정으로 상기 제 2 층간절연막(204)의 상부를 패터닝하여, 상기 비아홀(208)을 중심으로 상기 비아홀(208)보다 넓은 트렌치(211)를 형성한다. 이어서, 스트립(strip) 공정을 통해 상기 트렌치 식각 마스크(210)를 제거한다.
그런 다음, 도면에 도시하지는 않았지만, 상기 비아홀(208) 하부의 상기 산화된 확산방지막(203a) 및 확산방지막(203) 부분을 제거하여 하부 금속배선(202)을 노출시키고, 이후 공지된 공정을 통해 상기 비아홀(208) 및 트렌치(211) 내에 구리 금속배선(도시안됨)을 형성한다.
한편, 도 3은 본 발명의 실시예에 따른 확산방지막의 표면이 산화된 상태를 나타내는 사진으로서, 상기 비아홀(208)에 의해 노출된 확산방지막(203)이 그 표면으로부터 약 100 Å 이하의 깊이까지 산화되었음을 보여주고 있다.
이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 특허청구범위에서 정의되는 본 발명의 취지와 범위에 포함되는 것으로 보아야 할 것이다.
앞에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 듀얼 다마신 패턴 형성방법에 의하면, SiN막 등으로 이루어진 확산방지막의 일부분을 노출시키는 비아홀을 형성한 후, 상기 노출된 확산방지막의 표면을 산화시킴으로써, 트렌치 식각 마스크 물질인 감광막이 상기 확산방지막과 직접적으로 접촉하는 것을 막을 수 있다. 따라서, 본 발명은 듀얼 다마신 공정에서 발생되는 비아홀 포이즈닝 현상을 방지하여, 금속배선의 신뢰성을 향상시킬 수 있다.

Claims (8)

  1. 하부 금속배선이 형성된 반도체 기판을 제공하는 단계;
    상기 반도체 기판 상에 확산방지막 및 층간절연막을 차례로 형성하는 단계;
    비아홀 식각 마스크를 이용한 식각 공정을 통해 상기 층간절연막을 패터닝하여, 상기 하부 금속배선과 대응되는 상기 확산방지막의 일부분을 노출시키는 비아홀을 형성하는 단계;
    상기 노출된 확산방지막의 표면이 산화되도록 결과물에 산화 처리를 수행하는 단계; 및
    트렌치 식각 마스크를 이용한 식각 공정을 통해 상기 층간절연막의 상부를 패터닝하여, 상기 비아홀을 중심으로 상기 비아홀보다 넓은 트렌치를 형성하는 단계;를 포함하는 반도체 소자의 듀얼 다마신 패턴 형성방법.
  2. 제 1 항에 있어서,
    상기 산화 처리는 산소 플라즈마를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성방법.
  3. 제 1 항에 있어서,
    상기 산화 처리는 20℃ 이상의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성방법.
  4. 제 1 항에 있어서,
    상기 층간절연막의 유전상수값은 1 내지 8 인 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성방법.
  5. 제 1 항에 있어서,
    상기 층간절연막은 PE-TEOS, USG 및 FSG로 구성된 군으로부터 선택되는 어느 하나를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성방법.
  6. 제 1 항에 있어서,
    상기 층간절연막 상에 캡핍층 및 하부 반사방지막을 차례로 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성방법.
  7. 제 6 항에 있어서,
    상기 하부 반사방지막은 유기물 또는 무기물로 형성하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성방법.
  8. 제 6 항에 있어서,
    상기 하부 반사방지막은 200 내지 3,000 Å의 두께로 형성하는 것을 특징으 로 하는 반도체 소자의 듀얼 다마신 패턴 형성방법.
KR1020050077449A 2005-08-23 2005-08-23 반도체 소자의 듀얼 다마신 패턴 형성방법 KR100621813B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050077449A KR100621813B1 (ko) 2005-08-23 2005-08-23 반도체 소자의 듀얼 다마신 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050077449A KR100621813B1 (ko) 2005-08-23 2005-08-23 반도체 소자의 듀얼 다마신 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR100621813B1 true KR100621813B1 (ko) 2006-09-11

Family

ID=37624552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050077449A KR100621813B1 (ko) 2005-08-23 2005-08-23 반도체 소자의 듀얼 다마신 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100621813B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101132887B1 (ko) * 2005-10-07 2012-04-03 매그나칩 반도체 유한회사 반도체 소자의 듀얼 다마신 패턴 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101132887B1 (ko) * 2005-10-07 2012-04-03 매그나칩 반도체 유한회사 반도체 소자의 듀얼 다마신 패턴 형성방법

Similar Documents

Publication Publication Date Title
JP2003133415A (ja) 半導体素子の導電配線形成方法
JP2005101433A (ja) 半導体装置およびその製造方法
US6645864B1 (en) Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning
KR100641506B1 (ko) 반도체 소자 세정 방법
KR100621813B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
JP2006054251A (ja) 半導体装置の製造方法
US7276439B2 (en) Method for forming contact hole for dual damascene interconnection in semiconductor device
JP2008010824A (ja) 半導体メモリ素子の製造方法
KR100281129B1 (ko) 배선 형성 방법
KR100290466B1 (ko) 반도체소자의 제조방법
KR100475532B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100676609B1 (ko) 구리 금속 배선의 형성 방법 및 그에 의해 형성된 구리금속 배선을 포함하는 반도체 소자
KR100538634B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2016225418A (ja) 半導体装置の製造方法
KR100699593B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100413496B1 (ko) 반도체 소자의 금속배선 형성방법
KR100539446B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR101005738B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100917099B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100996161B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR101068126B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100456421B1 (ko) 반도체 소자의 제조 방법
KR20020028492A (ko) 반도체 소자의 콘택홀 형성 방법
KR100707657B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
KR100815948B1 (ko) 자기정렬 듀얼 다마신 공정을 이용한 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160817

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 13