KR100707657B1 - 반도체 소자의 구리 금속 배선 형성 방법 - Google Patents

반도체 소자의 구리 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100707657B1
KR100707657B1 KR1020050099756A KR20050099756A KR100707657B1 KR 100707657 B1 KR100707657 B1 KR 100707657B1 KR 1020050099756 A KR1020050099756 A KR 1020050099756A KR 20050099756 A KR20050099756 A KR 20050099756A KR 100707657 B1 KR100707657 B1 KR 100707657B1
Authority
KR
South Korea
Prior art keywords
film
hard mask
thin film
etching
mask thin
Prior art date
Application number
KR1020050099756A
Other languages
English (en)
Inventor
이기민
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050099756A priority Critical patent/KR100707657B1/ko
Application granted granted Critical
Publication of KR100707657B1 publication Critical patent/KR100707657B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 반도체 소자의 구리 금속 배선 형성 방법은 기판 또는 하부 금속 배선 위에 제1 질화막, 산화막, 하드 마스크 박막을 순차적으로 형성한다. 다음으로, 하드 마스크 박막을 선택적으로 식각하여 홀오프닝을 형성하고, 하드 마스크 박막 위에 홀 보다 넓은 트렌치 오프닝을 갖는 감광막을 형성한다. 이후, 하드마스크를 마스크로 하여 홀오프닝 하부의 산화막을 식각하여 비아홀을 형성하고, 동시에 감광막을 마스크로 하여 감광막의 트렌치 오프닝에 드러난 하드 마스크 박막을 식각하는 제1 식각 단계를 진행한다. 다음으로, 기판을 계속 식각하여 제1 식각 단계에서 식각된 하드 마스크 박막 하부의 산화막을 식각하여 트렌치를 형성하고, 동시에 제1 식각 단계에서 형성된 비아홀을 제1 질화막이 노출되도록 더 깊이 식각하는 제2 식각 단계를 진행한다. 이후, 비아를 통해 노출된 제1 질화막 및 하드 마스크 박막을 동시에 제거한다. 이어서, 비아 및 트렌치의 측벽 및 바닥에 장벽 금속막 및 시드층을 형성하고, 비아 및 트렌치 내부에 전기도금법으로 구리층을 형성한 이후 구리층을 산화막이 노출될 때까지 화학적 기계적 연마하여 반도체 소자의 구리 금속 배선을 완성한다.
구리 배선, 이중 다마신(dual damascene), 트렌치, 비아

Description

반도체 소자의 구리 금속 배선 형성 방법{Method for Forming Copper Metal Line in Semiconductor Device}
도 1a에서 도 1g은 종래의 기술에 따른 이중 다마신 공정을 이용하여 반도체 소자의 구리 금속 배선을 형성하는 방법을 나타내는 단면도들이다.
도 1h는 종래의 기술에 따른 반도체 소자의 구리 금속 배선에서 발생한 마이크로 브리지를 나타내는 도면이다.
도 2a에서 도 2g은 본 발명의 실시예에 따른 이중 다마신 공정을 이용하여 반도체 소자의 구리 금속 배선을 형성하는 방법을 나타내는 단면도들이다.
<도면에 사용된 참조 번호의 설명>
10: 기판 11: 질화막
12: 산화막 13: 하드 마스크 박막
14: 비아 14a: 폴리머 계열의 감광막
14b: 홀오프닝 15: 트렌치
15a: 감광막 15b: 트렌치 오프닝
16: 장벽 금속막 17: 시드층
18: 구리 19: 마이크로 브리지
본 발명은 반도체 소자의 제조 기술에 관한 것으로서, 좀 더 구체적으로는 이중 다마신 공정을 이용하여 반도체 소자의 구리 금속 배선을 형성하는 방법에 관한 것이다.
반도체 소자의 고속화 및 고집적화의 실현을 위하여 구리 배선을 이용한 디바이스 응용 기술이 많이 요구되고 있다. 반도체 제조 공정은 실리콘 기판에 트랜지스터를 형성하는 기판 공정(Front End of the Line, FEOL)과 배선을 형성하는 배선 공정(Back End Of the Line, BEOL)으로 구분된다. 배선기술은 반도체 집적 회로에서 개별 트랜지스터를 서로 연결하여 회로를 구성하는 전원공급 및 신호전달의 통로를 실리콘 위에 구현하는 기술이다.
이러한 배선 기술에서 높은 EM(Electro-migration) 내성을 갖는 재료인 구리(Cu)를 이용한 배선이 활발히 개발되고 있다. 그런데, 구리는 식각이 용이하지 않고 공정 중에 산화되는 문제점으로 인하여 구리 금속 배선 형성을 위하여는 이중 다마신(dual damascene) 공정 기술이 보편적으로 이용되고 있다.
이중 다마신 공정에서는 층간 절연막에 비아(via)와 트렌치(trench)를 형성한 후 구리를 매립하고 화학기계적 연마(Chemical Mechanical Polishing) 공정으로 평탄화시킴으로써 구리 배선을 형성하게 된다.
이중 다마신 공정을 이용하여 금속 배선을 형성하는 종래 기술 중의 하나를 도 1a에서 도 1g에 도시하였다.
도 1a를 참조하면, 먼저 기판(10) 또는 하부 금속 배선(도시되지 않음) 위에 층간 절연막으로서 질화막(11)과 산화막(12)을 차례로 증착한다.
이어서, 도 1b에 도시된 바와 같이, 사진 식각 공정을 이용하여 산화막(12) 안에 비아홀(14)을 형성한다. 여기서, 산화막(12) 아래에 형성된 질화막(11)이 식각 정지층으로 이용된다.
다음으로, 도 1c에 도시된 바와 같이, 폴리머(Polymer) 계열의 감광막(14a)을 전면 도포하고 패터닝하여 비아홀(14) 내부에만 감광막(14a)을 남긴다.
이어서, 도 1d에 도시된 바와 같이, 사진 식각 공정을 이용하여 산화막(12)을 식각하여 트렌치(15)를 형성한다. 이때, 산화막(12)이 식각되면서, 비아홀(14) 내부에 형성된 폴리머 계열의 감광막(14a)의 일부도 함께 식각된다.
다음으로, 도 1e에 도시된 바와 같이, 비아홀(14) 내부에 잔존하는 감광막(도 1d의 14a)을 제거한 후, 비아홀(14) 안에 노출된 질화막(11)을 제거한다.
이어서, 도 1f에 도시된 바와 같이, 결과물 전면에 장벽 금속막(16)을 증착한 후, 비아홀(14)과 트렌치(15) 내부에 전기도금법을 이용하여 구리(18)를 매립한다.
다음으로, 도 1g에 도시된 바와 같이, 화학적 기계적 연마(CMP) 공정을 이용하여 산화막(12) 표면까지 구리(18)를 제거함으로써 일련의 구리 금속 배선 형성 공정을 완성한다.
그런데 위에서 설명한 종래의 금속 배선 형성 방법은 비아홀과 트렌치를 동시에 형성하지 못하기 때문에 비아홀과 트렌치를 형성하기 위해 많은 단계를 거치 는 공정을 진행하여야 한다. 또한, 비아 안에 노출된 질화막을 제거하는 공정에서, 도 1h과 같이, 트렌치(15) 상부의 산화막(12)이 함께 식각되면서 마이크로 브리지(micro bridge, 19) 같은 불량이 발생하여 반도체 소자의 수율을 감소시키는 원인으로 작용하기도 한다.
본 발명의 목적은 이중 다마신 공정에서 하드 마스크 박막을 이용하여 비아홀과 트렌치를 동시에 형성하고, 층간 절연막을 보호함으로써 패턴 불량 등의 결함을 방지할 수 있는 반도체 소자의 구리 금속 배선의 형성 방법을 제공하는 것이다.
본 발명에 따른 반도체 소자의 구리 금속 배선 형성 방법은 (a) 기판 또는 하부 금속 배선 위에 제1 질화막, 산화막, 하드 마스크 박막을 순차적으로 형성하는 단계와, (b) 상기 하드 마스크 박막을 선택적으로 식각하여 홀오프닝을 형성하는 단계와, (c) 상기 하드 마스크 박막 위에 상기 홀 보다 넓은 트렌치 오프닝을 갖는 감광막을 형성하는 단계와, (d) 상기 하드마스크를 마스크로 하여 상기 홀오프닝 하부의 상기 산화막을 식각하여 비아홀을 형성하고, 동시에 상기 감광막을 마스크로 하여 상기 감광막의 트렌치 오프닝에 드러난 상기 하드 마스크 박막을 식각하는 제1 식각 단계와, (e) 상기 기판을 계속 식각하여 상기 제1 식각 단계에서 식각된 상기 하드 마스크 박막 하부의 상기 산화막을 식각하여 트렌치를 형성하고, 동시에 상기 제1 식각 단계에서 형성된 상기 비아홀을 제1 질화막이 노출되도록 더 깊이 식각하는 제2 식각 단계와. (f) 상기 비아를 통해 노출된 상기 제1 질화막 및 상기 하드 마스크 박막을 동시에 제거하는 단계와, (g) 상기 비아 및 상기 트렌치의 측벽 및 바닥에 장벽 금속막 및 시드층을 형성하는 단계와, (h) 상기 비아 및 상기 트렌치 내부에 전기도금법으로 구리층을 형성하는 단계와, (i) 상기 구리층을 상기 산화막이 노출될 때까지 화학적 기계적 연마하는 단계를 포함한다. 여기서, 상기 (a) 단계에서 상기 산화막은 FSG 막으로 형성하는 것이 바람직하다. 또한, 상기 하드 마스크 박막은 제2 질화막으로 형성하며, 상기 제2 질화막은 상기 제1 질화막과 실질적으로 동일한 두께로 형성되는 것이 바람직하다.
실시예
도 2a에서 도 2g은 본 발명의 실시예에 따른 이중 다마신 공정을 이용한 금속 배선 형성 방법을 나타내는 단면도들이다.
먼저, 도 2a를 참조하면, 기판(10) 및 하부 금속 배선(도시되지 않음) 위에 확산방지층(berrier layer)으로 질화막(11)을 형성하고, 층간 절연막으로 산화막(12)을 형성한다. 여기서, 산화막(12)은 FSG(fluorinated silicate glass)막으로 형성한다. 이후, 하드 마스크 박막(13)을 형성한다. 이때, 하드 마스크 박막(13)은 질화막으로 형성하고, 하드 마스크 박막(13)의 두께는 산화막(12)의 하부에 있는 질화막(11)의 두께와 실질적으로 동일한 두께로 형성한다. 여기서, 하드 마스크 박막(13)은 후술하는 비아홀 및 트렌치를 동시에 형성하는 공정에서 사용되며, 또한 비아홀 및 트렌치를 형성한 이후에, 비아홀 안에 노출된 질화막을 제거하는 후속 공정에서 트렌치 상부의 산화막을 보호하기 위한 막으로 이용된다.
이어서, 하드 마스크 박막(13) 위에 사진 식각 공정을 이용하여 하드 마스크 박막(13)을 선택적으로 식각하여 비아홀을 형성하기 위한 홀오프닝(14b)을 형성한다. 여기서, 홀오프닝(14b)를 식각하는 공정 조건은 소스 파워(Source Power)를 300 ~ 500W, 바이어스 파워(Bias Power)를 0 ~ 200W로 하고, 가스는 플루오르메탄(CH3F)을 10 ~ 50sccm, 메탄(CF4)을 5 ~ 20sccm, 산소(O2)를 50 ~ 200sccm, 아르곤(Ar)을 200 ~ 300sccm으로 하는 혼합 가스를 사용한다.
다음으로, 도 2b에 도시된 바와 같이, 하드 마스크 박막(13) 위에 사진 공정을 이용하여 감광막(15a)을 형성한다. 여기서, 감광막(15a)은 하드 마스크 박막(13) 내에 형성된 홀오프닝(14b)보다 넓은 트렌치 오프닝(15b)을 갖도록 형성한다. 이때, 트렌치 오프닝(15b)에 의해서 트렌치가 형성될 영역이 정해진다.
이어서, 감광막(15a) 및 하드마스크(13)를 마스크로 사용하여 2단계 식각 공정으로 산화막(12)을 식각함으로써, 비아홀(14)과 트렌치(15)를 동시에 형성한다. 이때, 비아홀(14)과 트렌치(15)는 2단계 식각 공정으로 하드마스크(13)와 산화막(12)의 식각비를 조절하여 형성한다. 먼저, 제1 식각 단계에서는 감광막(15a)의 트렌치 오프닝(15b) 상에 드러난 하드 마스크 박막(13)을 마스크로 하여 홀오프닝(14b) 하부의 산화막(12)을 식각하여, 도 2c와 같이, 비아홀(14)을 형성된다. 동시에, 감광막(15a)을 마스크로 하여 감광막(15a)의 트렌치 오프닝(15b) 상의 질화막으로 형성된 하드 마스크 박막(13)을 완전히 식각하여 트렌치(15)가 형성될 산화막(12)의 일부 영역이 드러나게 한다. 여기서, 제1 식각 단계의 공정 조건은, 소스 파워를 800 ~ 1500W, 바이어스 파워를 100 ~ 500W로 하고, 가스는 8불화시크로부탄(C4F8)을 5 ~ 20sccm, 트리 플로로 메탄(CHF3)을 5 ~ 15sccm, 산소를 30 ~ 50sccm, 아르곤을 200 ~ 300sccm으로 하는 혼합 가스를 사용하는 것이 바람직하다. 이에 의해 하드 마스크 박막(13)에 대한 산화막(12)의 식각 선택비가 1:2 ~ 4로 조절되어 식각된다. 이어서, 제2 식각 단계로 기판을 계속해서 식각한다. 도 2d에 도시된 바와 같이, 제1 식각 단계에서 식각된 하드 마스크 박막(13) 하부의 산화막(12)을 식각하여 트렌치(15)를 형성하고, 동시에 제1 식각 단계에서 형성된 비아홀(14)을 질화막(11)이 노출되도록 더 깊이 식각한다. 이때, 제2 식각 단계의 공정 조건은 소스 파워를 800 ~ 1500W, 바이어스 파워를 100 ~ 500W으로 하고, 가스는 8불화시크로부탄을 5 ~ 20sccm(또는 옥타 플루오로펜텐(C5F8)을 10 ~ 50 sccm), 산소를 20 ~ 40sccm, 아르곤을 200 ~ 300sccm으로 하거나, 또는 옥타 플루오로펜텐(C5F8)을 10 ~ 50 sccm, 산소를 20 ~ 40sccm, 아르곤을 200 ~ 300sccm으로 하는 혼합 가스로 하여, 비아홀(14) 하부의 질화막(11)의 식각을 최소로 하면서 비아홀(14)와 트렌치(15)를 형성한다.
다음으로, 도 2e에 도시된 바와 같이, 감광막(15a)을 제거한 후, 비아홀(14) 안에 노출된 질화막(11) 및 하드 마스크 박막(13)을 제거한다. 여기서, 공정 조건은, 소스 파워를 300 ~ 500W, 바이어스 파워를 0 ~ 200W으로 하고, 가스는 플루오르메탄을 10 ~ 20sccm, 메탄을 20 ~ 30sccm, 산소를 10 ~ 50sccm, 아르곤을 200 ~ 300sccm으로 하는 혼합 가스를 이용하여 질화막(11)과 하드 마스크 박막(13)을 동시에 제거한다. 이때, 하드 마스크 박막(13)에 의해서 트렌치(15) 상부의 산화막 (12) 식각이 방지되므로 패턴 브리지 현상을 방지할 수 있다.
이어서, 도 2f에 도시된 바와 같이, 비아(14) 및 트렌치(15)의 측벽 및 바닥에 장벽 금속막(16)과 시드층(17)을 증착한 후, 비아홀(14)과 트렌치(15) 내부에 전기도금법(Electro Chemical Plating)을 이용하여 구리(18)로 매립한다.
이어서, 도 2g에 도시된 바와 같이, 화학적 기계적 연마 공정을 이용하여 산화막(12)까지 구리(18)를 제거함으로써 일련의 구리(18) 금속 배선 형성 공정을 완성한다.
본 발명에 따른 구리 금속 배선의 형성 방법은 이중 다마신 공정에서 하드 마스크 박막을 이용하여 비아홀과 트렌치를 동시에 형성할 수 있으므로, 종래의 구리 금속 배선의 형성을 위한 이중 다마신 공정 단계를 단축할 수 있어 제조 비용의 절감을 꾀할 수 있다.
또한, 본 발명에 따르면, 하드 마스크 박막을 형성하여 트렌치 상부의 산화막 식각을 방지함으로써, 종래의 구리 금속 배선의 형성 공정에서 발생하였던 패턴 브리지와 같은 결함을 방지할 수 있어 반도체 소자의 수율을 향상시킬 수 있다.
발명의 바람직한 실시예에 대해 개시하였으며, 비록 특정 용어들이 사용되었으나 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것이 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (7)

  1. (a) 기판 또는 하부 금속 배선 위에 제1 질화막, 산화막, 하드 마스크 박막을 순차적으로 형성하는 단계와,
    (b) 상기 하드 마스크 박막을 선택적으로 식각하여 홀오프닝을 형성하는 단계와,
    (c) 상기 하드 마스크 박막 위에 상기 홀 보다 넓은 트렌치 오프닝을 갖는 감광막을 형성하는 단계와,
    (d) 상기 하드마스크를 마스크로 하여 상기 홀오프닝 하부의 상기 산화막을 식각하여 비아홀을 형성하고, 동시에 상기 감광막을 마스크로 하여 상기 감광막의 트렌치 오프닝에 드러난 상기 하드 마스크 박막을 식각하는 제1 식각 단계와,
    (e) 상기 기판을 계속 식각하여 상기 제1 식각 단계에서 식각된 상기 하드 마스크 박막 하부의 상기 산화막을 식각하여 트렌치를 형성하고, 동시에 상기 제1 식각 단계에서 형성된 상기 비아홀을 제1 질화막이 노출되도록 더 깊이 식각하는 제2 식각 단계와.
    (f) 상기 비아를 통해 노출된 상기 제1 질화막 및 상기 하드 마스크 박막을 동시에 제거하는 단계와,
    (g) 상기 비아 및 상기 트렌치의 측벽 및 바닥에 장벽 금속막 및 시드층을 형성하는 단계와,
    (h) 상기 비아 및 상기 트렌치 내부에 전기도금법으로 구리층을 형성하는 단계와,
    (i) 상기 구리층을 상기 산화막이 노출될 때까지 화학적 기계적 연마하는 단계를 포함하는 반도체 소자의 구리 금속 배선의 형성 방법.
  2. 제1항에서,
    상기 (a) 단계에서 상기 산화막은 FSG 막으로 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선의 형성 방법.
  3. 제1항에서,
    상기 하드 마스크 박막은 제2 질화막으로 형성하며, 상기 제2 질화막은 상기 제1 질화막과 실질적으로 동일한 두께로 형성되는 것을 특징으로 하는 반도체 소자의 구리 금속 배선의 형성 방법.
  4. 제1항에서,
    상기 (b)단계에서 상기 홀오프닝은 플루오르메탄, 메탄, 산소 및 아르곤을 포함하는 혼합 가스를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선의 형성 방법.
  5. 제1항에서,
    상기 제1 식각 단계는 8불화시크로부탄, 트리 플로로 메탄, 산소 및 아르곤을 포함하는 혼합 가스를 사용하여 수행하고, 상기 하드 마스크 박막에 대한 상기 산화막의 식각 선택비를 1: 2 ~ 4로 조절하여 수행하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선의 형성 방법.
  6. 제1항에서,
    상기 제2 식각 단계는 8불화시크로부탄, 산소 및 아르곤을 포함하는 혼합 가스, 또는 옥타 플루오로펜텐, 산소 및 아르곤을 포함하는 혼합 가스를 사용하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선의 형성 방법.
  7. 제1항에서,
    상기 (f)단계에서 상기 비아를 통해 노출된 상기 제1 질화막 및 상기 하드 마스크 박막의 제거는 플루오르메탄, 메탄, 산소 및 아르곤을 포함하는 혼합 가스를 이용하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선의 형성 방법.
KR1020050099756A 2005-10-21 2005-10-21 반도체 소자의 구리 금속 배선 형성 방법 KR100707657B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050099756A KR100707657B1 (ko) 2005-10-21 2005-10-21 반도체 소자의 구리 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050099756A KR100707657B1 (ko) 2005-10-21 2005-10-21 반도체 소자의 구리 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR100707657B1 true KR100707657B1 (ko) 2007-04-13

Family

ID=38161871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050099756A KR100707657B1 (ko) 2005-10-21 2005-10-21 반도체 소자의 구리 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100707657B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386622B1 (ko) 2001-06-27 2003-06-09 주식회사 하이닉스반도체 듀얼 다마신 배선 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386622B1 (ko) 2001-06-27 2003-06-09 주식회사 하이닉스반도체 듀얼 다마신 배선 형성방법

Similar Documents

Publication Publication Date Title
US6225217B1 (en) Method of manufacturing semiconductor device having multilayer wiring
CN102760693B (zh) 形成半导体器件的方法
JP2003197738A (ja) 半導体装置のマスク層および二重ダマシーン相互接続構造
JP2002043419A (ja) 半導体装置の製造方法及び半導体装置
US20040219796A1 (en) Plasma etching process
US8034722B2 (en) Method of forming dual damascene semiconductor device
KR101192410B1 (ko) 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법
KR20000048294A (ko) 듀얼 다마신 배선의 형성방법
KR20010098774A (ko) 반도체 장치와 그 제조 방법
US20060134921A1 (en) Plasma etching process
KR100602086B1 (ko) 반도체 소자의 배선 형성방법
KR100707657B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
EP1646083A1 (en) Alternative dual damascene patterning approach
US7326645B2 (en) Methods for forming copper interconnect of semiconductor devices
JP3683570B2 (ja) 半導体装置の製造方法
JP3774399B2 (ja) デュアルダマシン構造体及びその形成方法、並びに半導体装置及びその製造方法
KR100737701B1 (ko) 반도체 소자의 배선 형성 방법
KR100685137B1 (ko) 구리 금속 배선의 형성 방법 및 그에 의해 형성된 구리금속 배선을 포함하는 반도체 소자
KR101138082B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100857989B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100613296B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100613376B1 (ko) 반도체 소자의 제조 방법
KR100456421B1 (ko) 반도체 소자의 제조 방법
JP2005217223A (ja) 半導体装置の製造方法
KR100727702B1 (ko) 반도체 소자의 구리배선 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120319

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee