KR20000048294A - 듀얼 다마신 배선의 형성방법 - Google Patents

듀얼 다마신 배선의 형성방법 Download PDF

Info

Publication number
KR20000048294A
KR20000048294A KR1019990059830A KR19990059830A KR20000048294A KR 20000048294 A KR20000048294 A KR 20000048294A KR 1019990059830 A KR1019990059830 A KR 1019990059830A KR 19990059830 A KR19990059830 A KR 19990059830A KR 20000048294 A KR20000048294 A KR 20000048294A
Authority
KR
South Korea
Prior art keywords
film
interlayer insulating
insulating film
etching
buried
Prior art date
Application number
KR1019990059830A
Other languages
English (en)
Inventor
이께다마사요시
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20000048294A publication Critical patent/KR20000048294A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

듀얼 다마신 배선형성 공정에서, 층간절연막을 하층도체층상에 형성하고 비아홀 패턴용 개구를 갖는 레지스트막을 이 층간절연막내에 형성한다. 레지스트막을 마스크로서 이용하여, 층간절연막을 에칭하여 비아홀을 형성하고 이 비아홀을 층간절연막보다 더 고속의 에칭속도를 갖는 재료로 충전하여 매입막을 형성한다. 그후, 배선홈 패턴용 개구를 갖는 레지스트막을 매입막상에 형성하고 이 매입막과 층간절연막을 레지스트막을 마스크로서 이용하여 에칭하여 층간절연막상에 배선홈을 형성한다. 이 공정은 층간절연막의 에칭잔존물에 의해 기인한 임의의 허용할 수 없는 물질이 에칭단계에서 잔존하지 않아, 조악한 배선이 되지않는 것을 보장한다.

Description

듀얼 다마신 배선의 형성방법{PROCESS FOR FORMING DUAL DAMASCENE WIRING}
본 발명은 다층배선기술 등에 사용되는 듀얼 다마신배선의 형성방법에 관한 것이다.
반도체 집적회로의 다층배선을 형성하는 효율적인 방법은 다마신 (damascene) 기술을 포함한다. 이 기술중에서, 듀얼 다마신기술은 공정을 간략화하고 TAT (Turn-and Around-Time) 를 감소시키는 공정을 촉진하여 제조비용을 현저히 절감시키는 장점을 갖고 있다. 듀얼 다마신기술에서, 상층배선이 형성되는 배선홈과 이 상층배선을 하층배선 또는 기판에 접속하는 비아홀 또는 콘택트홀 (이하, 모두 집합적으로 "비아홀"이라 함)을 절연층에 형성한 후, 금속막을 이 배선홈 및 비아홀에 동시에 충전하여 배선과 비아를 동시에 형성한다.
도 1(a) 내지 도 1(c) 는 종래의 듀얼 다마신 기술을 이용하여 배선을 형성하는 방법을 공정순으로 도시한 단면도이다. 먼저, 도 1(a) 에 도시된 바와 같이, 실리콘 산화 (SiO2) 막 (2) 을 실리콘기판 (1) 상에 층간절연막으로서 형성한다. 실리콘 산화막 (2) 상에 실리콘 질화 (SiN) 막 (3) 을 형성하고, 이 실리콘 질화막 (3) 상에 레지스트막 (4) 을 더 형성한다. 포토리소그래피를 이용하여, 레지스트막 (4) 을 패터닝하여 비아홀을 형성한다. 그후, 레지스트막 (4) 을 마스크로서 이용하여 실리콘 질화막 (3) 을 플라즈마 에칭하여 실리콘 질화막 (3) 상에 비아홀 패턴 (5) 을 형성한다.
그후, 도 1(b) 에 도시된 바와 같이, 실리콘 산화막 (6) 을 전체표면상에 형성한다. 그후, 실리콘 산화막 (6) 의 표면을 CMP (Chemical Mechanical Polishing) 처리하여 이 표면을 평탄화한다.
다음에, 도 1(c) 에 도시된 바와 같이, 레지스트막 (7) 을 실리콘 산화막 (6) 상에 형성하고 배선홈의 형태 (9) 로 패터닝한다. 그후, 레지스트막 (7) 과 실리콘 질화막 (3) 을 이용하여 에칭을 수행하여 실리콘 산화막 (2) 내에 비아홀을 개구하고 실리콘 산화막 (6) 상에 배선홈을 형성한다. 이 경우, 실리콘 질화막의 에칭속도에 대한 실리콘 산화막의 에칭속도의 비에 관한 에칭선택비 (실리콘 산화막의 에칭속도/실리콘 질화막의 에칭속도) 가 높은 에칭방법을 이용하여 에칭을 수행함으로써, 비아홀이 개구될 때까지 실리콘 질화막 (3) 은 마스크로서 잔존한다.
그후, 레지스트막 (7) 을 제거하고 도전재료를 비아홀 및 배선홈내에 충전하여 비아 및 배선을 형성한다.
이 종래의 듀얼 다마신 배선의 형성방법에서는, 도 1(c) 에 도시된 바와 같이, 비아홀 패턴 (5) 과 배선홈 패턴 (9) 사이에 불일치가 발생한 경우, 배선과 비아 사이의 접촉면적이 작아져, 접촉저항이 증가한다고 하는 난점이 생긴다. 또한, 비아홀의 종횡비 (aspect ratio) 가 높아지면, 즉, 비아홀의 폭에 대한 깊이의 비가 커지면, 스토퍼 (stopper) 로서 이용되는 실리콘 질화막 (3) 의 에칭속도에 대한 실리콘 산화막 (2) 의 에칭속도의 비에 관한 에칭선택비를 현저하게 증가할 필요가 있다. 그러나, 이러한 에칭조건을 실시하는 것은 공정상 곤란하다. 또한, 도 1(c) 에 도시된 바와 같이, 비아홀의 상측 에지부는 에칭된 후 상당히 제거된다.
도 1(a) 내지 도 1(c) 에 도시된 상기 종래기술의 난점을 해결할 수 있는 듀얼 다마신 배선을 형성하는 다른 종래방법으로서, 도 2(a) 내지 도 2(d) 에 도시된 도면이 제안되어 있다 (일본 특개평 (JP-A) 제 H8-335634 및 H10-223755 호). 도 2(a) 내지 도 2(d) 는 다른 종래의 듀얼 다마신 배선의 형성방법을 공정순으로 도시한 단면도이다. 도 2(a) 에 도시된 바와 같이, 실리콘 산화막 (12) 을 실리콘 기판 (11) 상에 형성하고 실리콘 산화막 (12) 를 포토리소그래피를 이용하여 에칭하여 비아홀 (13) 을 형성한다.
그후, 도 2(b) 에 도시된 바와 같이, 유기화합물을 전체표면에 도포하여 비아홀 (13) 을 유기화합물막 (14) 으로 충전하고 레지스트막 (15) 을 실리콘 산화막 (12) 및 유기화합물막 (14) 상에 형성한다. 배선홈의 패턴 (16) 은 이를 포토리소그래피를 이용하여 패터닝함으로써 레지스트막 (15) 내에 형성된다. 이 유기화합물의 에칭속도는 층간절연막인 실리콘 산화막의 에칭속도의 1/2 이하이다.
다음에, 도 2(c) 에 도시된 바와 같이, 레지스트막 (15) 의 배선패턴을 마스크로서 이용하여, 유기화합물막 (14) 및 실리콘 산화막 (12) 을 플라즈마 에칭하여 배선홈 (16) 을 형성한다. 이 경우, 실리콘 산화막 (12) 의 에칭속도는 비아홀 (13) 내에 충전된 유기화합물막의 에칭속도보다 더 높으므로, 유기화합물막 (14) 은 배선홈 (16) 이 에칭되는 동안에 비아홀 내에 제거되지 않은 채로 잔존한다.
그후, 레지스트막 (15) 및 유기화합물막 (14) 을 제거하고 이에 의해 비아홀 (13) 을 배선홈 (16) 과 함께 형성한다. 그후, 이 배선홈 (16) 및 비아홀 (13) 을 충전하여 배선 및 비아를 형성한다.
상기 방식으로 구성된 종래방법에서는, 도 2(c) 에 도시된 바와 같이, 비아홀과 배선홈 사이에 불일치가 발생한 경우에도, 비아홀 (13) 내에 충전된 비아와 배선홈 (16) 내에 충전된 배선 사이의 접촉면적은 감소하지 않는다. 이에 따라, 둘 사이의 접촉저항은 충분히 낮다. 또한, 도 1(a) 내지 도 1(c) 에 도시된 종래기술에서는, 비아홀의 종횡비가 증가한 경우, 실리콘 질화막 (3) 의 에칭속도에 대한 실리콘 산화막의 에칭속도의 비를 현저히 증가할 필요가 있다. 그러나, 도 2(a) 내지 도 2(d) 에 도시된 종래기술에서는, 이러한 에칭조건을 실시할 필요가 없다.
그러나, 듀얼 다마신을 형성하는 종래의 방법에서는, 다음과 같은 문제점이 있다. 구체적으로, 도 2(a) 에 도시된 바와 같이, 비아홀 (13) 이 에칭에 의해 형성될 때, 에칭 특성상, 비아홀 (13) 은 상부 개구부측이 횡단면적이 넓고 하부측이 횡단면적이 좁다. 이에 따라, 비아홀 (13) 의 측면은 상방이 후방으로 휘어지도록 약간 경사져 있다.
비아홀 (13) 의 측면은 이와 같이 경사져 있다. 그러므로, 도 2(c) 의 단계에서 에칭에 의해 배선홈을 형성하고자 할 때, 유기화합물막 (14) 의 에칭선택비가 실리콘 산화막 (12) 의 에칭선택비보다 작기 때문에, 유기화합물막 (14) 의 상단부의 측면에지로부터 돌출한 부분은 실리콘 산화막 (12) 에 대한 에칭 마스크로서 역할하여, 그 돌출부 바로 아래에, 실리콘 산화막 (12) 의 에칭잔존물이 남는다. 이 때문에, 도 2(d) 에 도시된 바와 같이, 실리콘 산화막의 돌기물 (17) 은 유기화합물막 (14) 이 제거된 후에도 비아홀 (13) 의 상단부에 잔존한다. 돌기물 (17) 은 배선내에서 혼재하여, 예컨대, 배선의 도전불량을 초래한다.
본 발명의 목적은, 층간절연막의 에칭잔존물에 기인한 임의의 허용할 수 없는 물질이 에칭단계에서 잔존하지 않아서, 배선불량을 발생시키지 않는 것을 보장하는 듀얼 다마신 배선의 형성방법을 제공하는 것이다.
본 발명의 제 1 태양에 따라 듀얼 다마신 배선을 형성하는 방법은,
하층도체층 상에 층간절연막을 형성하는 단계,
층간절연막 상에, 홀 패턴의 개구를 갖는 제 1 레지스트막을 형성하는 단계,
제 1 레지스트막을 마스크로서 이용하여 층간절연막을 에칭하여 홀을 형성하는 단계,
홀을 층간절연막보다 에칭속도가 더 빠른 재료로 충전하여 매입막을 형성하는 단계,
이 매입막 상에, 배선홈 패턴의 개구를 갖는 제 2 레지스트막을 형성하는 단계, 및
제 2 레지스트막을 마스크로서 이용하여 매입막 및 층간절연막을 에칭하여 층간절연막 내에 배선홈을 형성하는 단계를 포함한다.
본 발명의 제 2 태양에 따라 듀얼 다마신 배선을 형성하는 방법은,
층간절연막을 하층도체층상에 형성하는 단계,
이 층간절연막상에, 배선홈 패턴의 개구를 갖는 제 1 레지스트막을 형성하는 단계,
제 1 레지스트막을 마스크로서 이용하여 층간절연막을 에칭하여 배선홈을 형성하는 단계,
층간절연막보다 더 빠른 에칭속도를 갖는 재료로 배선홈을 충전하여 매입막을 형성하는 단계,
매입막상에, 홀 패턴의 개구를 갖는 제 2 레지스트막을 형성하는 단계, 및
제 2 레지스트막을 마스크로서 이용하여 매입막 및 층간절연막을 에칭하여 층간절연막 내에 홀을 형성하는 단계를 포함한다.
본 발명의 제 3 태양에 따라 듀얼 다마신 배선을 형성하는 방법은,
제 1 층간절연막을 하층도체층 상에 형성하는 단계,
제 1 층간절연막 상에, 홀 패턴의 개구를 갖는 제 1 레지스트막을 형성하는 단계,
제 1 레지스트막을 마스크로서 이용하여 제 1 층간절연막을 에칭하여 홀을 형성하는 단계,
이 홀을 제 1 층간절연막보다 빠른 에칭속도를 갖는 재료로 충전하여 매입막을 형성하는 단계,
제 2 층간절연막을 전체표면에 형성하는 단계,
제 2 층간절연막상에, 배선홈 패턴의 개구를 갖는 제 2 레지스트막을 형성하는 단계, 및
제 2 레지스트막을 마스크로서 이용하여 제 2 층간절연막을 에칭하여 배선홈을 형성하는 단계를 포함한다.
본 발명의 제 1 및 제 3 태양에서, 배선홈을 형성하는 에칭은 매입막이 홀 내에 충전된 후에 수행된다. 이 경우, 매입막은 층간절연막보다 더 빠른 에칭속도를 갖는 재료를 이용하므로, 매입막의 에칭속도는 층간절연막의 에칭속도보다 더 빠르다. 배선홈이 형성된 후, 홀 내에 잔존하는 매입막의 표면레벨은 홀의 상단에지보다 더 낮다. 결과적으로, 배선홈을 형성할 목적으로 층간절연막을 에칭하는 단계에서, 매입막이 에칭 마스크로서 역할하여 층간절연막의 에칭잔존물을 남기는 일이 없고, 이에 의해, 종래기술에서 발견되는 돌기물의 잔존을 피할 수 있다.
본 발명의 제 2 태양에서, 배선홈이 층간절연막상에 형성된 후, 배선홈은 층간절연막보다 빠른 에칭속도를 갖는 매입막으로 충전된 후, 에칭이 수행되어 홀을 형성한다. 따라서, 홀 측면의 층간절연막에는 에칭잔존물이 남지 않는다.
도 1(a) 내지 도 1(c) 는 종래의 듀얼 다마신 배선의 형성방법을 공정순으로 도시한 단면도.
도 2(a) 내지 도 2(d) 는 다른 종래의 듀얼 다마신 배선의 형성방법을 공정순으로 도시한 단면도.
도 3(a) 내지 도 3(f) 는 본 발명의 제 1 실시예에 따라 듀얼 다마신 배선의 형성방법을 공정순으로 도시한 단면도.
도 4(a) 내지 도 4(c) 는 본 발명의 제 2 실시예에 따라 듀얼 다마신 배선의 형성방법을 공정순으로 도시한 단면도.
도 5(a) 내지 도 5(f) 는 본 발명의 제 3 실시예에 따라 듀얼 다마신 배선의 형성방법을 공정순으로 도시한 단면도.
도 6(a) 내지 도 6(c) 는 본 발명의 제 4 실시예에 따라 듀얼 다마신 배선의 형성방법을 공정순으로 도시한 단면도.
도 7(a) 내지 도 7(f) 는 본 발명의 제 5 실시예에 따라 듀얼 다마신 배선의 형성방법을 공정순으로 도시한 단면도.
도 8(a) 내지 도 8(f) 는 본 발명의 제 6 실시예에 따라 듀얼 다마신 배선의 형성방법을 공정순으로 도시한 단면도.
도 9(a) 내지 도 9(f) 는 본 발명의 제 7 실시예에 따라 듀얼 다마신 배선의 형성방법을 공정순으로 도시한 단면도.
도 10(a) 내지 도 10(f) 는 본 발명의 제 8 실시예에 따라 듀얼 다마신 배선의 형성방법을 공정순으로 도시한 단면도.
*도면의 주요부분에 대한 부호의 설명*
21 : 도체층 22 : 층간절연막
23 : 레지스트막 24 : 매입막
25 : 레지스트막 26 : 배선재료
27 : 에칭 스토퍼층 28 : 제 2 층간절연막
31 : 비아홀 패턴 32 : 비아홀
33 : 배선홈 패턴 34 : 배선홈
35 : 비아 36 : 배선
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 설명한다. 도 3(a) 내지 도 3(c) 는 본 발명의 제 1 실시예에 따라 듀얼 다마신 배선의 형성방법을 공정순으로 도시한 단면도이다. 도 3(a) 에 도시된 바와 같이, 실리콘 산화막과 같은 층간절연막 (22) 은 도체층 (21) 상에 형성되고 레지스트막 (23) 은 층간절연막 (22) 에 도포된다. 그후, 레지스트막 (23) 을 노광 및 현상하여 비아홀을 위한 개구패턴 (31) 을 형성한다. 도체층 (21) 은 다층배선구조의 하층배선 또는 반도체소자가 형성된 기판이다. 층간절연막 (22) 은 배선홈 및 비아홀 (이하, 콘택트홀도 "비아홀"이라 함) 을 형성하기에 충분한 두께를 갖는다. 레지스트막 (23) 은 비아홀 형성에 이용되는 감광성 유기막이다. 또한, 도체층 (21) 이 다층배선의 하층배선인 경우, 도체층 위의 층간절연막에 형성되는 홀은 스루홀이라 하고, 도체층 (21)이 반도체기판인 경우에는, 도체층 위의 층간절연막에 형성된 홀은 콘택트홀이라 한다. 그러나, 스루홀 및 콘택트홀을 포함하여 이러한 홀을 본 발명에서는 비아홀이라 한다.
그후, 레지스트막 (23) 을 마스크로서 이용하여, 층간절연막 (22) 을 에칭하여 층간절연막 (22) 내에 비아홀 (32) 을 형성한다. 이 경우, 층간절연막 (22) 은 비아홀 (32) 내에 약간 잔존한다.
다음에, 도 3(b) 에 도시된 바와 같이, 레지스트막 (23) 을 제거하고 층간절연막 (22) 과는 다른 재료를 비아홀 (32) 내에 충전하여 매입막 (24) 을 형성한다. 매입막 (24) 은, 예컨대, Si3N4, SiON (SixOyNz), 산화막 (SiO2), 및 SiOF (SixOyFz) 등의 무기막, 또는, 폴리실리콘, 유기계산화물 (도포막), 및 무기계산화물 (도포막) 등을 포함한다. 이들 재료의 각 에칭속도는 실리콘 산화물과 같은 층간절연막 (22) 을 구성하는 재료의 에칭속도보다 더 빠르다. 매입막 (24)의 에칭속도에 대한 층간절연막 (22) 의 에칭속도의 비는 1 미만이다. 통상의 무기재료의 각각은 산화물보다 에칭속도가 빠르므로, 매입막 (24) 으로서 다양한 재료를 사용할 수 있다. 이 매입막 (24) 은, 예컨대, CVD (chemical vapor deposition method) 또는 도포에 의해 형성될 수 있다. 매입막 (24) 은, 예컨대, CVDSi3N4막이다.
그후, 감광성 유기막으로 이루어진 레지스트막 (25) 은 매입막 (24) 에 도포되고 레지스트막 (25) 은 포토리소그래피를 이용하여 패터닝되어 배선홈의 패턴 (33) 을 형성한다. 레지스트막 (감광성 유기막) 의 에칭속도에 대한 층간절연막 (실리콘 산화막) 의 에칭속도의 비는, 예컨대, 5 이상이다.
그후, 도 3(c) 에 도시된 바와 같이, 매입막 (24) 및 층간절연막 (22) 은 레지스트막 (25) 을 마스크로서 이용하여 에칭되어 배선홈 (34) 을 형성한다. 이 경우, 층간절연막 (22) 은 상술한 바와 같이 레지스트막 (25) 보다 에칭속도가 더 빠르다 (에칭속도비가 5 이상이다). 그러므로, 층간절연막 (22) 은 레지스트막 (25) 을 마스크로서 이용하여 배선홈 형상으로 에칭된다. 또한, 매입막 (24) 의 에칭속도에 대한 층간절연막 (22) 의 에칭속도의 비는 1 미만이고 매입막 (24) 의 에칭속도는 층간절연막 (22) 의 에칭속도보다 더 빠르므로, 매입막 (24) 은 층간절연막 (22) 보다 더 빨리 에칭된다. 이 때문에, 도 3(c) 에 도시된 바와 같이, 비아홀 (32) 내의 매입막 (24) 의 상면은 비아홀 (32) 의 상단에지보다 더 낮은 레벨에 위치한다. 에칭방법으로서, CHF3가스, O2가스, 및 Ar 가스의 혼합가스를 사용한 플라즈마 에칭을 사용할 수 있다. 이 경우에, 매입막의 에칭속도에 대한 층간절연막의 에칭속도의 비는 1 이하이다.
그후, 도 3(d) 에 도시된 바와 같이, 층간절연막 (22) 이 거의 침식되지 않도록 하여, 배선홈을 형성하는 감광성 유기막인 레지스트막 (25) 및 매입막 (24) 을 제거한다. 매입막 (24) 의 제거를 위해, Cl2가스와 HBr 가스의 혼합가스를 이용한 플라즈마 에칭을 사용할 수 있다. 이 경우에, 층간절연막의 에칭속도에 대한 매입막 (24) 의 에칭속도의 비는 10 이상이다. 또한, 매입막 (24) 을 제거하기 위해서, 웨트 에칭 (wet etching), 등방성 드라이 에칭, 이방성 드라이 에칭 등의 어느 것을 사용하여도 된다. 이 경우, 예컨대, CxFyHz 가스, O2가스, Cl2가스, HBr 가스, 또는 가스 SF6는 등방성 드라이 에칭을 위한 공정가스로서 사용될 수 있다. 이방성 드라이 에칭의 공정가스로서, 예컨대, CxFyHx 가스, O2, Cl2가스, HBr 가스, 또는 SF6가스가 역시 사용될 수도 있다.
또한, 매입막 (24) 의 제거와 동시 또는 제거후에, 비아홀 (23) 의 저부에 잔존하는 층간절연막 (22) 을 제거한다. 이에 의해, 비아홀 (32) 과 배선홈 (34) 이 형성된다.
그후, 도 3(e) 에 도시된 바와 같이, 배선재료 (26) (도전재료) 를 비아홀 (32) 및 배선홈 (34) 내에 충전한다.
그후, 도 3(f) 에 도시된 바와 같이, 배선재료 (26) 의 표면을 CMP 에 의해 연마하여 층간절연막 (22) 의 표면을 노출시킨다. 이로 인해, 비아홀 (32) 내에 비아 (35) 가 형성되고 배선홈 (34) 내에 배선 (36) 이 형성된다.
상기 방식으로 구성된 이 실시예에서, 비아홀 (32) 의 측벽이 상방의 개구폭이 넓도록 하여 경사져 있어도, 매입막 (24) 은 배선홈 (34) 의 형성단계에서 층간절연막 (22) 보다 더 빨리 에칭되므로 매입막은 층간절연막이 에칭될 때 층간절연막 (22) 의 에칭을 방지하는 마스크로서 역할하지 않는다. 그러므로, 층간절연막의 에칭잔존물이 남지 않고, 종래기술과는 달리, 돌기물이 배선중에 혼재하지 않는다.
또한, 이 실시예에서의 비아홀 (32) 을 형성하는 에칭단계에서, 도 3(a) 에 도시된 바와 같이, 이 에칭을 도중에서 정지하여, 비아홀 (32) 의 저부에 층간절연막 (22) 을 약간 잔존시킨다. 구체적으로, 층간절연막 (22) 의 대부분의 에칭 및 비아홀 (32) 에 잔존한 매입막 (24) 의 에칭에 대해, 고 에너지의 드라이 에칭을 사용하여 처리시간을 짧게 한 후, 웨트에칭 또는 저 에너지를 사용한 에칭방법을 사용하고, 이에 의해, 예컨대, 도체층 (21) 이 기판인 경우의 확산층에 대한 손상을 방지할 수 있다.
다음에, 도 4(a) 내지 도 4(c) 를 참조하여 본 발명에 따른 방법의 제 2 실시예를 설명한다. 먼저, 도 4(a) 에 도시된 바와 같이, 매입될 재료보다 더 낮은 에칭속도를 갖는 재료로 이루어진 제 1 층간절연막 (22a) 이 실리콘기판 (21) 상에 형성된다. 그후, 매입될 재료보다 더 빠른 에칭속도를 갖는 재료로 이루어진 제 2 층간절연막 (22b) 이 제 1 층간절연막 (22a) 상에 형성된다. 이 실시예에서, 상술한 바와 같이, 층간절연막은 상이한 재료를 적층한 것이다. 그후, 레지스트막 (23) 을 제 2 층간절연막 (22b) 에 도포한다. 비아홀의 패턴 (31) 을 패터닝에 의해 레지스트막 (23) 상에 형성한다. 그후, 레지스트막 (23) 을 마스크로서 이용하여, 제 1 및 제 2 층간절연막 (22a, 22b) 을 에칭하여 비아홀 (32) 을 형성한다.
다음에, 도 4(b) 에 도시한 바와 같이, 레지스트막 (23) 을 제거하고, 계속하여, 층간절연막과는 다른 재료를 비아홀 (32) 내에 충전하여 매입막 (24) 을 형성한다. 그후, 레지스트막 (25) 을 매입막 (24) 상에 형성하여 레지스트막 (25) 상에 배선홈 패턴 (33) 을 형성한다.
그후, 도 4(c) 에 도시한 바와 같이, 매입막 (24) 과 제 2 층간절연막 (22b) 을 레지스트막 (25) 을 마스크로서 이용하여 에칭한다. 이 경우의 에칭은, 제 2 층간절연막 (22b) 의 에칭속도가 매입막 (24) 의 에칭속도보다 더 빨라지고 제 1 층간절연막 (22a) 의 에칭속도가 매입막 (24) 의 에칭속도보다 더 늦어지는 조건에서 수행된다. 그러므로, 이 에칭단계에서, 제 2 층간절연막 (22b) 상의 매입막 (24) 부분을 에칭한 후, 레지스트막 (25) 의 배선홈 패턴 (33) 에 기초하여 제 2 층간절연막 (22b) 및 매입막을 에칭 제거한다. 그후, 에칭은 제 1 층간절연막 (22a) 에 도달한다. 제 1 층간절연막 (22a) 에서, 매입막 (24) 의 에칭속도는 층간절연막 (22a) 의 에칭속도보다 더 빠르다. 그러므로, 제 1 층간절연막 (22a) 은 거의 에칭되지 않고 비아홀 (32) 내의 매입막 (24) 은 우선적으로 에칭된다. 비아홀 (32) 내의 매입막 (24) 이 약간 에칭될 때, 에칭을 정지한다.
차후의 단계들은 도 3(d) 내지 도 3(f) 에 도시된 제 1 실시예의 것과 동일하다. 구체적으로, 레지스트막 (25) 과 매입막 (24) 을 제거하여 배선홈 (34) 과 비아홀 (32) 을 형성한다. 그후, 도전재료를 배선홈 (34) 및 비아홀 (32) 내에 충전하고 도전재료의 표면을 CMP 에 의해 연마하여 도 3(f) 에 도시된 것과 같이 배선 및 비아홀을 형성한다.
이 실시예에서, 상이한 에칭속도를 갖는 재료들로 이루어진 적층막은 층간절연막으로서 사용되고 제 2 층간절연막의 에칭이 제 1 층간절연막의 에칭으로 이행할 때의 에칭속도에서의 변동에 기초하여 에칭을 정지하는 것에 의해, 배선홈을 비아홀과 명확히 구별하는 것이 가능하다. 그러므로, 이 실시예에서, 배선홈 및 비아홀의 각 깊이는 제 1 및 제 2 층간절연막 (22a, 22b) 의 각 두께에 의해 제어될 수 있다. 제 1 실시예에서와 같이 에칭시간 등에 기초하여 배선홈과 비아홀의 각 깊이를 제어하는 경우에 비해, 배선홈 등의 깊이가 더 정확히 제어될 수 있다.
다음에, 도 5(a) 내지 도 5(f) 를 참조하여 본 발명의 제 3 실시예를 설명한다. 이 실시예에서, 도 5(a) 에 도시된 바와 같이, 층간절연막 (22) 과는 다른 재료가 실리콘기판 (21) 상에 에칭 스토퍼층 (27) 으로서 형성된다. 에칭 스토퍼층 (27) 상에, 층간절연막과 레지스트막 (23) 이 형성된다. 그후, 비아홀 패턴 (31) 이 레지스트막 (23) 상에 형성되고 층간절연막 (22) 은 레지스트막 (23) 을 마스크로서 이용하여 에칭된다. 이 경우, 에칭은 층간절연막 (22) 아래의 스토퍼층 (27) 에 의해 정지된다. 이에 의해, 비아홀 (32) 은 에칭에 의해 도체층 (21) 의 표면에 손상을 주지 않고 형성된다.
다음에, 도 5(b) 에 도시된 바와 같이, 층간절연막과는 다른 재료를 비아홀 (32) 내에 충전하여 매입막 (24) 을 형성한다. 그후, 도 5(c) 에 도시된 바와 같이, 매입막 (24) 과 층간절연막 (22) 을, 배선홈 패턴 (33) 이 형성된 레지스트막 (25) 을 마스크로서 이용하여 소정 깊이로 에칭한다.
그후, 도 5(d) 에 도시된 바와 같이, 레지스트막 (25) 및 매입막 (24) 을 제거한다. 비아홀 (32) 내의 에칭 스토퍼층 (27) 은 매입막 (24) 의 제거와 동시 또는 제거후에 제거된다.
그후, 도 5(e) 에 도시된 바와 같이, 배선재료 (26) 를 비아홀 (32) 및 배선홈 (34) 내에 충전한다. 계속하여, 도 5(f) 에 도시된 바와 같이, 배선재료 (26) 의 표면은 CMP 에 의해 연마되어 배선 (36) 및 비아 (35) 를 형성한다.
이 실시예에서, 에칭 스토퍼층 (27) 은 최저 도체층 (1) 상에 형성되므로, 도체층 (1) 이 에칭에 의해 손상될 우려는 없다. 그러므로, 도체층 (1) 이 실리콘 기판일 때, 이 기판에 포함된 장치는 손상으로부터 방지된다.
다음에, 도 6(a) 내지 도 6(c) 를 참조하여 본 발명의 제 4 실시예를 설명한다. 이 실시예에서, 도 6(a) 에 도시된 바와 같이, 층간절연막 (22) 은 레지스트막 (23) 을 사용하여 에칭되어 도 3(a) 내지 도 3(f) 에 도시된 제 1 실시예에서와 마찬가지로 층간절연막 (22) 내에 비아홀 (32) 를 형성한다.
계속하여, 도 6(b) 에 도시된 바와 같이, 층간절연막과는 다른 재료를 비아홀 (32) 내에 충전하여 매입막 (24) 을 형성한다. 일반적으로, 매입막 (24) 이 비아홀 (32) 내에 충전될 때, 매입막 (24) 은 또한 도 3(b) 에 도시된 바와 같이 층간절연막 (22) 상에 형성된다. 그러나, 이 실시예에서, 매입막 (24) 은 비아홀 (32) 내에만 잔존하도록 허용되고 층간절연막 (22) 상의 매입막 (24) 은 모두 제거된다.
그후, 레지스트막 (25) 을 층간절연막 (22) 에 도포하여 레지스트막 (25) 상에 배선홈의 패턴 (33) 을 형성한다.
계속하여, 도 6(c) 에 도시된 바와 같이, 층간절연막 (22) 을 레지스트막 (25) 을 마스크로서 이용하여 에칭하여 배선홈 (34) 을 형성한다. 에칭이 배선홈 (34) 의 깊이에 도달된 후에 에칭을 정지한다. 그후, 레지스트막 (25) 과 매입막 (24) 을 제거한 후, 배선 및 비아를 도 3(d) 내지 도 3(f) 에 도시된 것과 동일한 단계에서 형성한다.
이 실시예에서, 높은 에칭속도를 갖고 층간절연막 상에 형성된 매입막이 제거된 후에 배선홈은 에칭되므로, 에칭은 레지스트막 (25) 과 층간절연막 (22) 사이의 횡방향으로 진행하지 않는다. 이것은, 배선홈 (34) 의 상단에지의 모서리가 무뎌지지 않고 레지스트막 (25) 의 배선패턴 (33) 에 의해 규정되는 형상으로 매우 정밀하게 일치하는 형상을 갖는 배선홈 (34) 이 형성된다.
다음에, 도 7(a) 내지 도 7(f) 를 참조하여 본 발명의 제 5 실시예를 설명한다. 먼저, 도 7(a) 에 도시된 바와 같이, 층간절연막 (22) 은 도체층 (21) 상에 형성되고, 그후에, 층간절연막 (22) 상에, 레지스트막 (25) 이 형성된다. 그후, 층간절연막 (22) 의 두께방향의 일부가 레지스트막 (25) 를 마스크로서 이용하여 에칭되고, 이에 의해, 층간절연막 (22) 위에 배선홈 (34) 을 형성한다. 에칭이 배선홈 (34) 의 깊이에 도달할 때 에칭을 정지한다.
그후, 도 7(b) 에 도시된 바와 같이, 배선홈 (34) 를 매입재료로 충전하여 매입막 (24) 을 형성한다. 매입막 (24) 의 에칭속도는 층간절연막 (22) 의 에칭속도보다 더 빠르다.
그후, 레지스트막 (23) 을 매입막 (24) 상에 형성한다. 그후, 비아홀 (31) 을 레지스트막 (23) 상에 형성한다. 층간절연막 (22) 의 에칭속도에 대한 레지스트막 (22) 의 에칭속도의 비는 상당히 낮으므로 레지스트막 (23) 은 낮은 에칭속도를 갖음에 주목해야 한다.
그후, 도 7(c) 에 도시된 바와 같이, 매입막을 레지스트막 (23) 을 마스크로서 이용하여 에칭하고, 도체층 (21) 이 노출되어 비아홀 (32) 을 형성할 때까지 층간절연막 (22) 을 더 에칭한다. 이 경우의 에칭은, 매입막 (24) 의 에칭속도가 가장 빠르고, 층간절연막의 에칭속도가 매입막 (24) 다음으로 빠르며, 레지스트막 (23) 의 에칭속도가 가장 느린 조건에서 수행된다.
다음에, 도 7(d) 에 도시된 바와 같이, 레지스트막 (23) 및 매입막 (24) 을 제거하여 배선홈 (34) 및 비아홀 (32) 을 형성한다.
그후, 도 7(e) 에 도시된 바와 같이, 배선홈 (34) 및 비아홀 (32) 을 배선재료 (26) 로 충전한다. 도 7(f) 에 도시된 바와 같이, 배선재료 (26) 의 표면은 CMP 에 의해 연마되어 층간절연막 (22) 을 노출시킨다. 배선 (36) 및 비아 (37) 은 이렇게 형성된다.
이 실시예에서, 도 3(a) 내지 도 3(f) 에 도시된 제 1 실시예에서 얻어진 것과 동일한 효과가 얻어진다. 높은 에칭속도를 갖는 매입막 (24) 은 층간절연막 (22) 내의 비아홀 (32) 의 상단에지 상에 형성되므로, 매입막 (24) 의 일부는 에칭에 의해 횡방향으로 약간 제거된다. 그리하여, 비아홀의 상단에지 상에는 돌기물이 잔존하지 않는다.
다음에, 도 8(a) 내지 도 8(f) 를 참조하여 본 발명의 제 6 실시예를 설명한다. 이 실시예는, 에칭 스토퍼 (27) 이 형성된다는 점에서만 도 7(a) 내지 도 7(f) 에 도시된 실시예와 다르다. 이 실시예에서, 도 8(a) 에 도시된 바와 같이, 에칭 스토퍼층 (27) 이 도체층 (21) 상에 형성된 후, 배선홈 (34) 이 레지스트막 (25) 을 마스크로서 이용하여 층간절연막 (22) 상에 형성된다. 도 8(b) 에 도시된 바와 같이, 매입막 (24) 은 배선홈 (34) 내에 충전되고, 도 8(c) 에 도시된 바와 같이, 매입막 (24) 및 층간절연막 (22) 은 레지스트막 (23) 을 마스크로서 이용하여 에칭된다. 에칭이 에칭 스토퍼층 (27) 에 도달할 때 에칭을 정지한다.
다음에, 도 8(d) 에 도시된 바와 같이, 비아홀 (32) 내에 잔존한 에칭 스토퍼층은 에칭에 의해 제거되고, 배선재료 (26) 는 도 8(e) 에 도시된 바와 같이 충전되고, 배선재료 (26) 은 CMP 에 의해 연마되어 도 8(f) 에 도시된 바와 같이 배선 (36) 및 비아홀 (35) 을 형성한다.
이 실시예에서, 도 7(a) 내지 도 7(f) 에 의해 설명된 실시예에서 얻어진 것과 동일한 효과 외에도, 도체층 (21) 이 기판인 경우에, 도 5(a) 내지 도 5(f) 에 의해 설명된 실시예에서처럼, 기판에 대한 어떤 손상도 방지될 수 있는 효과가 얻어진다.
도 7(a) 내지 도 7(f) 에 도시된 실시예의 응용에서, 도 3(a) 내지 도 3(f) 에 도시된 실시예와 마찬가지로, 비아홀을 에칭에 의해 형성하는 공정에서, 에칭을 도중에 정지하고, 매입막의 제거와 동시 또는 매입막의 제거후에 잔존하는 층간절연막을 제거할 수도 있다. 또한, 상이한 재료로 이루어진 적층막을 도 4(a) 내지 도 4(c) 에 도시된 실시예에서처럼 층간절연막으로서 사용할 수도 있다. 또한, 매입막이 비아홀 내에 충전된 후, 매입막은 비아홀 내에만 잔존하도록 허용될 수 있고 나머지 부분은 도 6(a) 내지 도 6(c) 에 도시된 실시예에서와 동일한 방식으로 완전히 제거될 수 있다.
다음에, 도 9(a) 내지 도 9(f) 를 참조하여 본 발명의 제 7 실시예를 설명한다. 이 실시예에서, 먼저 도 9(a) 에 도시된 바와 같이, 비아홀을 형성하기에 충분한 두께를 갖는 제 1 층간절연막을 도체층 (21) 상에 형성하고, 레지스트막 (23) 을 제 1 층간절연막 (21) 상에 형성하고 비아홀 패턴 (31) 을 레지스트막 (23) 상에 형성한다. 그후, 제 1 층간절연막 (22) 을 레지스트막 (23) 을 마스크로서 이용하여 에칭하여 비아홀 (32) 을 형성한다.
그후, 도 9(b) 에 도시된 바와 같이, 비아홀 (32) 을 매입막 (24) 으로 충전하고 매입막 (24) 상에 배선홈을 형성하기에 충분한 두께를 갖는 제 2 층간절연막 (28) 을 형성한다.
그후, 도 9(c) 에 도시된 바와 같이, 레지스트막 (25) 을 제 2 층간절연막 (28) 상에 형성하고 배선홈 패턴을 레지스트막 (25) 상에 형성한다. 이 배선홈 패턴 (33) 을 이용하여, 제 2 층간절연막 (28) 을 에칭하여 배선홈 (34) 을 형성한다. 이 경우의 에칭은, 매입막 (24) 의 에칭속도가 제 1 층간절연막 (22) 및 제 2 층간절연막 (28) 의 에칭속도보다 더 빠르고 층간절연막 (28) 의 에칭속도가 레지스트막 (25) 의 에칭속도보다 더 빠른 조건에서 수행된다. 또한, 제 1 층간절연막 (22) 이 노출될 때 에칭을 정지한다.
그후, 도 9(d) 에 도시된 바와 같이, 비아홀 (32) 내의 레지스트막 (25) 및 매입막 (24) 은, 제 1 층간절연막 (22) 및 제 2 층간절연막 (28) 이 거의 침식되지 않는 방식으로 제거된다.
그후, 도 9(e) 에 도시된 바와 같이, 배선재료 (26) 를 배선홈 (34) 과 비아홀 (32) 내에 충전하고 CMP 에 의해 연마하여 도 9(f) 에 도시된 배선 (36) 및 비아 (35) 를 형성한다.
이 실시예에서, 도 9(c) 에 도시된 바와 같이, 매입막 (24) 의 에칭속도는 제 1 층간절연막 (22) 의 에칭속도보다 더 빠르므로, 비아홀 (32) 내에 잔존하는 매입막 (24) 의 레벨은 제 1 층간절연막 (22) 의 표면보다 더 낮다. 그러므로, 매입막 (24) 의 상단에지는 제 1 층간절연막 (22) 의 에칭에서 마스크로서 역할하지 않는다. 따라서, 제 1 층간절연막 (22) 의 에칭잔존물은 잔존하지 않는다.
다음에, 도 10(a) 내지 도 10(f) 를 참조하여 본 발명의 제 8 실시예를 설명한다. 이 실시예는, 매입막 (24) 이 비아홀 (32) 내에만 잔존하도록 허용되고 매입막 (24) 의 나머지 부분은 도 10(b) 에 도시된 바와 같이 제거된다는 점에서 도 9(a) 내지 도 9(f) 에 도시된 실시예와는 다르다.
도 9(c) 내지 도 9(f) 를 도 10(c) 내지 도 10(f) 와 비교하면 분명하듯이, 이 실시예는, 제 1 층간절연막 (22) 과 제 2 층간절연막 (28) 사이에 잔존하는 매입막 (24) 이 남지 않아 매입막의 재료를 넓은 범위의 재료로부터 선택한다는 이점이 있다.
도 9(a) 내지 도 9(f) 에 도시된 실시예의 응용에서, 도 5(a) 내지 도 5(f) 에 도시된 실시예에서처럼 도체층 (21) 과 제 1 층간절연막 (22) 사이에 에칭 스토퍼층을 형성할 수 있다. 또한, 도 3(a) 에 도시된 바와 같이, 비아홀 (32) 을 형성할 때에 층간절연막 (22) 이 약간 잔존하는 것이 허용되고 매입막 (24) 의 제거와 동시 또는 제거후에 잔존한 층간절연막 (22) 을 제거할 수 있다.
상술한 바와 같이, 본 발명에 따르면, 층간절연막 내에 배선홈 및 홀을 형성하는 에칭단계에서 층간절연막의 에칭잔존물이 남지 않으므로 층간절연막의 잔존 돌기물이 배선내에 혼재하지 않아, 배선품질을 향상시킬 수 있다.

Claims (13)

  1. 하층도체층 상에 층간절연막을 형성하는 단계,
    상기 층간절연막 상에, 홀 패턴의 개구를 갖는 제 1 레지스트막을 형성하는 단계,
    제 1 레지스트막을 마스크로서 이용하여 층간절연막을 에칭하여 홀을 형성하는 단계,
    상기 홀을 상기 층간절연막보다 에칭속도가 더 빠른 재료로 충전하여 매입막을 형성하는 단계,
    상기 매입막 상에, 배선홈 패턴의 개구를 갖는 제 2 레지스트막을 형성하는 단계, 및
    제 2 레지스트막을 마스크로서 이용하여 상기 매입막 및 상기 층간절연막을 에칭하여 상기 층간절연막 내에 배선홈을 형성하는 단계를 포함하는 것을 특징으로 하는 듀얼 다마신 배선의 형성방법.
  2. 층간절연막을 하층도체층 상에 형성하는 단계,
    상기 층간절연막 상에, 배선홈 패턴의 개구를 갖는 제 1 레지스트막을 형성하는 단계,
    제 1 레지스트막을 마스크로서 이용하여 상기 층간절연막을 에칭하여 배선홈을 형성하는 단계,
    상기 층간절연막보다 더 빠른 에칭속도를 갖는 재료로 상기 배선홈을 충전하여 매입막을 형성하는 단계,
    상기 매입막 상에, 홀 패턴의 개구를 갖는 제 2 레지스트막을 형성하는 단계, 및
    제 2 레지스트막을 마스크로서 이용하여 상기 매입막 및 상기 층간절연막을 에칭하여 상기 층간절연막 내에 홀을 형성하는 단계를 포함하는 것을 특징으로 하는 듀얼 다마신 배선의 형성방법.
  3. 제 1 층간절연막을 하층도체층 상에 형성하는 단계,
    제 1 층간절연막 상에, 홀 패턴의 개구를 갖는 제 1 레지스트막을 형성하는 단계,
    제 1 레지스트막을 마스크로서 이용하여 제 1 층간절연막을 에칭하여 홀을 형성하는 단계,
    상기 홀을 제 1 층간절연막보다 빠른 에칭속도를 갖는 재료로 충전하여 매입막을 형성하는 단계,
    제 2 층간절연막을 전체표면에 형성하는 단계,
    제 2 층간절연막 상에, 배선홈 패턴의 개구를 갖는 제 2 레지스트막을 형성하는 단계, 및
    제 2 레지스트막을 마스크로서 이용하여 제 2 층간절연막을 에칭하여 배선홈을 형성하는 단계를 포함하는 것을 특징으로 하는 듀얼 다마신 배선의 형성방법.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 홀 내에서 매입막을 제거하는 단계, 및
    상기 배선홈 및 홀을 도전재료로 충전하여 배선 및 콘택트 또는 비아를 동시에 형성하는 단계를 더 포함하는 것을 특징으로 하는 듀얼 다마신 배선의 형성방법.
  5. 제 2 항에 있어서,
    상기 홀을 에칭한 후에,
    상기 층간절연막 상의 상기 매입막을 제거하는 단계, 및
    상기 배선홈 및 홀을 도전재료로 충전하여 배선 및 콘택트 또는 비아를 동시에 형성하는 단계를 더 포함하는 것을 특징으로 하는 듀얼 다마신 배선의 형성방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    홀을 형성하는 상기 에칭은 상기 층간절연막의 일부가 잔존한 채 상기 에칭을 정지하여 수행되는 것을 특징으로 하는 듀얼 다마신 배선의 형성방법.
  7. 제 6 항에 있어서,
    상기 홀 내에 잔존한 상기 층간절연막은 매입막의 제거와 동시 또는 제거후에 제거되는 것을 특징으로 하는 듀얼 다마신 배선의 형성방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 층간절연막은 에칭선택비가 서로 다른 2종의 재료로 이루어진 적층막이고, 상층막의 에칭속도가 하층막의 에칭속도보다 더 빠른 것을 특징으로 하는 듀얼 다마신 배선의 형성방법.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 하층도체층과 상기 층간절연막 사이에 에칭 스토퍼층을 형성하는 단계를 더 포함하고, 홀을 형성하는 에칭에서의 상기 에칭은 상기 에칭이 상기 에칭 스토퍼층에 도달할 때 정지되는 것을 특징으로 하는 듀얼 다마신 배선의 형성방법.
  10. 제 1 항 또는 제 2 항에 있어서,
    매입막을 형성한 후에, 매입막의 일부를 상기 홀 내에만 잔존한 채 상기 층간절연막 상에 상기 매입막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 듀얼 다마신 배선의 형성방법.
  11. 제 3 항에 있어서,
    매입막을 형성한 후에, 상기 층간절연막 상의 상기 매입막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 듀얼 다마신 배선의 형성방법.
  12. 제 1 항, 제 2 항, 제 3 항, 제 5 항, 제 7 항 또는 제 11 항에 있어서,
    상기 하층도체층은 하층배선이고 상기 홀은 비아홀인 것을 특징으로 하는 듀얼 다마신 배선의 형성방법.
  13. 제 1 항, 제 2 항, 제 3 항, 제 5 항, 제 7 항 또는 제 11 항에 있어서,
    상기 하층도체층은 반도체기판이고 상기 홀은 비아홀인 것을 특징으로 하는 듀얼 다마신 배선의 형성방법.
KR1019990059830A 1998-12-21 1999-12-21 듀얼 다마신 배선의 형성방법 KR20000048294A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP36355598A JP3214475B2 (ja) 1998-12-21 1998-12-21 デュアルダマシン配線の形成方法
JP98-363555 1998-12-21

Publications (1)

Publication Number Publication Date
KR20000048294A true KR20000048294A (ko) 2000-07-25

Family

ID=18479608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990059830A KR20000048294A (ko) 1998-12-21 1999-12-21 듀얼 다마신 배선의 형성방법

Country Status (4)

Country Link
JP (1) JP3214475B2 (ko)
KR (1) KR20000048294A (ko)
CN (1) CN1258097A (ko)
GB (1) GB2345189A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020095447A (ko) * 2001-06-14 2002-12-26 닛본 덴기 가부시끼가이샤 최적의 현상 속도를 갖는 포토레지스트를 이용하여 배선구조를 형성하는 방법
KR101318463B1 (ko) * 2013-05-13 2013-10-16 현대오토에버 주식회사 노면상태 정보제공 시스템

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3346475B2 (ja) * 2000-01-18 2002-11-18 日本電気株式会社 半導体集積回路の製造方法、半導体集積回路
US6861347B2 (en) * 2001-05-17 2005-03-01 Samsung Electronics Co., Ltd. Method for forming metal wiring layer of semiconductor device
KR100443515B1 (ko) * 2001-12-24 2004-08-09 주식회사 하이닉스반도체 비아홀 형성 방법
JP4165077B2 (ja) * 2002-01-28 2008-10-15 ソニー株式会社 半導体撮像装置
KR20030095100A (ko) * 2002-06-11 2003-12-18 동부전자 주식회사 듀얼 다마신 공정
JP4681217B2 (ja) * 2003-08-28 2011-05-11 株式会社アルバック 層間絶縁膜のドライエッチング方法
JP4174412B2 (ja) * 2003-11-07 2008-10-29 株式会社東芝 半導体装置及びその製造方法
WO2008044181A1 (en) * 2006-10-09 2008-04-17 Nxp B.V. Method of forming an interconnect structure
CN101196691B (zh) * 2006-12-05 2010-04-21 中芯国际集成电路制造(上海)有限公司 改善通孔金属连接缺陷的方法
JP2009111134A (ja) * 2007-10-30 2009-05-21 Renesas Technology Corp 半導体装置およびその製造方法
CN101459123B (zh) * 2007-12-13 2011-08-17 中芯国际集成电路制造(上海)有限公司 通孔及双镶嵌结构的形成方法
JP2008235938A (ja) * 2008-06-02 2008-10-02 Sony Corp 半導体撮像装置及びその製造方法
CN101740477B (zh) * 2008-11-11 2012-02-29 中芯国际集成电路制造(北京)有限公司 通孔及双镶嵌结构的形成方法
JP2010153894A (ja) * 2010-02-19 2010-07-08 Tokyo Electron Ltd 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219787A (en) * 1990-07-23 1993-06-15 Microelectronics And Computer Technology Corporation Trenching techniques for forming channels, vias and components in substrates
US5187121A (en) * 1991-12-18 1993-02-16 International Business Machines Corporation Process for fabrication of a semiconductor structure and contact stud
US5705430A (en) * 1995-06-07 1998-01-06 Advanced Micro Devices, Inc. Dual damascene with a sacrificial via fill
US5702982A (en) * 1996-03-28 1997-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits
KR0179292B1 (ko) * 1996-04-12 1999-04-15 문정환 반도체소자의 다층배선 형성방법
US6300235B1 (en) * 1997-06-30 2001-10-09 Siemens Aktiengesellschaft Method of forming multi-level coplanar metal/insulator films using dual damascene with sacrificial flowable oxide
US6033977A (en) * 1997-06-30 2000-03-07 Siemens Aktiengesellschaft Dual damascene structure
US6004883A (en) * 1998-10-23 1999-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene patterned conductor layer formation method without etch stop layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020095447A (ko) * 2001-06-14 2002-12-26 닛본 덴기 가부시끼가이샤 최적의 현상 속도를 갖는 포토레지스트를 이용하여 배선구조를 형성하는 방법
KR101318463B1 (ko) * 2013-05-13 2013-10-16 현대오토에버 주식회사 노면상태 정보제공 시스템

Also Published As

Publication number Publication date
GB9930205D0 (en) 2000-02-09
JP3214475B2 (ja) 2001-10-02
GB2345189A (en) 2000-06-28
JP2000188330A (ja) 2000-07-04
CN1258097A (zh) 2000-06-28

Similar Documents

Publication Publication Date Title
KR100308101B1 (ko) 반도체장치와그의제조방법
US6828229B2 (en) Method of manufacturing interconnection line in semiconductor device
US6093656A (en) Method of minimizing dishing during chemical mechanical polishing of semiconductor metals for making a semiconductor device
KR20000048294A (ko) 듀얼 다마신 배선의 형성방법
KR20050026270A (ko) 식각정지막으로 연결홀의 저측면에 경사를 갖는 반도체소자의 제조 방법들
US7026715B2 (en) Semiconductor device having wiring layer formed in wiring groove
US20060128141A1 (en) Semiconductor device and method for fabricating the same
US6548900B1 (en) Semiconductor device and fabrication method thereof
JP2001176965A (ja) 半導体装置及びその製造方法
KR100299379B1 (ko) 반도체소자의금속배선형성방법
US6365505B1 (en) Method of making a slot via filled dual damascene structure with middle stop layer
US6444573B1 (en) Method of making a slot via filled dual damascene structure with a middle stop layer
KR100278995B1 (ko) 반도체장치의 비어홀 형성방법
KR100578223B1 (ko) 반도체소자의 듀얼대머신 형성방법
US6391766B1 (en) Method of making a slot via filled dual damascene structure with middle stop layer
JP2000307003A (ja) 半導体装置の製造方法
US20020081840A1 (en) Method of manufacturing a semiconductor device including dual-damascene process
KR100789612B1 (ko) 금속 배선 형성 방법
KR100393966B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR100461784B1 (ko) 듀얼 다마신 구조를 갖는 반도체 소자의 제조 방법
KR100652303B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100523656B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100523655B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100456420B1 (ko) 반도체 소자의 구리 배선 형성 방법
JP2004072080A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application