CN101196691B - 改善通孔金属连接缺陷的方法 - Google Patents
改善通孔金属连接缺陷的方法 Download PDFInfo
- Publication number
- CN101196691B CN101196691B CN2006101191571A CN200610119157A CN101196691B CN 101196691 B CN101196691 B CN 101196691B CN 2006101191571 A CN2006101191571 A CN 2006101191571A CN 200610119157 A CN200610119157 A CN 200610119157A CN 101196691 B CN101196691 B CN 101196691B
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- silicon oxide
- metal
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
一种改善通孔金属连接缺陷的方法，包括下列步骤：在金属层上形成氧化硅层；在氧化硅层上形成图案化第一光阻层；以第一光阻层为掩膜，蚀刻氧化硅层至露出金属层，形成接触孔；去除第一光阻层；在氧化硅层形成抗反射层，且抗反射层填充满接触孔；在抗反射层上形成图案化第二光阻层；以第二光阻层为掩膜，蚀刻抗反射层和氧化硅层，形成开口宽度大于等于500nm的沟槽，与接触孔连通构成通孔；去除第二光阻层和抗反射层；在通孔内填充满金属。经过上述步骤，后续沉积的材料，不会陷于通孔内的孔洞中，进而实现提高元件之间电性能。
Description
技术领域
本发明涉及半导体器件的制造方法，尤其涉及在制作金属导线连接过程中，改善通孔金属连接缺陷的方法。
背景技术
随着ULSI(超大规模集成)技术的飞速发展，半导体设备的布线设计原则的小型化在不断进展。被集成的元件数量在增加，大规模集成电路的布线更为复杂，在此情况下，多层互连吸引了注意力，通孔钨塞沉积便是其中关键的一种互连技术。互连技术对产品成品率的提高起着关键性的作用。
现有形成通孔金属连接的方法请参考申请号为200310122396中国申请专利公开的技术方案。如图1A所示，首先，用物理气相沉积法在金属层10表面形成阻挡层12，用以防止金属扩散；用物理气相沉积法在阻挡层12上形成氧化硅层14。
如图1B所示，用旋涂法在氧化硅层14上形成光阻层(未图示)，经过曝光显影工艺后，在光阻层上形成开口图形；以光阻层为掩膜，用等离子体蚀刻法蚀刻氧化硅层14至露出阻挡层12，形成开口宽度为60nm至350nm的通孔16；用化学气相沉积法在氧化硅层14上形成金属钨层15，且将金属钨层15填充满通孔16，形成通孔钨塞，由于通孔16的开口宽度小于350nm，所以在向通孔16中沉积金属钨层15时很容易出现孔洞17。
如图1C所示，用化学机械抛光法研磨金属钨层至露出氧化硅层14，由于通孔16中的金属钨内有孔洞17，所以在研磨后会将孔洞17露出金属钨层表面。
现有技术由于通孔内的金属物质中有孔洞的存在，在研磨金属物质时会使孔洞露出，使得后续沉积材料时，容易陷于通孔内的孔洞中，进而导致元件之间电性能变差。
发明内容
本发明解决的问题是提供一种改善金属导线连接缺陷的方法，防止由于通孔内的金属物质中有孔洞的存在，在研磨金属物质时会使孔洞露出，使得后续沉积材料时，容易陷于通孔内的孔洞中，进而导致元件之间电性能变差。
为解决上述问题，本发明提供一种改善金属导线连接缺陷的方法，包括下列步骤：在金属层上形成氧化硅层；在氧化硅层上形成图案化第一光阻层；以第一光阻层为掩膜，蚀刻氧化硅层至露出金属层，形成接触孔；去除第一光阻层；在氧化硅层形成抗反射层，且抗反射层填充满接触孔；在抗反射层上形成图案化第二光阻层；以第二光阻层为掩膜，蚀刻抗反射层和氧化硅层，形成开口宽度大于等于500nm的沟槽，与接触孔连通构成通孔；去除第二光阻层和抗反射层；在通孔内填充满金属。
沟槽的开口宽度为500nm～1000nm，沟槽的深度为氧化硅层厚度的1/10～1/2。
接触孔的开口宽度为60nm～350um。
在通孔内填充的金属为钨。
本发明提供一种改善金属导线连接缺陷的方法，包括下列步骤：在金属层上形成氧化硅层；在氧化硅层上形成图案化第一光阻层；以第一光阻层为掩膜，蚀刻氧化硅层，形成开口宽度大于等于500nm的沟槽；去除第一光阻层；在氧化硅层形成抗反射层，且抗反射层填充满沟槽；在抗反射层上形成图案化第二光阻层；以第二光阻层为掩膜，蚀刻抗反射层和氧化硅层至露出金属层，形成接触孔，与沟槽连通构成通孔；去除第二光阻层和抗反射层；在通孔内填充满金属。
沟槽的开口宽度为500nm～1000nm，沟槽的深度为氧化硅层厚度的1/10～1/2。
接触孔的开口宽度为60nm～350um。
在通孔内填充的金属为钨。
与现有技术相比，本发明具有以下优点：本发明在接触孔上方形成开口宽度大于等于500nm的沟槽构成通孔，由于沟槽的开口宽度大，所以在将金属物质填充入通孔时，只有接触孔中出现孔洞，而沟槽内不会出现孔洞，在研磨金属钨层后由于沟槽在接触孔上方，不会使接触孔中的孔洞露出金属钨层表面，使得后续沉积的材料，不会陷于接触孔内的孔洞中，进而提高了元件之间电性能。
附图说明
图1A至图1C是现有技术形成通孔金属连接的示意图。
图2是本发明形成通孔金属连接的第一实施例流程图。
图3A至图3F是本发明形成通孔金属连接的第一实施例示意图。
图4是本发明形成通孔金属连接的第二实施例流程图。
图5A至图5F是本发明形成通孔金属连接的第二实施例示意图。
具体实施方式
近年来，随着半导体集成电路制造技术的发展，集成电路中所含元件的数量不断增加，元件的尺寸也因集成度的提升而不断地缩小，线的宽度也越来越窄，因此对于良好线路连接的需求也越来越大。同时，因为双镶嵌结构能避免重迭误差以及解决现有金属工艺的限制，双镶嵌制程便被广泛地应用在半导体制作过程中而提升元件可靠度。因此，双镶嵌制程已成为现今金属导线连结技术的主流。本发明采用双镶嵌结构来提高元件之间电性能。为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图2是本发明形成通孔金属连接的第一实施例流程图。如图2所示，执行步骤S201在金属层上形成氧化硅层；S202在氧化硅层上形成图案化第一光阻层；S203以第一光阻层为掩膜，蚀刻氧化硅层至露出金属层，形成接触孔；S204去除第一光阻层；S205在氧化硅层形成抗反射层，且抗反射层填充满接触孔；S206在抗反射层上形成图案化第二光阻层；S207以第二光阻层为掩膜，蚀刻抗反射层和氧化硅层，形成开口宽度大于等于500nm的沟槽，与接触孔连通构成通孔；S208去除第二光阻层和抗反射层；S209在通孔内填充满金属。
图3A至图3F是本发明形成通孔金属连接的第一实施例示意图。如图3A所示，首先，用物理气相沉积法在金属层20表面形成阻挡层22，阻挡层22的材料为钛和氮化钛；用物理气相沉积法在阻挡层22上形成氧化硅层24。
如图3B所示，用旋涂法在氧化硅层24上形成第一光阻层26，经过曝光显影工艺后，在第一光阻层26上形成第一开口图形；以第一光阻层26为掩膜，用等离子体蚀刻法蚀刻氧化硅层24至阻挡层22，形成接触孔27。
如图3C所示，用灰化和湿法蚀刻法去除第一光阻层26；用旋涂法在氧化硅层24形成厚度为200nm～500nm的抗反射层28，且抗反射层28填充满接触孔27；用化学机械抛光法平坦化抗反射层28。
如图3D所示，用旋涂法在抗反射层28上形成第二光阻层30，经过曝光显影工艺后，在第二光阻层30上形成第二开口图形；以第二光阻层30为掩膜，用等离子体蚀刻法蚀刻抗反射层28和氧化硅层24，形成沟槽31。
如图3E所示，用灰化和湿法蚀刻法去除第二光阻层30和抗反射层28，沟槽31和接触孔27构成通孔29。
如图3F所示，用物理气相沉积法或化学气相沉积法在氧化硅层24上形成金属钨层32，并将金属钨层32填充满通孔29，形成通孔钨塞；用化学机械抛光法研磨金属钨层32至露出氧化硅层24。
本实施例中，金属层20的厚度为200nm～1000nm，具体厚度例如200nm、300nm、400nm、500nm、600nm、700nm、800nm、900nm或1000nm；阻挡层22的厚度为16nm～80nm，具体厚度为16nm、20nm、30nm、40nm、50nm、60nm、70nm或80nm；氧化硅层24的厚度为300nm～1200nm，具体厚度例如300nm、400nm、500nm、600nm、700nm、800nm、900nm、1000nm、1100nm或1200nm。
本实施例中，接触孔27的开口宽度为60nm～350nm，具体例如60nm、100nm、150nm、200nm、250nm、300nm或350nm；沟槽31的开口宽度为500nm～1000nm，具体例如500nm、600nm、700um、800nm、900nm或1000nm。沟槽31深度为氧化硅层24厚度的1/10～1/2。
本实施例中，抗反射层28的厚度具体例如200nm、300nm、400nm或500nm。
本实施例中，由于接触孔27的开口宽度较小，为60nm～350nm，所以在向通孔29中沉积金属钨层32时很容易在接触孔27中出现如图3F所示的孔洞33；而沟槽31的开口宽度比较大，为500nm～1000nm，所以向通孔29中沉积金属钨层32时，不会在沟槽31中出现孔洞；因此在对金属钨层32研磨后，接触孔27中的孔洞33不会露出金属钨层32表面。
图4是本发明形成金属通孔的第二实施例流程图。如图4所示，执行步骤S301在金属层上形成氧化硅层；S302在氧化硅层上形成图案化第一光阻层；S303以第一光阻层为掩膜，蚀刻氧化硅层，形成开口宽度大于等于500nm的沟槽；S304去除第一光阻层；S305在氧化硅层形成抗反射层，且抗反射层填充满沟槽；S306在抗反射层上形成图案化第二光阻层；S307以第二光阻层为掩膜，蚀刻抗反射层和氧化硅层至露出金属层，形成接触孔，与沟槽连通构成通孔；S308去除第二光阻层和抗反射层；S309在通孔内填充满金属。
图5A至图5E是本发明形成金属通孔的第二实施例示意图。如图5A所示，首先，用物理气相沉积法在金属层40表面形成阻挡层42，阻挡层42的材料为钛和氮化钛；用物理气相沉积法在阻挡层42上形成氧化硅层44。
如图5B所示，用旋涂法在氧化硅层44上形成第一光阻层46，经过曝光显影工艺后，在第一光阻层46上形成第一开口图形；以第一光阻层46为掩膜，用等离子体蚀刻法蚀刻氧化硅层44，形成沟槽47。
如图5C所示，用灰化和湿法蚀刻法去除第一光阻层46；用旋涂法在氧化硅层44形成厚度为200nm～500nm的抗反射层48，且抗反射层48填充满接触孔47，抗反射层48用以防止后续曝光工艺对下面膜层的破坏；用化学机械抛光法平坦化抗反射层48。
如图5D所示，用旋涂法在抗反射层48上形成第二光阻层50，经过曝光显影工艺后，在第二光阻层50上形成第二开口图形；以第二光阻层50为掩膜，用等离子体蚀刻法蚀刻抗反射层48和氧化硅层44至阻挡层42，形成接触孔51。
如图5E所示，用灰化和湿法蚀刻法去除第二光阻层50和抗反射层48，沟槽47和接触孔51构成通孔49。
如图5F所示，用物理气相沉积法或化学气相沉积法在氧化硅层44上形成金属钨层52，并将金属钨层52填充满沟槽和接触孔；用化学机械抛光法研磨金属钨层52至露出氧化硅层44。
本实施例中，金属层40的厚度为200nm～1000nm，具体厚度例如200nm、300nm、400nm、500nm、600nm、700nm、800nm、900nm或1000nm；阻挡层42的厚度为16nm～80nm，具体厚度为16nm、20nm、30nm、40nm、50
nm、60nm、70nm或80nm；氧化硅层44的厚度为300nm～1200nm，具体厚度例如300nm、400nm、500nm、600nm、700nm、800nm、900nm、1000nm、1100nm或1200nm。
本实施例中，接触孔51的开口宽度为60nm～350nm，具体例如60nm、100nm、150nm、200nm、250nm、300nm或350nm；沟槽47的开口宽度为500nm～1000nm，具体例如500nm、600nm、700um、800nm、900nm或1000nm。沟槽47深度为氧化硅层44厚度的1/10～1/2。
本实施例中，抗反射层48的厚度具体例如200nm、300nm、400nm或500nm。
本实施例中，由于接触孔51的开口宽度较小，为60nm～350um，所以在向通孔49中沉积金属钨层52时很容易在接触孔51中出现如图5F所示的孔洞53，而沟槽47的开口宽度比较大，为500nm～1000nm，所以向通孔49中沉积金属钨层52时，不会在沟槽47中出现孔洞；因此在对金属钨层52研磨后，接触孔51中的孔洞53不会露出金属钨层52表面。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (4)
1.一种改善通孔金属连接缺陷的方法，其特征在于，包括下列步骤：
在金属层上形成氧化硅层；
在氧化硅层上形成图案化第一光阻层；
以第一光阻层为掩膜，蚀刻氧化硅层至露出金属层，形成接触孔，接触孔的开口宽度为60～350nm；
去除第一光阻层；
在氧化硅层形成抗反射层，且抗反射层填充满接触孔；
在抗反射层上形成图案化第二光阻层；
以第二光阻层为掩膜，蚀刻抗反射层和氧化硅层，形成开口宽度为500nm～1000nm，深度为氧化硅层厚度的1/10～1/2的沟槽，使后续填入沟槽内的金属物质中不出现孔洞，与接触孔连通构成通孔；
去除第二光阻层和抗反射层；
在通孔内填充满金属。
2.根据权利要求1所述的改善通孔金属连接缺陷的方法，其特征在于：在通孔内填充的金属为钨。
3.一种改善通孔金属连接缺陷的方法，其特征在于，包括下列步骤：
在金属层上形成氧化硅层；
在氧化硅层上形成图案化第一光阻层；
以第一光阻层为掩膜，蚀刻氧化硅层，形成开口宽度为500nm～1000nm，深度为氧化硅层厚度的1/10～1/2的沟槽，使后续填入沟槽内的金属物质中不出现孔洞；
去除第一光阻层；
在氧化硅层形成抗反射层，且抗反射层填充满沟槽；
在抗反射层上形成图案化第二光阻层；
以第二光阻层为掩膜，蚀刻抗反射层和氧化硅层至露出金属层，形成开口宽度为60～350nm的接触孔，与沟槽连通构成通孔；
去除第二光阻层和抗反射层；
在通孔内填充满金属。
4.根据权利要求3所述的改善通孔金属连接缺陷的方法，其特征在于：在通孔内填充的金属为钨。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006101191571A CN101196691B (zh) | 2006-12-05 | 2006-12-05 | 改善通孔金属连接缺陷的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006101191571A CN101196691B (zh) | 2006-12-05 | 2006-12-05 | 改善通孔金属连接缺陷的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101196691A CN101196691A (zh) | 2008-06-11 |
| CN101196691B true CN101196691B (zh) | 2010-04-21 |
Family
ID=39547164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006101191571A Expired - Fee Related CN101196691B (zh) | 2006-12-05 | 2006-12-05 | 改善通孔金属连接缺陷的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101196691B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101996925A (zh) * | 2009-08-14 | 2011-03-30 | 中芯国际集成电路制造(上海)有限公司 | 在沟槽底部形成通孔的方法 |
| WO2013163796A1 (en) * | 2012-05-02 | 2013-11-07 | Lam Research Corporation | Metal hardmask all in one integrated etch |
| CN103325940B (zh) * | 2013-05-31 | 2015-06-10 | 中国科学院上海微系统与信息技术研究所 | 相变存储单元及其制造方法 |
| CN104425216A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 具有沟槽的半导体衬底的光刻方法 |
| US9659874B2 (en) * | 2015-10-14 | 2017-05-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming deep trench and deep trench isolation structure |
| CN107689319B (zh) * | 2016-08-04 | 2020-06-05 | 中芯国际集成电路制造(北京)有限公司 | 半导体装置及其制造方法 |
| CN108682622A (zh) * | 2018-04-02 | 2018-10-19 | 武汉高芯科技有限公司 | HgCdTe器件钝化层的电学接触孔刻蚀方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1258097A (zh) * | 1998-12-21 | 2000-06-28 | 日本电气株式会社 | 形成双镶嵌布线的方法 |
-
2006
- 2006-12-05 CN CN2006101191571A patent/CN101196691B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1258097A (zh) * | 1998-12-21 | 2000-06-28 | 日本电气株式会社 | 形成双镶嵌布线的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101196691A (zh) | 2008-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101196691B (zh) | 改善通孔金属连接缺陷的方法 | |
| JP4347637B2 (ja) | トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置 | |
| CN104752338B (zh) | 用于半导体器件的互连结构 | |
| CN102364670A (zh) | 金属铜大马士革互联结构的制造方法 | |
| KR100791697B1 (ko) | 반도체 소자의 금속 배선 구조 및 이의 형성 방법 | |
| CN102087992B (zh) | 接触孔的形成方法 | |
| CN100539074C (zh) | 双镶嵌结构的制作方法 | |
| CN104377160B (zh) | 金属内连线结构及其工艺 | |
| CN101996927A (zh) | 多层互连结构及其形成方法 | |
| CN104658967A (zh) | 一种半导体器件及其制造方法 | |
| CN104112702B (zh) | 在半导体制造中降低超低k介电层损伤的方法 | |
| CN102339790A (zh) | 半导体器件制作方法 | |
| US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
| KR100735608B1 (ko) | 반도체 소자의 비어 콘택 형성방법 | |
| KR100602132B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| CN102339792A (zh) | 半导体器件制作方法 | |
| JP4393175B2 (ja) | 半導体素子の金属配線層形成方法 | |
| CN102361019A (zh) | 一种半导体器件制作方法 | |
| KR100560307B1 (ko) | 반도체 소자 제조방법 | |
| KR100784074B1 (ko) | 반도체 소자의 비트 라인 형성 방법 | |
| CN102339793A (zh) | 一种半导体器件制作方法 | |
| KR100807026B1 (ko) | 반도체 장치 제조 방법 | |
| CN102339791A (zh) | 一种半导体器件制作方法 | |
| KR101181271B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100606539B1 (ko) | 반도체 소자의 금속배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111121 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100421 Termination date: 20191205 |