KR100606539B1 - 반도체 소자의 금속배선 형성 방법 - Google Patents
반도체 소자의 금속배선 형성 방법 Download PDFInfo
- Publication number
- KR100606539B1 KR100606539B1 KR1020040110108A KR20040110108A KR100606539B1 KR 100606539 B1 KR100606539 B1 KR 100606539B1 KR 1020040110108 A KR1020040110108 A KR 1020040110108A KR 20040110108 A KR20040110108 A KR 20040110108A KR 100606539 B1 KR100606539 B1 KR 100606539B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- tungsten
- etching
- semiconductor device
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 30
- 239000002184 metal Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 40
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 35
- 239000010937 tungsten Substances 0.000 claims abstract description 35
- 238000000151 deposition Methods 0.000 claims abstract description 18
- 238000005498 polishing Methods 0.000 claims abstract description 8
- 239000000126 substance Substances 0.000 claims abstract description 7
- 230000004888 barrier function Effects 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 abstract description 8
- 239000010936 titanium Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속배선 형성 방법에 관한 것으로, 보다 자세하게는 반도체 소자의 제조공정 중 텅스텐을 화학적기계적연마(chemical mechanical polishing, 이하 CMP라 함)한 후 발생한 텅스텐 잔류물(W residue)에 의해 금속라인이 브릿지(bridge)되는 문제를 해결하기 위한 금속 식각 방법에 관한 것이다.
따라서 본 발명의 반도체 소자의 금속배선 방법은 텅스텐막을 CMP한 뒤 산화막을 증착하고, 2단계의 식각 공정을 진행하거나 CMP 전에 산화막을 증착하여 2단계의 식각 공정을 진행함으로써 반도체 소자의 금속배선 형성 공정 중 발생하는 텅스텐 잔류물을 효과적으로 제거할 수 있어 반도체 소자의 신뢰성 및 생산성이 향상되는 효과가 있다.
금속배선, CMP, 텅스텐 잔류물, 브릿지, 산화막, etching
Description
도 1a 내지 도 1g는 종래 기술에 따른 반도체 소자의 금속배선 형성 방법을 나타낸 단면도.
도 2a 내지 도 2g는 본 발명의 제1실시예에 따른 반도체 소자의 금속배선 형성 공정 중 텅스텐 잔류물 제거 방법을 나타낸 단면도.
도 3a 내지 도 3e는 본 발명의 제2실시예에 따른 반도체 소자의 금속배선 형성 공정 중 텅스텐 잔류물 제거 방법을 나타낸 단면도.
본 발명은 반도체 소자의 금속배선 형성 방법에 관한 것으로, 보다 자세하게는 반도체 소자의 제조공정 중 텅스텐을 화학적기계적연마(chemical mechanical polishing, 이하 CMP라 함)한 후 발생한 텅스텐 잔류물(W residue)에 의해 금속라인이 브릿지(bridge)되는 문제를 해결하기 위한 금속 식각 방법에 관한 것이다.
일반적으로 반도체 칩(chip)의 집적도가 높아질수록 금속 배선의 선폭(linewidth)이나 간격(space)은 좁아지는 반면에 금속 배선의 높이는 높아진다.
이러한 금속배선을 형성하기 위하여 건식식각(dry etching)인 플라즈마 식각(plasma etching)을 진행하면, 금속배선간의 간격이 넓은 지역에 비해 금속배선 간의 간격이 좁은 지역의 알루미늄 식각이 늦게 이루어지는 식각율 마이크로-로딩(etch rate micro-loading) 현상이 발생한다.
그러므로 현재 행하여지는 반도체 소자의 금속배선 형성 공정을 살펴보면, 도 1a 내지 도 1g에 나타낸 바와 같다.
우선, 도 1a 내지 도 1b를 참조하면, 소정의 하부 구조물(도시안됨)이 형성된 실리콘 기판(100)에 상기 하부 구조물을 덮도록 두껍게 절연막(IMD(inter-metal dielectric)/PMD(pre-metal dielectric))(110)을 증착하고, 상기 절연막(110)의 일부분을 공지의 포토리소그라피 공정으로 식각하여 상기 실리콘 기판의 소정 부분을 노출시키는 콘택홀(또는 비아홀)(120)을 형성한다.
다음, 도 1c에 도시된 바와 같이 전체 표면 상에 제1배리어막(130)을 증착한다. 상기 배리어막은 티타늄/티타늄나이트라이드(Ti/TiN)이고, 후속 공정에서 형성되는 텅스텐 플러그의 접착성을 좋게 하면서 동시에 텅스텐이 주변의 산화막이나 또는 하부의 접촉 부위에 침투해 들어가는 것을 막는 역할을 한다.
그 다음, 도 1d를 참조하면, 상기 배리어막(130) 상에 텅스텐막(140)을 증착한다. 이때, 상기 콘택홀(120)을 완전히 채우도록 한다.
다음, 도 1e와 같이 상기 배리어막(130)과 텅스텐막(140)을 CMP로 연마하여 상기 텅스텐막(140)을 비아 콘택플러그(160)로 형성한다.
다음, 도 1f와 같이 상기 화학적기계적연마로 형성한 콘택플러그(160)를 상에 제2 배리어막(171), 알루미늄막(172), 반사방지막(173) 등의 금속막(170)을 증착한다. 상기 제2 배리어막(171)과 반사방지막(173)은 티타늄/티타늄나이트라이드(Ti/TiN)으로 증착된다.
그리고 도 1g에 나타낸 바와 같이 공지된 포토리소그라피 공정을 이용하여 상기 금속막(170)을 패터닝함으로써 콘택플러그(160)를 가지는 알루미늄 배선을 완성하게 된다.
그러나 CMP 후 클리닝하여도 텅스텐 잔류물(150) 또는 배리어막이 제거되지 않고 절연막 또는 홀 위의 텅스텐에 흡착되어 있는 경우도 종종 발생한다. 이때, 텅스텐 또는 배리어막 같은 도전성 막이 홀과 홀 사이에 존재하면, 홀과 홀을 연결하여 누설전류의 원인이 되고 제조된 반도체 소자는 작동할 수 없게 된다. 또한 텅스텐 또는 배리어막 같은 도전성 막이 홀에 충진된 텅스텐 위에 존재하면, 콘택 또는 비아 저항을 증가시키고 제조된 반도체 소자의 전자이동 및 스트레스 이동을 포함한 신뢰성이 떨어지는 문제가 있었다.
따라서 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 텅스텐막을 CMP한 뒤 산화막을 증착하고, 2단계의 식각 공정을 진행하거나 CMP 전에 산화막을 증착하여 2단계의 식각 공정을 진행함으로써 반도체 소자의 금속배선 형성 공정 중 발생하는 텅스텐 잔류물을 효과적으로 제거할 수 있는 반도체 소자의 금속배선 형성 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 반도체 소자의 금속배선 형성 방법에 있어서, 소정의 구조물이 형성된 실리콘 기판에 절연막을 형성하는 단계, 상기 절연막에 콘택홀을 형성하는 단계, 상기 콘택홀이 형성된 절연막에 배리어막을 형성하는 단계, 상기 배리어막 상에 텅스텐막을 증착하는 단계, 상기 텅스텐막을 화학적기계적연마(CMP)하는 단계, 상기 텅스텐막 상에 산화막을 증착하는 단계, 상기 산화막에 포토레지스트를 형성하는 단계, 상기 포토레지스트를 패터닝하는 단계, 상기 패터닝된 포토레지스트를 포토마스크로 하여 텅스텐 잔류물이 검출될 때까지 산화막을 식각하는 제1식각 단계, 상기 포토마스크를 제거하는 단계 및 상기 잔류 산화막과 텅스텐 잔류물을 식각하는 제2식각 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 금속배선 형성 방법에 의해서 달성된다.
또한, 본 발명의 상기 목적은 반도체 소자의 금속배선 형성 방법에 있어서, 소정의 구조물이 형성된 실리콘 기판에 절연막을 형성하는 단계, 상기 절연막에 콘택홀을 형성하는 단계, 상기 콘택홀이 형성된 절연막에 배리어막을 형성하는 단계, 상기 배리어막 상에 텅스텐막을 증착하는 단계, 상기 텅스텐막 상에 산화막을 증착하는 단계, 상기 산화막을 식각하는 제1식각 단계, 상기 텅스텐막을 화학적기계적연마(CMP)하는 단계 및 상기 잔류 산화막과 텅스텐 잔류물을 식각하는 제2식각 단 계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 금속배선 형성 방법에 의해서도 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
[실시예 1]
도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 금속배선 형성 방법 중 텅스텐 잔류물 제거 방법을 나타낸 제1실시예의 단면도이다.
도 2a는 상기 1a 내지 1e에서 언급한 바와 같은 방법으로 텅스텐막을 CMP하는 단계를 나타낸 것으로서, 실리콘 기판(200)에 절연막(210)을 증착하고, 상기 절연막(210)을 식각하여 콘택홀(또는 비아홀)을 형성하며, 제1배리어막(230)을 증착한 후 텅스텐막을 증착하고, CMP로 연마하여 상기 텅스텐막을 비아 콘택플러그(260)로 형성한 것을 나타낸 것이다.
도 2b는 상기 콘택플러그(260)가 형성된 기판 상에 산화막(270)을 증착하는 단계를 나타낸 것이다. 이때, 상기 산화막(270)은 SiO2로 하는 것이 바람직하다.
도 2c는 상기 산화막(270)에 포토레지스트(280)를 형성한 것이고, 도 2d는 상기 포토레지스트(280)를 패터닝한 것을 나타낸 것이다. 상기 패터닝은 텅스텐 잔류물 등에 의한 브릿지 현상을 방지하기 위해 텅스텐막으로 이루어진 콘택플러그(260)와 반대로 형성하는 것이 바람직하다.
도 2e는 패터닝된 포토레지스트(280)를 포토마스크로 하여 텅스텐 잔류물이 검출될 때까지 산화막(270)을 식각하는 제1식각 단계를 나타낸 것이다. 이때, 상기 제1식각 단계는 CF4 가스로 식각되는 것이 바람직하다.
도 2f는 상기 포토마스크를 제거하는 단계를 나타낸 것이다. 이때, 상기 포토마스크를 제거하는 단계 다음에 잔류물제거 공정이 더 부가되어 효과를 더욱 향상시킬 수 있다. 그러나 공정이 복잡해지는 단점이 있으므로 필요에 따라 상기 잔류물제거 공정을 부가하는 것이 바람직하다.
도 2g는 상기 잔류 산화막과 텅스텐 잔류물을 식각하는 제2식각 단계를 나타낸 것이다. 상기 제2식각 단계는 SF6 가스로 식각되는 것이 바람직하다. 또한, 상기 제2식각 공정 후에도 잔류물제거 공정이 더 부가될 수 있다. 마찬가지로, 효과가 향상되는 장점이 있는 반면 공정이 복잡해지는 단점이 있다.
[실시예 2]
또한, 도 3a 내지 도 3e는 본 발명에 따른 반도체 소자의 금속배선 형성 공정 중 텅스텐 잔류물 제거 방법의 제2실시예를 나타낸 것이다.
도 3a는 상기 1a 내지 1d에서 언급한 바와 같은 방법으로 텅스텐막을 CMP하는 단계를 나타낸 것으로서, 실리콘 기판(300)에 절연막(310)을 증착하고, 상기 절연막(310)을 식각하여 콘택홀(또는 비아홀)을 형성하며, 제1배리어막(330)을 증착한 후 텅스텐막(340)을 증착한 것을 나타낸 것이다.
도 3b는 상기 텅스텐막(340) 상에 산화막(370)을 증착하는 단계를 나타낸 것 이다. 일반적인 방법은 상기 텅스텐막(340)을 CMP하는 것인데, 본 발명에 따른 제2 실시예에서는 산화막(370)을 증착하는 것을 우선적으로 실시한다. 또한, 상기 산화막(370)을 증착하는 단계 다음에 상기 산화막(370)을 CMP하는 공정을 실시하여 효율을 향상시킬 수도 있다. 그러나 공정이 복잡해지는 단점이 있으므로 필요에 따라 부가하는 것이 바람직하다.
도 3c는 상기 산화막(370)을 식각하는 제1식각 단계를 나타낸 것이다. 상기 제1식각 단계는 CF4 가스로 상기 텅스텐막(340)이 들어날 때까지 식각하는 것이 바람직하다.
도 3d는 상기 텅스텐막(340)을 CMP하는 단계를 나타낸 것이다. 이때, 상기 CMP 방법은 EPD(End Point Detection) 방법이나 시간 설정 방법 중 어느 것을 사용하여 실시하여도 무방하다. 그러나 CMP를 실시하여도 여전히 상부에 산화막 잔류물과 텅스텐 잔류물(350) 등이 남아 있을 수 있으므로, 도 3e에 나타난 바와 같이 상기 산화막 잔류물과 텅스텐 잔류물(350)을 식각하는 제2식각을 실시한다. 여기에서도 CF4 가스로 식각하는 것이 바람직하다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
본 발명의 반도체 소자의 금속배선 방법은 텅스텐막을 CMP한 뒤 산화막을 증착하고, 2단계의 식각 공정을 진행하거나 CMP 전에 산화막을 증착하여 2단계의 식각 공정을 진행함으로써 반도체 소자의 금속배선 형성 공정 중 발생하는 텅스텐 잔류물을 효과적으로 제거할 수 있어 반도체 소자의 신뢰성 및 생산성이 향상되는 효과가 있다.
Claims (8)
- 반도체 소자의 금속배선 형성 방법에 있어서,소정의 구조물이 형성된 실리콘 기판에 절연막을 형성하는 단계;상기 절연막에 콘택홀을 형성하는 단계;상기 콘택홀이 형성된 절연막에 배리어막을 형성하는 단계;상기 배리어막 상에 텅스텐막을 증착하는 단계;상기 텅스텐막을 화학적기계적연마(CMP)하는 단계;상기 텅스텐막 상에 산화막을 증착하는 단계;상기 산화막에 포토레지스트를 증착하는 단계;상기 포토레지스트를 패터닝하는 단계;상기 패터닝된 포토레지스트를 포토마스크로 하여 텅스텐 잔류물이 검출될 때까지 산화막을 식각하는 제1식각 단계;상기 포토마스크를 제거하는 단계; 및상기 잔류 산화막과 텅스텐 잔류물을 식각하는 제2식각 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
- 제1항에 있어서,상기 제1식각 단계는 CF4 가스로 식각되는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
- 제1항에 있어서,상기 제2식각 단계는 SF6 가스로 식각되는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
- 제1항에 있어서,상기 포토마스크를 제거하는 단계 다음에 잔류물제거 공정이 더 부가됨을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
- 제1항에 있어서,상기 제2식각 단계 다음에 잔류물제거 공정이 더 부가됨을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
- 반도체 소자의 금속배선 형성 방법에 있어서,소정의 구조물이 형성된 실리콘 기판에 절연막을 형성하는 단계;상기 절연막에 콘택홀을 형성하는 단계;상기 콘택홀이 형성된 절연막에 배리어막을 형성하는 단계;상기 배리어막이 형성된 상기 콘택홀에 텅스텐막을 증착하여 채우는 단계;상기 콘택홀을 채우고 상기 절연막 상에 형성된 텅스텐막 상에 산화막을 증착하는 단계;상기 산화막을 CMP 공정에 의하여 평탄화하는 단계;상기 텅스텐막이 일부 노출될 때까지 상기 산화막을 식각하는 제1식각 단계;상기 텅스텐막을 화학적기계적연마(CMP)하는 단계; 및상기 절연막 상에 남겨진 잔류 산화막 및 텅스텐 잔류물을 식각하여 각 금속 배선간 브릿지를 제거하는 제2식각 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
- 삭제
- 제6항에 있어서,상기 제1 및 제2 식각 단계는 CF4 가스로 식각되는 것을 특징으로 하는 반도 체 소자의 금속배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040110108A KR100606539B1 (ko) | 2004-12-22 | 2004-12-22 | 반도체 소자의 금속배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040110108A KR100606539B1 (ko) | 2004-12-22 | 2004-12-22 | 반도체 소자의 금속배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060071503A KR20060071503A (ko) | 2006-06-27 |
| KR100606539B1 true KR100606539B1 (ko) | 2006-08-01 |
Family
ID=37164917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040110108A KR100606539B1 (ko) | 2004-12-22 | 2004-12-22 | 반도체 소자의 금속배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100606539B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020023049A (ko) * | 2000-09-22 | 2002-03-28 | 윤종용 | 반도체 장치의 배선 형성 방법 |
| KR20040093553A (ko) * | 2003-04-30 | 2004-11-06 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
-
2004
- 2004-12-22 KR KR1020040110108A patent/KR100606539B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020023049A (ko) * | 2000-09-22 | 2002-03-28 | 윤종용 | 반도체 장치의 배선 형성 방법 |
| KR20040093553A (ko) * | 2003-04-30 | 2004-11-06 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
Non-Patent Citations (2)
| Title |
|---|
| 1020020023049 * |
| 1020040093553 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060071503A (ko) | 2006-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6972259B2 (en) | Method for forming openings in low dielectric constant material layer | |
| US20060194426A1 (en) | Method for manufacturing dual damascene structure with a trench formed first | |
| US6255226B1 (en) | Optimized metal etch process to enable the use of aluminum plugs | |
| US6191025B1 (en) | Method of fabricating a damascene structure for copper medullization | |
| US6660619B1 (en) | Dual damascene metal interconnect structure with dielectric studs | |
| KR100529676B1 (ko) | 듀얼 다마신 패턴을 형성하는 방법 | |
| US5897374A (en) | Vertical via/contact with undercut dielectric | |
| US6632707B1 (en) | Method for forming an interconnect structure using a CVD organic BARC to mitigate via poisoning | |
| KR100606539B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100606538B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100630568B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100997776B1 (ko) | 반도체 소자의 제조방법 | |
| KR100667900B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100850079B1 (ko) | 듀얼 다마신 방법을 이용한 금속 배선 형성 방법 | |
| KR20080061168A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100307161B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
| KR100602079B1 (ko) | 반도체 소자의 플러그 형성 방법 | |
| JP4220342B2 (ja) | 半導体装置の製造方法 | |
| KR100511128B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100458078B1 (ko) | 반도체장치의금속배선형성방법 | |
| KR100857989B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100997780B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
| US20020102840A1 (en) | Method for manufacturing cooper interconnects by using a cap layer | |
| KR100310172B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
| KR100652302B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110620 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |