JP4347637B2 - トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置 - Google Patents
トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置 Download PDFInfo
- Publication number
- JP4347637B2 JP4347637B2 JP2003295656A JP2003295656A JP4347637B2 JP 4347637 B2 JP4347637 B2 JP 4347637B2 JP 2003295656 A JP2003295656 A JP 2003295656A JP 2003295656 A JP2003295656 A JP 2003295656A JP 4347637 B2 JP4347637 B2 JP 4347637B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- buffer layer
- trench
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002184 metal Substances 0.000 title claims description 134
- 229910052751 metal Inorganic materials 0.000 title claims description 134
- 238000000034 method Methods 0.000 title claims description 51
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 239000010410 layer Substances 0.000 claims description 178
- 230000009977 dual effect Effects 0.000 claims description 69
- 238000005530 etching Methods 0.000 claims description 67
- 239000011229 interlayer Substances 0.000 claims description 48
- 238000005498 polishing Methods 0.000 claims description 42
- 230000004888 barrier function Effects 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 32
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000009413 insulation Methods 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 239000012530 fluid Substances 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims 2
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000012861 aquazol Substances 0.000 description 2
- 229920006187 aquazol Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- -1 region Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
305,405 銅配線
310,410 絶縁膜
321,323,421,423 食刻停止膜
331,333,431,433 層間絶縁膜
340,440 研磨バッファー層
350,355 感光膜
360,460 ビアホール
365,465 トレンチ
370 犠牲充填膜
385,485 食刻バッファー層
390,490 金属配線
Claims (20)
- 半導体基板上に層間絶縁膜及び研磨バッファー層を形成する第1段階と、
前記第1段階において形成された層間絶縁膜及び研磨バッファー層を食刻してビアホールを形成する第2段階と、
前記第2段階において形成されたビアホールが満たされるように前記研磨バッファー層上に犠牲充填膜を形成する第3段階と、
前記第3段階において形成された犠牲充填膜と、前記第1段階において形成された研磨バッファー層及び層間絶縁膜とを食刻してトレンチを形成して、ビアホールとトレンチとでできているデュアルダマシーンパターンを形成する第4段階と、
前記第4段階において形成された前記トレンチの側壁に食刻バッファー層を形成する第5段階と、
前記第3段階において形成された、ビアホール内の犠牲充填膜の少なくとも一部分を除去する第6段階と、
前記第4段階において形成された前記デュアルダマシーンパターン内に金属配線を形成する第7段階とを備え、
前記第7段階は、前記第5段階において形成された食刻バッファー層の上面にバリア金属層を形成する段階と、前記バリア金属層を形成する段階において形成されたバリア金属層の上に、前記第3段階において形成されたトレンチが満たされるように金属膜を形成する段階とを備えることを特徴とする半導体装置のデュアルダマシーン配線形成方法。 - 前記犠牲充填膜は、流動性酸化膜から成ることを特徴とする請求項1に記載の半導体装置のデュアルダマシーン配線形成方法。
- 前記食刻バッファー層は、前記第6段階においてビアホール内の前記犠牲充填膜の少なくとも一部分を除去するとき、前記層間絶縁膜を保護する保護膜の役割をすることを特徴とする請求項1に記載の半導体装置のデュアルダマシーン配線形成方法。
- 前記食刻バッファー層は、金属膜又は絶縁膜から成ることを特徴とする請求項1に記載の半導体装置のデュアルダマシーン配線形成方法。
- 前記食刻バッファー層は、TiN、Taのようなバリアー金属膜から成ることを特徴とする請求項4に記載の半導体装置のデュアルダマシーン配線形成方法。
- 前記食刻バッファー層は、窒化膜のような絶縁膜から成ることを特徴とする請求項4に記載の半導体装置のデュアルダマシーン配線形成方法。
- 前記デュアルダマシーンパターン内に金属配線を形成する方法は、
前記食刻バッファー層を具備した前記デュアルダマシーンパターンが満たされるようにバリアー金属膜及び金属膜を蒸着する段階と、
前記研磨バッファー層を利用して前記バリアー金属膜及び金属膜をCMPしてデュアルバリアー金属膜を具備した金属配線を形成する段階と、
から成ることを特徴とする請求項1に記載の半導体装置のデュアルダマシーン配線形成方法。 - 前記金属配線は、バリアー金属膜から成る食刻バッファー層と前記バリアー金属膜とを備えたデュアルバリアー金属膜と、前記金属膜とから成ることを特徴とする請求項7に記載の半導体装置のデュアルダマシーン配線形成方法。
- 半導体基板上に第1食刻停止膜、第1層間絶縁膜、第2食刻停止膜、第2層間絶縁膜及び研磨バッファー層を順次形成する第1段階と、
前記第1段階において形成された第1及び第2層間絶縁膜、第2食刻停止膜及び研磨バッファー層を食刻してビアホールを形成する第2段階と、
前記第2段階において形成されたビアホールが満たされるように前記研磨バッファー層上に犠牲充填膜を形成する第3段階と、
前記第3段階において形成された前記犠牲充填膜と、前記第1段階において形成された研磨バッファー層、第2層間絶縁膜及び第2食刻停止膜とを食刻してトレンチを形成して、ビアホール及びトレンチから成るデュアルダマシーンパターンを形成する第4段階と、
前記第4段階において形成されたトレンチの側壁に食刻バッファー層を形成する第5段階と、
前記第3段階において形成され、ビアホール内に残っている犠牲充填膜を除去する第6段階と、
前記第1段階において形成され、前記ビアホール内の第1食刻停止膜を除去する第7段階と、
前記第4段階において形成されたデュアルダマシーンパターン内に金属配線を形成する第8段階とを備え、
前記第8段階は、前記第5段階において形成された食刻バッファー層の上面にバリア金属層を形成する段階と、前記バリア金属層を形成する段階において形成されたバリア金属層の上に、前記第3段階において形成されたトレンチが満たされるように金属膜を形成する段階とを備えることを特徴とする半導体装置のデュアルダマシーン配線形成方法。 - 前記食刻バッファー層は、第6段階においてビアホール内の前記犠牲充填膜除去時、前記第2層間絶縁膜を保護する保護膜として作用することを特徴とする請求項9に記載の半導体装置のデュアルダマシーン配線形成方法。
- 前記食刻バッファー層は、金属膜又は絶縁膜から成ることを特徴とする請求項9に記載の半導体装置のデュアルダマシーン配線形成方法。
- 前記食刻バッファー層は、TiN、Ta等のようなバリアー金属膜から成ることを特徴とする請求項11に記載の半導体装置のデュアルダマシーン配線形成方法。
- 前記食刻バッファー層は、窒化膜のような絶縁膜から成ることを特徴とする請求項11に記載の半導体装置のデュアルダマシーン配線形成方法。
- 前記金属配線は、
前記トレンチの側壁に形成された食刻バッファー層用第1バリアー金属膜と、
前記デュアルダマシーンパターン内に形成された第2バリアー金属膜と、
前記デュアルダマシーンパターン内に満たされた金属膜と、
から成ることを特徴とする請求項9に記載の半導体装置のデュアルダマシーン配線形成方法。 - 前記金属配線は、
デュアルダマシーンパターン内に形成されたバリアー金属膜と、
デュアルダマシーンパターン内に満たされた金属膜と、
から成ることを特徴とする請求項9に記載の半導体装置のデュアルダマシーン配線形成方法。 - 集積回路基板に、前記集積回路基板の一方の主面から厚さ方向の途中位置まで延ばされたトレンチ側壁が設けられたトレンチと前記トレンチの一部分下に犠牲膜を備えたビアホールとを形成する第1段階と、
前記第1段階において形成されたトレンチ側壁にバッファー層を形成する第2段階と、 前記第2段階において形成されたバッファー層を具備したトレンチを通じて前記犠牲膜を食刻して犠牲膜の少なくとも一部分をビアホールから除去する第3段階と、
前記第3段階において犠牲膜の少なくとも一部分が除去されたビアホールとトレンチとに金属配線を形成する第4段階と、
前記第4段階は、前記第2段階において形成されたバッファー層の上面にバリア金属層を形成する段階と、前記バリア金属層を形成する段階において形成されたバリア金属層の上に、前記第1段階において形成されたトレンチが満たされるように金属膜を形成する段階とを備えることを特徴とする集積回路装置の金属配線形成方法。 - 前記バッファー層は、窒化膜から成り、前記除去段階の間にトレンチ側壁を保護することを特徴とする請求項16に記載の集積回路の配線形成方法。
- 前記バッファー層は、導電性バッファー層から成ることを特徴とする請求項16に記載の集積回路装置の配線形成方法。
- 前記除去段階と金属配線形成段階との間にトレンチの側壁のバッファー層を除去する段階を実施することを特徴とする請求項16に記載の集積回路装置の配線形成方法。
- 前記バッファー層を形成することは、ビアホール内に延長せず、トレンチ側壁にバッファー層を形成することを含むことを特徴とする請求項16に記載の集積回路装置の配線形成方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0049547A KR100462884B1 (ko) | 2002-08-21 | 2002-08-21 | 희생충진물질을 이용한 반도체 장치의 듀얼다마신배선형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004080044A JP2004080044A (ja) | 2004-03-11 |
JP4347637B2 true JP4347637B2 (ja) | 2009-10-21 |
Family
ID=31884943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003295656A Expired - Fee Related JP4347637B2 (ja) | 2002-08-21 | 2003-08-19 | トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6787448B2 (ja) |
JP (1) | JP4347637B2 (ja) |
KR (1) | KR100462884B1 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6730609B2 (en) * | 2001-10-09 | 2004-05-04 | Micron Technology, Inc. | Etch aided by electrically shorting upper and lower sidewall portions during the formation of a semiconductor device |
KR100487948B1 (ko) * | 2003-03-06 | 2005-05-06 | 삼성전자주식회사 | 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법 |
KR100546099B1 (ko) * | 2003-05-30 | 2006-01-24 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
TW200504932A (en) * | 2003-07-31 | 2005-02-01 | Winbond Electronics Corp | Dual-damascene opening structure, and fabrication method for dual-damascene interconnect |
KR100643568B1 (ko) * | 2004-06-30 | 2006-11-10 | 주식회사 하이닉스반도체 | 반도체소자의 깊은 콘택홀 형성 방법 |
KR100615598B1 (ko) * | 2004-07-19 | 2006-08-25 | 삼성전자주식회사 | 평탄화 절연막을 갖는 반도체 장치들 및 그 형성방법들 |
US7192863B2 (en) * | 2004-07-30 | 2007-03-20 | Texas Instruments Incorporated | Method of eliminating etch ridges in a dual damascene process |
US7235479B2 (en) * | 2004-08-26 | 2007-06-26 | Applied Materials, Inc. | Organic solvents having ozone dissolved therein for semiconductor processing utilizing sacrificial materials |
KR100876532B1 (ko) * | 2004-08-27 | 2008-12-31 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
US7572727B1 (en) * | 2004-09-02 | 2009-08-11 | Spansion Llc | Semiconductor formation method that utilizes multiple etch stop layers |
KR20070063499A (ko) * | 2004-10-26 | 2007-06-19 | 로무 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
KR100745986B1 (ko) * | 2004-12-08 | 2007-08-06 | 삼성전자주식회사 | 다공 생성 물질을 포함하는 충전재를 사용하는 미세 전자소자의 듀얼 다마신 배선의 제조 방법 |
KR100641068B1 (ko) * | 2005-01-21 | 2006-11-06 | 삼성전자주식회사 | 듀얼 다마신 채널 구조물과 그 제조 방법 |
KR100689825B1 (ko) * | 2005-02-14 | 2007-03-08 | 삼성전자주식회사 | 희생막을 이용한 반도체 소자의 형성방법들 |
US7329605B2 (en) * | 2005-03-31 | 2008-02-12 | Agere Systems Inc. | Semiconductor structure formed using a sacrificial structure |
GB2440881A (en) * | 2005-05-31 | 2008-02-13 | Advanced Micro Devices Inc | Technique for forming copper-containing lines embedded in low-K dielectric by providing a stiffening layer |
US7651942B2 (en) * | 2005-08-15 | 2010-01-26 | Infineon Technologies Ag | Metal interconnect structure and method |
JP5247999B2 (ja) * | 2005-09-29 | 2013-07-24 | 東京エレクトロン株式会社 | 基板処理方法およびコンピュータ読取可能な記憶媒体 |
US8164141B2 (en) | 2005-10-06 | 2012-04-24 | United Microelectronics Corp. | Opening structure with sidewall of an opening covered with a dielectric thin film |
US8236702B2 (en) | 2005-10-06 | 2012-08-07 | United Microelectronics Corp. | Method of fabricating openings and contact holes |
US20070082477A1 (en) * | 2005-10-06 | 2007-04-12 | Applied Materials, Inc. | Integrated circuit fabricating techniques employing sacrificial liners |
JP4948278B2 (ja) * | 2006-08-30 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US20090093114A1 (en) * | 2007-10-09 | 2009-04-09 | Sean David Burns | Method of forming a dual-damascene structure using an underlayer |
TWI422001B (zh) * | 2010-11-05 | 2014-01-01 | Unimicron Technology Corp | 半導體裝置及其製法 |
CN103050374B (zh) * | 2011-10-17 | 2015-11-25 | 中芯国际集成电路制造(北京)有限公司 | 蚀刻后的处理方法 |
CN103367192B (zh) * | 2013-07-09 | 2015-12-09 | 上海华力微电子有限公司 | 检测通孔蚀刻不足和通孔缺失缺陷的方法 |
KR102201092B1 (ko) | 2014-09-16 | 2021-01-11 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
US9859156B2 (en) * | 2015-12-30 | 2018-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure with sidewall dielectric protection layer |
JP6759004B2 (ja) * | 2016-08-29 | 2020-09-23 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
CN108122822B (zh) * | 2016-11-29 | 2021-04-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制备方法 |
KR102521222B1 (ko) * | 2017-11-15 | 2023-04-12 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
US11177169B2 (en) | 2019-06-21 | 2021-11-16 | International Business Machines Corporation | Interconnects with gouged vias |
CN112382609B (zh) * | 2020-11-04 | 2024-03-08 | 上海华力集成电路制造有限公司 | 双大马士革工艺方法 |
US11916013B2 (en) | 2021-09-02 | 2024-02-27 | International Business Machines Corporation | Via interconnects including super vias |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6033977A (en) * | 1997-06-30 | 2000-03-07 | Siemens Aktiengesellschaft | Dual damascene structure |
US6297149B1 (en) * | 1999-10-05 | 2001-10-02 | International Business Machines Corporation | Methods for forming metal interconnects |
JP3346475B2 (ja) * | 2000-01-18 | 2002-11-18 | 日本電気株式会社 | 半導体集積回路の製造方法、半導体集積回路 |
US6444557B1 (en) * | 2000-03-14 | 2002-09-03 | International Business Machines Corporation | Method of forming a damascene structure using a sacrificial conductive layer |
US6380073B1 (en) * | 2000-08-29 | 2002-04-30 | United Microelectronics Corp. | Method for forming metal interconnection structure without corner faceted |
US6323123B1 (en) * | 2000-09-06 | 2001-11-27 | United Microelectronics Corp. | Low-K dual damascene integration process |
KR100399909B1 (ko) * | 2000-12-29 | 2003-09-29 | 주식회사 하이닉스반도체 | 반도체 소자의 층간 절연막 형성 방법 |
US6472310B1 (en) * | 2002-04-08 | 2002-10-29 | Advanced Micro Devices, Inc. | Tin palladium activation with maximized nuclei density and uniformity on barrier material in interconnect structure |
US6686662B2 (en) * | 2002-05-21 | 2004-02-03 | Agere Systems Inc. | Semiconductor device barrier layer |
-
2002
- 2002-08-21 KR KR10-2002-0049547A patent/KR100462884B1/ko not_active IP Right Cessation
-
2003
- 2003-08-19 JP JP2003295656A patent/JP4347637B2/ja not_active Expired - Fee Related
- 2003-08-20 US US10/644,462 patent/US6787448B2/en not_active Expired - Fee Related
-
2004
- 2004-07-29 US US10/901,877 patent/US7256502B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20050003656A1 (en) | 2005-01-06 |
US6787448B2 (en) | 2004-09-07 |
US7256502B2 (en) | 2007-08-14 |
KR100462884B1 (ko) | 2004-12-17 |
US20040038518A1 (en) | 2004-02-26 |
JP2004080044A (ja) | 2004-03-11 |
KR20040017475A (ko) | 2004-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4347637B2 (ja) | トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置 | |
US11011421B2 (en) | Semiconductor device having voids and method of forming same | |
TWI497591B (zh) | 製造具有自動對準介電帽之互連結構的結構及方法 | |
JP2004274053A (ja) | ビアコンタクト構造体形成方法 | |
JP2003045969A (ja) | デュアルダマシン工程を利用した配線形成方法 | |
JP2004214659A (ja) | 半導体素子のコンタクト形成方法 | |
JP2003100724A (ja) | 誘電体エッチング用アルミニウムハードマスク | |
WO2008151166A1 (en) | Damascene process having retained capping layer through metallization for protecting low-k dielectrics | |
US7192864B2 (en) | Method of forming interconnection lines for semiconductor device | |
US7179734B2 (en) | Method for forming dual damascene pattern | |
JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
US20060240673A1 (en) | Method of forming bit line in semiconductor device | |
US7622331B2 (en) | Method for forming contacts of semiconductor device | |
US7704820B2 (en) | Fabricating method of metal line | |
US6274477B1 (en) | Method of fabricating conductive line structure | |
US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
KR100327580B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
KR100735608B1 (ko) | 반도체 소자의 비어 콘택 형성방법 | |
JP2007103824A (ja) | 半導体装置 | |
KR100602132B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
US7326632B2 (en) | Method for fabricating metal wirings of semiconductor device | |
KR100807026B1 (ko) | 반도체 장치 제조 방법 | |
KR100737701B1 (ko) | 반도체 소자의 배선 형성 방법 | |
JP2004072107A (ja) | 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法 | |
US20040058280A1 (en) | Method for manufacturing a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081105 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090616 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090716 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |