JP2003100724A - 誘電体エッチング用アルミニウムハードマスク - Google Patents
誘電体エッチング用アルミニウムハードマスクInfo
- Publication number
- JP2003100724A JP2003100724A JP2002241264A JP2002241264A JP2003100724A JP 2003100724 A JP2003100724 A JP 2003100724A JP 2002241264 A JP2002241264 A JP 2002241264A JP 2002241264 A JP2002241264 A JP 2002241264A JP 2003100724 A JP2003100724 A JP 2003100724A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric
- hard mask
- aluminum
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
Abstract
(57)【要約】
【課題】 半導体デバイスを形成する分野において、バ
イアとトレンチは、一般的に高いアスペクト比を有す
る。高アスペクト比構造のエッチングは難しいことがあ
る。その１つの問題は、用いるパターンが、エッチング
中に腐食する傾向があることである。 【解決手段】 誘電体のエッチングにアルミニウムハー
ドマスクを使用する。
イアとトレンチは、一般的に高いアスペクト比を有す
る。高アスペクト比構造のエッチングは難しいことがあ
る。その１つの問題は、用いるパターンが、エッチング
中に腐食する傾向があることである。 【解決手段】 誘電体のエッチングにアルミニウムハー
ドマスクを使用する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的に半導体デ
バイスを形成する分野に関するものであり、より具体的
には、銅インタコネクトの形成に用いるハードマスクな
どの誘電体エッチング用ハードマスクに関するものであ
る。 【０００２】 【従来の技術】半導体デバイスは、益々緻密になってい
るので、増大する微細な幾何学配列をパターン化するこ
とが、益々難しくなっている。特に、デュアルダマシン
銅インタコネクト（ｄｕａｌ ｄａｍａｓｃｅｎｅ ｃ
ｏｐｐｅｒ ｉｎｔｅｒｃｏｎｎｅｃｔｓ）を形成する
場合に当てはまる。デュアルダマシン銅インタコネクト
では、最初に誘電体を形成する。この誘電体をエッチン
グし、次に適切なバリヤ材料と銅を充填することにより
インタコネクトを形成する。上部の誘電体（ｕｐｐｅｒ
ｄｉｅｌｅｃｔｒｉｃ）にトレンチ（ｔｒｅｎｃｈ）
をエッチングし、下部の（ｌｏｗｅｒ）誘電体にわたっ
て（ｔｈｒｏｕｇｈ）バイア（ｖｉａ）をエッチングす
る。充填されたトレンチは、インタコネクトライン／構
造を形成し、充填されたバイアは、下部のインタコネク
ト層に対するコネクション（ｃｏｎｎｅｃｔｉｏｎ：接
続）を提供する。 【０００３】 【発明が解決しようとする課題】バイア（ｖｉａｓ）と
トレンチ（ｔｒｅｎｃｈｅｓ）は、一般的に高いアスペ
クト比を有する。高アスペクト比構造のエッチングは難
しいことがある。発生する１つの問題は、エッチングに
使用するパターンが、エッチング中に腐食する（ｅｒｏ
ｄｅ）傾向があることである。腐食しているパターン
は、容認できない高い限界寸法（ＣＤ）変化を引起す。 【０００４】 【課題を解決するための手段】本発明は、誘電体のエッ
チングにアルミニウムハードマスクを使用する。このア
ルミニウムハードマスクは、誘電体をエッチングするが
自身はエッチングされない。 【０００５】本発明の利点は、改良されたＣＤ管理によ
り誘電体層をパターン化する方法を提供することであ
る。 【０００６】この利点およびその他の利点は、この明細
書と図面を関連付けて参照することにより、当業界で通
常の技術を有する者には明白であろう。 【０００７】 【発明の実施の形態】本発明は、誘電体層のエッチング
にアルミニウムハードマスクを用いる。図１Ａを参照し
て、誘電体層１０２上にアルミニウム層１０６を形成す
る。代わりに、アルミニウム層１０６は、Ａｌ−Ｃｕ、
Ａｌ−Ｐｄ、Ａｌ−Ｓｃ（全て０．５−２．０重量％の
Ａｌ−Ｘ）などのアルミニウム合金を含んでいてもよ
い。誘電体層１０２は、多くの種々の誘電体材料の１つ
を含んでいてもよい。本発明は、オルガノケイ酸塩ガラ
ス（ＯＳＧ）およびポリマーベースの低K材料に特に適
用できる。これらの低K材料の多くは、キャップ層を必
要とする。このキャップ層はエッチング停止（ｅｔｃｈ
ｓｔｏｐ：エッチストッパ）として用いられてもよ
い。加えて、多くの低K誘電体は親水性（水に親和性）
であり、このキャップ層は誘電体が水を取り込むことを
防ぐ。この場合、必要であれば、アルミニウム１０６を
キャップ層１０４上に形成する。非反射性コーテイング
（ＡＲＣ）をアルミニウム１０６上に形成する。 【０００８】図１Ｂを参照して、ＡＲＣ１０８上にフォ
トレジストパターン１１０を形成する。フォトレジスト
パターン１１０を用いて、ＡＲＣ１０８及びアルミニウ
ム１０６をエッチングしてハードマスク１１２を形成す
る。キャップ層があるならば、エッチングはキャップ層
１０４上で停止し、キャップ層が望まれないならば、エ
ッチングは誘電体層１０２上で停止する。一例として、
塩素ベースのエッチング化学薬剤が使用できる。その後
に、フォトレジストパターン１１０を除去する。 【０００９】パターン１１０を除去した後、残っている
キャップ層１０４（もし存在するならば）と誘電体層１
０２を、図１Ｃに示すように、ハードマスク１１２によ
り露光してエッチングする。フッ素プラズマなどのエッ
チングが、ハードマスク１１２内のアルミニウム１０６
をエッチングすることなく、誘電体層１０２の除去に利
用できる。これによって、ＣＤが維持される。続いて、
ＣＭＰまたはエッチングによってハードマスク１１２を
除去できる。 【００１０】デュアルダマシン銅インタコネクト法に関
連させて本発明の好ましい実施形態を説明する。図２Ａ
を参照して、少なくとも１層の銅インタコネクト層２０
２の形成を通して半導体本体２００を処理する。一般的
には、半導体本体２００は、基板に形成されたトランジ
スタおよびその他のデバイスを備えたシリコン基板を含
んでいてもよい。 【００１１】銅インタコネクト層２０２上にバリヤ層２
０４を析出させる。バリヤ層２０４は、銅インタコネク
ト層２０２から銅の拡散を防止することができ、続いて
析出させた低ｋ誘電体のエッチングに対するエッチング
停止として作用することができる材料を含む。例えば、
バリヤ層２０４はＳｉＣ又はＳｉＮを含んでいてもよ
い。好ましい実施例では、バリヤ層２０４を１０００Å
のオーダの厚みに析出させる。 【００１２】バリヤ層２０４上に、下部（またはバイア
レベル）誘電体２０６を析出させる。下部誘電体２０６
として、低ｋ（低誘電率）または超低ｋ誘電体を用い
る。業界では、種々の低ｋおよび超低ｋ材料が知られて
いる。例えば、ＯＳＧまたはポリマーベースの低ｋ誘電
体が使用できる。下部誘電体２０６は、金属インタコネ
クト層間のバイアインタコネクトに用いられる。好まし
い実施形態では、下部誘電体２０６を４０００Åのオー
ダの厚みに析出させる。 【００１３】下部誘電体層２０６上に停止層２０８を析
出させる。さらに、以下に説明するように、停止層２０
８をエッチング停止として用いる。例えば、停止層２０
８として、ＳｉＣまたはＳｉＮが使用できる。１０００
Åのオーダの厚みが使用される。 【００１４】停止層２０８上に上部（またはトレンチレ
ベル）誘電体２１０を析出させる。また、上部誘電体２
１０として、低ｋ（低誘電率）または超低ｋ誘電体を用
いる。上部誘電体２１０中のトレンチ内に金属インタコ
ネクト層を形成させる。好ましい実施形態では、上部誘
電体２１０を４０００Åのオーダの厚みに析出させる。 【００１５】この種々の材料の厚みは、技術によりさま
ざまに変更できる。例えば、上部誘電体２１０および底
部誘電体２０６の厚みは、デバイスに対する望ましい金
属厚みによって設定される。 【００１６】上部誘電体２１０上にキャップ層２１２を
析出させる。キャップ層２１２は酸化物を含んでもよ
い。一般的に、キャップ層は、低ｋ（低誘電率）および
超低ｋ誘電体上に使用してエッチング停止を行い、かつ
親水性低ｋ材料を水分から保護する。一例として、５０
０ÅのＰＥＴＥＯＳ（プラズマ増速テトラエトキシシラ
ン）層が使用できる。 【００１７】本発明によれば、キャップ層２１２上にア
ルミニウム層２１４を析出させる。アルミニウム２１４
を、１０００Åのオーダの厚みに析出できる。アルミニ
ウム２１４上にＡＲＣ（非反射性コーテイング）２１６
を析出させる。一般的に、ＡＲＣ２１６などのＡＲＣ
は、レジストパターン化材料の下で用いる。一例とし
て、３００ÅのＳｉＯＮ層をＡＲＣ２１６に用いてもよ
い。 【００１８】アルミニウム２１４（およびＡＲＣ２１
６）を、以下に説明する次のエッチングステップでハー
ドマスクとして用いる。このアルミニウムを用いること
は、フッ素プラズマ中でエッチングを受けないハードマ
スク形成の利点を与える。上部および下部誘電体２１０
および２０６をエッチングする時に、一般的にフッ素プ
ラズマを用いる。アルミニウムはエッチングを受けない
ため、ＣＤ（限界寸法）は維持される。 【００１９】図２Ｂを参照して、ＡＲＣ２１６上にトレ
ンチパターン２１８を形成する。トレンチパターン２１
６は領域を限定して、上部誘電体２１０にトレンチを形
成し、続いて金属インタコネクトラインを形成する。ト
レンチパターン２１８を用いて、ＡＲＣ２１６およびア
ルミニウム２１４をエッチングする。例えば、塩素ベー
スのエッチングを使用できる。エッチングは、キャップ
層２１２上で停止する。このために、キャップ層２１２
は、アルミニウム２１４とＡＲＣ２１６をキャップ層２
１２に関連して、選択的にエッチングできるような材料
（例えば二酸化シリコン）を含むべきである。エッチン
グした後、好ましくはインシチュで（ｉｎ ｓｉｔｕ：
その場で）、トレンチパターン２１８を除去する。 【００２０】次に、図２Ｃに示すように、ＡＲＣ２１６
とキャップ層２１２上にバイアパターン２２０を形成す
る。バイアパターン２２０は、銅インタコネクト２０２
のような下部にある金属インタコネクト層に対するバイ
アが望まれる領域を露出させる。バイアパターン２２０
を用いて、キャップ層２１２と上部誘電体２１０をエッ
チングし停止層２０８上で停止させる。その後、例え
ば、Ａｒ／Ｏ2／ＣxＦy（フルオロカーボン）を含むエ
ッチング化学薬剤を用いてエッチングする。エッチング
後、好ましくはインシチュウで、バイアパターン２２０
を除去する。 【００２１】バイア２２０を除去した後、図２Ｄに示す
ように、トレンチ２２２と下部のバイア２２４の半分を
エッチングする。トレンチ２２２は、キャップ層２１２
と上部誘電体２１０を通してエッチングする。バイア２
２４は下部の誘電体２０６を通してエッチングする。一
般的に、フッ素ベースのエッチングを用いる。アルミニ
ウム２１４は、トレンチに対するハードマスクとして作
用し、それ故トレンチ寸法を限定する。フッ素ベースの
エッチング中は、アルミニウム２１４はエッチングを受
けないので、エッチングを通じて、トレンチのＣＤは維
持される。停止層２０８はバイアに対するハードマスク
として作用し、それ故バイア寸法を限定する。エッチン
グはトレンチ領域中の停止層２０８上で、かつバイア領
域中のバリヤ層２０４上で停止する。このため、停止層
２０８とバリヤ層２０４は、上部および下部誘電体２１
０および２０６を停止層２０８とバリヤ層２０４の材料
に関連して選択的にエッチングできるような材料を含ん
でいる。 【００２２】図２Ｅを参照して、バイア２２４の下部の
バリヤ層２０４をエッチングで除去し、銅インタコネク
ト２０４から銅を露出させる。その後、トレンチ２２２
とバイア２２４の表面に銅バリヤ２２６を形成する。業
界では種々のバリヤが知られている。例えば、Ｔａ、Ｔ
ａＮまたはこれらの組み合わせを用いることができる。
次に、銅シード層、続いて銅ＥＣＤを形成し、トレンチ
２２４とバイア２２２を銅で充填する。 【００２３】銅ＥＣＤを形成後、この構造を化学的―機
械的に研磨する。また、化学的―機械的研磨（ＣＭＰ）
または続いて行なうエッチングのどちらかにより、アル
ミニウム２１４も除去する。その結果得られた構造を図
２Ｆに示す。 【００２４】本発明では、具体的な実施形態を用いて説
明しているが、この説明を限定的な意味で解釈すること
を意図していない。この具体的な実施形態の種々の変更
および組み合わせ、並びに本発明のその他の実施形態
は、本説明を参照することにより当業者には明白であ
る。したがって、添付した特許請求の範囲は、このよう
な任意の変更または実施形態を包含するものである。 【００２５】以上の説明に関して更に以下の項を開示す
る。 （１） 集積回路を形成する方法であって、誘電体層を
形成するステップ、誘電体層上にアルミニウムハードマ
スクを形成するステップ、アルミニウムハードマスクが
限定するように誘電体層をエッチングするステップ、と
アルミニウムハードマスクを除去するステップを含む方
法。 （２） 前記エッチングステップがフッ素ベースのエッ
チングを含む第１項記載の方法。 （３） 前記誘電体層が、低ｋ誘電体、と前記低ｋ誘電
体上にキャッピング層（ｃａｐｐｉｎｇ ｌａｙｅｒ）
を含む第１項記載の方法。 （４） アルミニウムハードマスクを形成する前記ステ
ップが、前記誘電体層上にアルミニウム層を析出させる
ステップ、前記アルミニウム層上に非反射性コーテイン
グを析出させるステップ、前記反射性コーテイング上に
レジストパターンを形成するステップ、前記非反射性コ
ーテイング及び前記アルミニウム層をエッチングして前
記アルミニウムハードマスクを形成するステップ、と前
記レジストパターンを除去するステップを含む第１項記
載の方法。 （５） 前記非反射性コーテイング及び前記アルミニウ
ム層をエッチングするステップが塩素ベースの化学薬剤
（ｃｈｅｍｉｓｔｒｙ）を含む第４項記載の方法。 （６） 集積回路を加工する方法であって、第１の銅イ
ンタコネクト層（ｉｎｔｅｒｃｏｎｎｅｃｔ ｌａｙｅ
ｒ）、バリヤ層、下部誘電体、停止層（ｓｔｏｐ ｌａ
ｙｅｒ：ストッパ層）、上部誘電体、及び、それらの上
に形成したキャップ層を有する半導体本体を提供するス
テップ、前記キャップ層上にアルミニウムハードマスク
を形成するステップ、前記アルミニウムハードマスク及
び前記キャップ層上にバイアパターン（ｖｉａ ｐａｔ
ｔｅｒｎ）を形成するステップ、前記上部誘電体と前記
停止層を前記バイアパターンで限定するようにエッチン
グするステップ、前記バイアパターンを除去するステッ
プ前記上部誘電体中にトレンチを前記アルミニウムハー
ドマスクで限定するように形成し、かつ前記底部誘電体
中にバイアを前記停止層で限定するように形成するステ
ップ、前記バイアの下部で前記バリヤ層を除去するステ
ップ、前記バイアと前記トレンチを銅バリヤと銅で充填
するステップ、と前記銅と前記銅バリヤを化学的-機械
的に研磨して第２の銅インタコネクト層を形成するステ
ップを含む方法。 （７） アルミニウムハードマスクを形成する前記ステ
ップが、前記キャップ層上にアルミニウム層を析出させ
るステップ、前記アルミニウム層上に非反射性コーテイ
ングを析出させるステップ、前記非反射性コーテイング
上にトレンチレジストパターンを形成するステップ、前
記非反射性コーテイング及びアルミニウム層をエッチン
グして前記アルミニウムハードマスクを形成するステッ
プ、と前記トレンチレジストパターンを除去するステッ
プを含む第６項記載の方法。 （８） 前記非反射性コーテイング及び前記アルミニウ
ム層の前記エッチングが、塩素ベースのエッチングを含
む第７項記載の方法。 （９） トレンチとバイアを形成する前記ステップが、
塩素ベースの化学薬剤によるエッチングを含む第６項記
載の方法。 （１０） 誘電体層（１０２、２１０）をエッチングす
るために、アルミニウムハードマスク（１０６、２１
４）を用いる。アルミニウムハードマスク（１０６、２
１４）をエッチングしないフッ素ベースのエッチングを
用いる。そして、アルミニウムハードマスク（１０６、
２１４）をＣＭＰにより除去する。
バイスを形成する分野に関するものであり、より具体的
には、銅インタコネクトの形成に用いるハードマスクな
どの誘電体エッチング用ハードマスクに関するものであ
る。 【０００２】 【従来の技術】半導体デバイスは、益々緻密になってい
るので、増大する微細な幾何学配列をパターン化するこ
とが、益々難しくなっている。特に、デュアルダマシン
銅インタコネクト（ｄｕａｌ ｄａｍａｓｃｅｎｅ ｃ
ｏｐｐｅｒ ｉｎｔｅｒｃｏｎｎｅｃｔｓ）を形成する
場合に当てはまる。デュアルダマシン銅インタコネクト
では、最初に誘電体を形成する。この誘電体をエッチン
グし、次に適切なバリヤ材料と銅を充填することにより
インタコネクトを形成する。上部の誘電体（ｕｐｐｅｒ
ｄｉｅｌｅｃｔｒｉｃ）にトレンチ（ｔｒｅｎｃｈ）
をエッチングし、下部の（ｌｏｗｅｒ）誘電体にわたっ
て（ｔｈｒｏｕｇｈ）バイア（ｖｉａ）をエッチングす
る。充填されたトレンチは、インタコネクトライン／構
造を形成し、充填されたバイアは、下部のインタコネク
ト層に対するコネクション（ｃｏｎｎｅｃｔｉｏｎ：接
続）を提供する。 【０００３】 【発明が解決しようとする課題】バイア（ｖｉａｓ）と
トレンチ（ｔｒｅｎｃｈｅｓ）は、一般的に高いアスペ
クト比を有する。高アスペクト比構造のエッチングは難
しいことがある。発生する１つの問題は、エッチングに
使用するパターンが、エッチング中に腐食する（ｅｒｏ
ｄｅ）傾向があることである。腐食しているパターン
は、容認できない高い限界寸法（ＣＤ）変化を引起す。 【０００４】 【課題を解決するための手段】本発明は、誘電体のエッ
チングにアルミニウムハードマスクを使用する。このア
ルミニウムハードマスクは、誘電体をエッチングするが
自身はエッチングされない。 【０００５】本発明の利点は、改良されたＣＤ管理によ
り誘電体層をパターン化する方法を提供することであ
る。 【０００６】この利点およびその他の利点は、この明細
書と図面を関連付けて参照することにより、当業界で通
常の技術を有する者には明白であろう。 【０００７】 【発明の実施の形態】本発明は、誘電体層のエッチング
にアルミニウムハードマスクを用いる。図１Ａを参照し
て、誘電体層１０２上にアルミニウム層１０６を形成す
る。代わりに、アルミニウム層１０６は、Ａｌ−Ｃｕ、
Ａｌ−Ｐｄ、Ａｌ−Ｓｃ（全て０．５−２．０重量％の
Ａｌ−Ｘ）などのアルミニウム合金を含んでいてもよ
い。誘電体層１０２は、多くの種々の誘電体材料の１つ
を含んでいてもよい。本発明は、オルガノケイ酸塩ガラ
ス（ＯＳＧ）およびポリマーベースの低K材料に特に適
用できる。これらの低K材料の多くは、キャップ層を必
要とする。このキャップ層はエッチング停止（ｅｔｃｈ
ｓｔｏｐ：エッチストッパ）として用いられてもよ
い。加えて、多くの低K誘電体は親水性（水に親和性）
であり、このキャップ層は誘電体が水を取り込むことを
防ぐ。この場合、必要であれば、アルミニウム１０６を
キャップ層１０４上に形成する。非反射性コーテイング
（ＡＲＣ）をアルミニウム１０６上に形成する。 【０００８】図１Ｂを参照して、ＡＲＣ１０８上にフォ
トレジストパターン１１０を形成する。フォトレジスト
パターン１１０を用いて、ＡＲＣ１０８及びアルミニウ
ム１０６をエッチングしてハードマスク１１２を形成す
る。キャップ層があるならば、エッチングはキャップ層
１０４上で停止し、キャップ層が望まれないならば、エ
ッチングは誘電体層１０２上で停止する。一例として、
塩素ベースのエッチング化学薬剤が使用できる。その後
に、フォトレジストパターン１１０を除去する。 【０００９】パターン１１０を除去した後、残っている
キャップ層１０４（もし存在するならば）と誘電体層１
０２を、図１Ｃに示すように、ハードマスク１１２によ
り露光してエッチングする。フッ素プラズマなどのエッ
チングが、ハードマスク１１２内のアルミニウム１０６
をエッチングすることなく、誘電体層１０２の除去に利
用できる。これによって、ＣＤが維持される。続いて、
ＣＭＰまたはエッチングによってハードマスク１１２を
除去できる。 【００１０】デュアルダマシン銅インタコネクト法に関
連させて本発明の好ましい実施形態を説明する。図２Ａ
を参照して、少なくとも１層の銅インタコネクト層２０
２の形成を通して半導体本体２００を処理する。一般的
には、半導体本体２００は、基板に形成されたトランジ
スタおよびその他のデバイスを備えたシリコン基板を含
んでいてもよい。 【００１１】銅インタコネクト層２０２上にバリヤ層２
０４を析出させる。バリヤ層２０４は、銅インタコネク
ト層２０２から銅の拡散を防止することができ、続いて
析出させた低ｋ誘電体のエッチングに対するエッチング
停止として作用することができる材料を含む。例えば、
バリヤ層２０４はＳｉＣ又はＳｉＮを含んでいてもよ
い。好ましい実施例では、バリヤ層２０４を１０００Å
のオーダの厚みに析出させる。 【００１２】バリヤ層２０４上に、下部（またはバイア
レベル）誘電体２０６を析出させる。下部誘電体２０６
として、低ｋ（低誘電率）または超低ｋ誘電体を用い
る。業界では、種々の低ｋおよび超低ｋ材料が知られて
いる。例えば、ＯＳＧまたはポリマーベースの低ｋ誘電
体が使用できる。下部誘電体２０６は、金属インタコネ
クト層間のバイアインタコネクトに用いられる。好まし
い実施形態では、下部誘電体２０６を４０００Åのオー
ダの厚みに析出させる。 【００１３】下部誘電体層２０６上に停止層２０８を析
出させる。さらに、以下に説明するように、停止層２０
８をエッチング停止として用いる。例えば、停止層２０
８として、ＳｉＣまたはＳｉＮが使用できる。１０００
Åのオーダの厚みが使用される。 【００１４】停止層２０８上に上部（またはトレンチレ
ベル）誘電体２１０を析出させる。また、上部誘電体２
１０として、低ｋ（低誘電率）または超低ｋ誘電体を用
いる。上部誘電体２１０中のトレンチ内に金属インタコ
ネクト層を形成させる。好ましい実施形態では、上部誘
電体２１０を４０００Åのオーダの厚みに析出させる。 【００１５】この種々の材料の厚みは、技術によりさま
ざまに変更できる。例えば、上部誘電体２１０および底
部誘電体２０６の厚みは、デバイスに対する望ましい金
属厚みによって設定される。 【００１６】上部誘電体２１０上にキャップ層２１２を
析出させる。キャップ層２１２は酸化物を含んでもよ
い。一般的に、キャップ層は、低ｋ（低誘電率）および
超低ｋ誘電体上に使用してエッチング停止を行い、かつ
親水性低ｋ材料を水分から保護する。一例として、５０
０ÅのＰＥＴＥＯＳ（プラズマ増速テトラエトキシシラ
ン）層が使用できる。 【００１７】本発明によれば、キャップ層２１２上にア
ルミニウム層２１４を析出させる。アルミニウム２１４
を、１０００Åのオーダの厚みに析出できる。アルミニ
ウム２１４上にＡＲＣ（非反射性コーテイング）２１６
を析出させる。一般的に、ＡＲＣ２１６などのＡＲＣ
は、レジストパターン化材料の下で用いる。一例とし
て、３００ÅのＳｉＯＮ層をＡＲＣ２１６に用いてもよ
い。 【００１８】アルミニウム２１４（およびＡＲＣ２１
６）を、以下に説明する次のエッチングステップでハー
ドマスクとして用いる。このアルミニウムを用いること
は、フッ素プラズマ中でエッチングを受けないハードマ
スク形成の利点を与える。上部および下部誘電体２１０
および２０６をエッチングする時に、一般的にフッ素プ
ラズマを用いる。アルミニウムはエッチングを受けない
ため、ＣＤ（限界寸法）は維持される。 【００１９】図２Ｂを参照して、ＡＲＣ２１６上にトレ
ンチパターン２１８を形成する。トレンチパターン２１
６は領域を限定して、上部誘電体２１０にトレンチを形
成し、続いて金属インタコネクトラインを形成する。ト
レンチパターン２１８を用いて、ＡＲＣ２１６およびア
ルミニウム２１４をエッチングする。例えば、塩素ベー
スのエッチングを使用できる。エッチングは、キャップ
層２１２上で停止する。このために、キャップ層２１２
は、アルミニウム２１４とＡＲＣ２１６をキャップ層２
１２に関連して、選択的にエッチングできるような材料
（例えば二酸化シリコン）を含むべきである。エッチン
グした後、好ましくはインシチュで（ｉｎ ｓｉｔｕ：
その場で）、トレンチパターン２１８を除去する。 【００２０】次に、図２Ｃに示すように、ＡＲＣ２１６
とキャップ層２１２上にバイアパターン２２０を形成す
る。バイアパターン２２０は、銅インタコネクト２０２
のような下部にある金属インタコネクト層に対するバイ
アが望まれる領域を露出させる。バイアパターン２２０
を用いて、キャップ層２１２と上部誘電体２１０をエッ
チングし停止層２０８上で停止させる。その後、例え
ば、Ａｒ／Ｏ2／ＣxＦy（フルオロカーボン）を含むエ
ッチング化学薬剤を用いてエッチングする。エッチング
後、好ましくはインシチュウで、バイアパターン２２０
を除去する。 【００２１】バイア２２０を除去した後、図２Ｄに示す
ように、トレンチ２２２と下部のバイア２２４の半分を
エッチングする。トレンチ２２２は、キャップ層２１２
と上部誘電体２１０を通してエッチングする。バイア２
２４は下部の誘電体２０６を通してエッチングする。一
般的に、フッ素ベースのエッチングを用いる。アルミニ
ウム２１４は、トレンチに対するハードマスクとして作
用し、それ故トレンチ寸法を限定する。フッ素ベースの
エッチング中は、アルミニウム２１４はエッチングを受
けないので、エッチングを通じて、トレンチのＣＤは維
持される。停止層２０８はバイアに対するハードマスク
として作用し、それ故バイア寸法を限定する。エッチン
グはトレンチ領域中の停止層２０８上で、かつバイア領
域中のバリヤ層２０４上で停止する。このため、停止層
２０８とバリヤ層２０４は、上部および下部誘電体２１
０および２０６を停止層２０８とバリヤ層２０４の材料
に関連して選択的にエッチングできるような材料を含ん
でいる。 【００２２】図２Ｅを参照して、バイア２２４の下部の
バリヤ層２０４をエッチングで除去し、銅インタコネク
ト２０４から銅を露出させる。その後、トレンチ２２２
とバイア２２４の表面に銅バリヤ２２６を形成する。業
界では種々のバリヤが知られている。例えば、Ｔａ、Ｔ
ａＮまたはこれらの組み合わせを用いることができる。
次に、銅シード層、続いて銅ＥＣＤを形成し、トレンチ
２２４とバイア２２２を銅で充填する。 【００２３】銅ＥＣＤを形成後、この構造を化学的―機
械的に研磨する。また、化学的―機械的研磨（ＣＭＰ）
または続いて行なうエッチングのどちらかにより、アル
ミニウム２１４も除去する。その結果得られた構造を図
２Ｆに示す。 【００２４】本発明では、具体的な実施形態を用いて説
明しているが、この説明を限定的な意味で解釈すること
を意図していない。この具体的な実施形態の種々の変更
および組み合わせ、並びに本発明のその他の実施形態
は、本説明を参照することにより当業者には明白であ
る。したがって、添付した特許請求の範囲は、このよう
な任意の変更または実施形態を包含するものである。 【００２５】以上の説明に関して更に以下の項を開示す
る。 （１） 集積回路を形成する方法であって、誘電体層を
形成するステップ、誘電体層上にアルミニウムハードマ
スクを形成するステップ、アルミニウムハードマスクが
限定するように誘電体層をエッチングするステップ、と
アルミニウムハードマスクを除去するステップを含む方
法。 （２） 前記エッチングステップがフッ素ベースのエッ
チングを含む第１項記載の方法。 （３） 前記誘電体層が、低ｋ誘電体、と前記低ｋ誘電
体上にキャッピング層（ｃａｐｐｉｎｇ ｌａｙｅｒ）
を含む第１項記載の方法。 （４） アルミニウムハードマスクを形成する前記ステ
ップが、前記誘電体層上にアルミニウム層を析出させる
ステップ、前記アルミニウム層上に非反射性コーテイン
グを析出させるステップ、前記反射性コーテイング上に
レジストパターンを形成するステップ、前記非反射性コ
ーテイング及び前記アルミニウム層をエッチングして前
記アルミニウムハードマスクを形成するステップ、と前
記レジストパターンを除去するステップを含む第１項記
載の方法。 （５） 前記非反射性コーテイング及び前記アルミニウ
ム層をエッチングするステップが塩素ベースの化学薬剤
（ｃｈｅｍｉｓｔｒｙ）を含む第４項記載の方法。 （６） 集積回路を加工する方法であって、第１の銅イ
ンタコネクト層（ｉｎｔｅｒｃｏｎｎｅｃｔ ｌａｙｅ
ｒ）、バリヤ層、下部誘電体、停止層（ｓｔｏｐ ｌａ
ｙｅｒ：ストッパ層）、上部誘電体、及び、それらの上
に形成したキャップ層を有する半導体本体を提供するス
テップ、前記キャップ層上にアルミニウムハードマスク
を形成するステップ、前記アルミニウムハードマスク及
び前記キャップ層上にバイアパターン（ｖｉａ ｐａｔ
ｔｅｒｎ）を形成するステップ、前記上部誘電体と前記
停止層を前記バイアパターンで限定するようにエッチン
グするステップ、前記バイアパターンを除去するステッ
プ前記上部誘電体中にトレンチを前記アルミニウムハー
ドマスクで限定するように形成し、かつ前記底部誘電体
中にバイアを前記停止層で限定するように形成するステ
ップ、前記バイアの下部で前記バリヤ層を除去するステ
ップ、前記バイアと前記トレンチを銅バリヤと銅で充填
するステップ、と前記銅と前記銅バリヤを化学的-機械
的に研磨して第２の銅インタコネクト層を形成するステ
ップを含む方法。 （７） アルミニウムハードマスクを形成する前記ステ
ップが、前記キャップ層上にアルミニウム層を析出させ
るステップ、前記アルミニウム層上に非反射性コーテイ
ングを析出させるステップ、前記非反射性コーテイング
上にトレンチレジストパターンを形成するステップ、前
記非反射性コーテイング及びアルミニウム層をエッチン
グして前記アルミニウムハードマスクを形成するステッ
プ、と前記トレンチレジストパターンを除去するステッ
プを含む第６項記載の方法。 （８） 前記非反射性コーテイング及び前記アルミニウ
ム層の前記エッチングが、塩素ベースのエッチングを含
む第７項記載の方法。 （９） トレンチとバイアを形成する前記ステップが、
塩素ベースの化学薬剤によるエッチングを含む第６項記
載の方法。 （１０） 誘電体層（１０２、２１０）をエッチングす
るために、アルミニウムハードマスク（１０６、２１
４）を用いる。アルミニウムハードマスク（１０６、２
１４）をエッチングしないフッ素ベースのエッチングを
用いる。そして、アルミニウムハードマスク（１０６、
２１４）をＣＭＰにより除去する。
【図面の簡単な説明】
【図１Ａ】本発明の実施形態に従い、アルミニウムハー
ドマスクを用いて誘電体をエッチングする方法の断面図
である。 【図１Ｂ】本発明の実施形態に従い、アルミニウムハー
ドマスクを用いて誘電体をエッチングする方法の断面図
である。 【図１Ｃ】本発明の実施形態に従い、アルミニウムハー
ドマスクを用いて誘電体をエッチングする方法の断面図
である。 【図２Ａ】本発明の実施形態に従い、アルミニウムハー
ドマスクを用いたデュアルダマシン銅インタコネクト法
の断面図である。 【図２Ｂ】本発明の実施形態に従い、アルミニウムハー
ドマスクを用いたデュアルダマシン銅インタコネクト法
の断面図である。 【図２Ｃ】本発明の実施形態に従い、アルミニウムハー
ドマスクを用いたデュアルダマシン銅インタコネクト法
の断面図である。 【図２Ｄ】本発明の実施形態に従い、アルミニウムハー
ドマスクを用いたデュアルダマシン銅インタコネクト法
の断面図である。 【図２Ｅ】本発明の実施形態に従い、アルミニウムハー
ドマスクを用いたデュアルダマシン銅インタコネクト法
の断面図である。 【図２Ｆ】本発明の実施形態に従い、アルミニウムハー
ドマスクを用いたデュアルダマシン銅インタコネクト法
の断面図である。
ドマスクを用いて誘電体をエッチングする方法の断面図
である。 【図１Ｂ】本発明の実施形態に従い、アルミニウムハー
ドマスクを用いて誘電体をエッチングする方法の断面図
である。 【図１Ｃ】本発明の実施形態に従い、アルミニウムハー
ドマスクを用いて誘電体をエッチングする方法の断面図
である。 【図２Ａ】本発明の実施形態に従い、アルミニウムハー
ドマスクを用いたデュアルダマシン銅インタコネクト法
の断面図である。 【図２Ｂ】本発明の実施形態に従い、アルミニウムハー
ドマスクを用いたデュアルダマシン銅インタコネクト法
の断面図である。 【図２Ｃ】本発明の実施形態に従い、アルミニウムハー
ドマスクを用いたデュアルダマシン銅インタコネクト法
の断面図である。 【図２Ｄ】本発明の実施形態に従い、アルミニウムハー
ドマスクを用いたデュアルダマシン銅インタコネクト法
の断面図である。 【図２Ｅ】本発明の実施形態に従い、アルミニウムハー
ドマスクを用いたデュアルダマシン銅インタコネクト法
の断面図である。 【図２Ｆ】本発明の実施形態に従い、アルミニウムハー
ドマスクを用いたデュアルダマシン銅インタコネクト法
の断面図である。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F004 AA04 EA05 EB03
5F033 HH11 HH21 HH32 JJ01 JJ11
JJ21 JJ32 MM02 MM12 MM13
NN06 NN07 QQ09 QQ10 QQ25
QQ27 QQ37 RR01 RR04 RR06
SS04 SS15
Claims (1)
- 【特許請求の範囲】 【請求項１】 集積回路を形成する方法であって、 誘電体層を形成するステップ、 誘電体層上にアルミニウムハードマスクを形成するステ
ップ、 アルミニウムハードマスクが限定するように誘電体層を
エッチングするステップ、とアルミニウムハードマスク
を除去するステップを含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/935,450 US6620727B2 (en) | 2001-08-23 | 2001-08-23 | Aluminum hardmask for dielectric etch |
| US935450 | 2004-09-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003100724A true JP2003100724A (ja) | 2003-04-04 |
Family
ID=25467160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002241264A Pending JP2003100724A (ja) | 2001-08-23 | 2002-08-22 | 誘電体エッチング用アルミニウムハードマスク |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6620727B2 (ja) |
| EP (1) | EP1286388A1 (ja) |
| JP (1) | JP2003100724A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005033168A (ja) * | 2003-07-10 | 2005-02-03 | Samsung Electronics Co Ltd | 半導体素子の金属配線の形成方法 |
| WO2007043634A1 (ja) * | 2005-10-06 | 2007-04-19 | Nec Corporation | 多層配線の製造方法 |
| WO2008126776A1 (en) * | 2007-04-10 | 2008-10-23 | Tokyo Electron Limited | Fabrication method of a semiconductor device and a semiconductor device |
| JP2009290227A (ja) * | 2003-05-16 | 2009-12-10 | Semiconductor Energy Lab Co Ltd | 配線の作製方法及び表示装置の作製方法 |
| JP2012216570A (ja) * | 2011-03-31 | 2012-11-08 | Jsr Corp | 半導体装置の製造方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4293752B2 (ja) * | 2002-02-28 | 2009-07-08 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7119010B2 (en) * | 2002-04-23 | 2006-10-10 | Chartered Semiconductor Manfacturing Ltd. | Integrated circuit with self-aligned line and via and manufacturing method therefor |
| US7119006B2 (en) * | 2002-11-26 | 2006-10-10 | Texas Instruments Incorporated | Via formation for damascene metal conductors in an integrated circuit |
| US6831363B2 (en) * | 2002-12-12 | 2004-12-14 | International Business Machines Corporation | Structure and method for reducing thermo-mechanical stress in stacked vias |
| US20050026397A1 (en) * | 2003-07-28 | 2005-02-03 | International Business Machines Corporation | Crack stop for low k dielectrics |
| JP2005050954A (ja) * | 2003-07-31 | 2005-02-24 | Toshiba Corp | 半導体装置およびその製造方法 |
| US7199046B2 (en) * | 2003-11-14 | 2007-04-03 | Tokyo Electron Ltd. | Structure comprising tunable anti-reflective coating and method of forming thereof |
| US7776736B2 (en) * | 2004-05-11 | 2010-08-17 | Tokyo Electron Limited | Substrate for electronic device capable of suppressing fluorine atoms exposed at the surface of insulating film from reacting with water and method for processing same |
| US7456093B2 (en) * | 2004-07-03 | 2008-11-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for improving a semiconductor device delamination resistance |
| US7531448B2 (en) * | 2005-06-22 | 2009-05-12 | United Microelectronics Corp. | Manufacturing method of dual damascene structure |
| US7700479B2 (en) * | 2006-11-06 | 2010-04-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cleaning processes in the formation of integrated circuit interconnect structures |
| US7767589B2 (en) * | 2007-02-07 | 2010-08-03 | Raytheon Company | Passivation layer for a circuit device and method of manufacture |
| DE102008016425B4 (de) * | 2008-03-31 | 2015-11-19 | Advanced Micro Devices, Inc. | Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials |
| CN102299095B (zh) * | 2010-06-22 | 2015-09-16 | 中国科学院微电子研究所 | 层间介质层、具有该介质层的半导体器件及制造方法 |
| US10247700B2 (en) * | 2015-10-30 | 2019-04-02 | International Business Machines Corporation | Embedded noble metal electrodes in microfluidics |
| US10168299B2 (en) * | 2016-07-15 | 2019-01-01 | International Business Machines Corporation | Reproducible and manufacturable nanogaps for embedded transverse electrode pairs in nanochannels |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4396458A (en) * | 1981-12-21 | 1983-08-02 | International Business Machines Corporation | Method for forming planar metal/insulator structures |
| JPS63114214A (ja) | 1986-09-11 | 1988-05-19 | フェアチャイルド セミコンダクタ コーポレーション | 二層マスクを使用するプラズマエッチング |
| US5562801A (en) | 1994-04-28 | 1996-10-08 | Cypress Semiconductor Corporation | Method of etching an oxide layer |
| CA2193905A1 (en) * | 1996-12-24 | 1998-06-24 | Luc Ouellet | Integrated processing for an etch module |
| US6100184A (en) * | 1997-08-20 | 2000-08-08 | Sematech, Inc. | Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer |
| US6451181B1 (en) | 1999-03-02 | 2002-09-17 | Motorola, Inc. | Method of forming a semiconductor device barrier layer |
| US6218317B1 (en) * | 1999-04-19 | 2001-04-17 | National Semiconductor Corp. | Methylated oxide-type dielectric as a replacement for SiO2 hardmasks used in polymeric low K, dual damascene interconnect integration |
| US6169029B1 (en) | 1999-05-03 | 2001-01-02 | Winband Electronics Corp. | Method of solving metal stringer problem which is induced by the product of tin and organic ARC reaction |
| US6083822A (en) * | 1999-08-12 | 2000-07-04 | Industrial Technology Research Institute | Fabrication process for copper structures |
| US6303459B1 (en) * | 1999-11-15 | 2001-10-16 | Taiwan Semiconductor Manufacturing Company | Integration process for Al pad |
| US6284657B1 (en) * | 2000-02-25 | 2001-09-04 | Chartered Semiconductor Manufacturing Ltd. | Non-metallic barrier formation for copper damascene type interconnects |
| JP3669681B2 (ja) | 2000-03-31 | 2005-07-13 | 株式会社東芝 | 半導体装置の製造方法 |
| US6350700B1 (en) * | 2000-06-28 | 2002-02-26 | Lsi Logic Corporation | Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure |
| JP2002026122A (ja) * | 2000-07-04 | 2002-01-25 | Sony Corp | 半導体装置の製造方法 |
| US6475929B1 (en) * | 2001-02-01 | 2002-11-05 | Advanced Micro Devices, Inc. | Method of manufacturing a semiconductor structure with treatment to sacrificial stop layer producing diffusion to an adjacent low-k dielectric layer lowering the constant |
| US6465340B1 (en) * | 2001-02-06 | 2002-10-15 | Advanced Micro Devices, Inc. | Via filled dual damascene structure with middle stop layer and method for making the same |
| US6492270B1 (en) * | 2001-03-19 | 2002-12-10 | Taiwan Semiconductor Manufacturing Company | Method for forming copper dual damascene |
| US6383913B1 (en) * | 2001-04-06 | 2002-05-07 | United Microelectronics Corp. | Method for improving surface wettability of low k material |
| US6486059B2 (en) * | 2001-04-19 | 2002-11-26 | Silicon Intergrated Systems Corp. | Dual damascene process using an oxide liner for a dielectric barrier layer |
| US6475905B1 (en) * | 2001-05-21 | 2002-11-05 | Advanced Micro Devices, Inc. | Optimization of organic bottom anti-reflective coating (BARC) thickness for dual damascene process |
| US6337269B1 (en) * | 2001-06-21 | 2002-01-08 | United Microelectronics Corp. | Method of fabricating a dual damascene structure |
| US6455417B1 (en) * | 2001-07-05 | 2002-09-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming damascene structure employing bi-layer carbon doped silicon nitride/carbon doped silicon oxide etch stop layer |
-
2001
- 2001-08-23 US US09/935,450 patent/US6620727B2/en not_active Expired - Lifetime
-
2002
- 2002-08-22 JP JP2002241264A patent/JP2003100724A/ja active Pending
- 2002-08-22 EP EP02102210A patent/EP1286388A1/en not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009290227A (ja) * | 2003-05-16 | 2009-12-10 | Semiconductor Energy Lab Co Ltd | 配線の作製方法及び表示装置の作製方法 |
| JP2005033168A (ja) * | 2003-07-10 | 2005-02-03 | Samsung Electronics Co Ltd | 半導体素子の金属配線の形成方法 |
| WO2007043634A1 (ja) * | 2005-10-06 | 2007-04-19 | Nec Corporation | 多層配線の製造方法 |
| WO2008126776A1 (en) * | 2007-04-10 | 2008-10-23 | Tokyo Electron Limited | Fabrication method of a semiconductor device and a semiconductor device |
| JP2008262996A (ja) * | 2007-04-10 | 2008-10-30 | Tokyo Electron Ltd | 半導体装置の製造方法及び半導体装置 |
| CN101647110B (zh) * | 2007-04-10 | 2011-12-14 | 东京毅力科创株式会社 | 半导体器件及其制造方法 |
| US8124523B2 (en) | 2007-04-10 | 2012-02-28 | Tokyo Electron Limited | Fabrication method of a semiconductor device and a semiconductor device |
| JP2012216570A (ja) * | 2011-03-31 | 2012-11-08 | Jsr Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030040172A1 (en) | 2003-02-27 |
| EP1286388A1 (en) | 2003-02-26 |
| US6620727B2 (en) | 2003-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7064059B2 (en) | Method of forming dual damascene metal interconnection employing sacrificial metal oxide layer | |
| JP2003100724A (ja) | 誘電体エッチング用アルミニウムハードマスク | |
| US7470616B1 (en) | Damascene wiring fabrication methods incorporating dielectric cap etch process with hard mask retention | |
| US8183694B2 (en) | Reversing tone of patterns on integrated circuit and nanoscale fabrication | |
| EP1333483A1 (en) | Method of etching dual damascene structure | |
| US7045896B2 (en) | Metal interconnect layer of semiconductor device and method for forming a metal interconnect layer | |
| EP2024993A1 (en) | Structures and methods for low-k or ultra low-k interlayer dielectric pattern transfer | |
| US20070232048A1 (en) | Damascene interconnection having a SiCOH low k layer | |
| US6603206B2 (en) | Slot via filled dual damascene interconnect structure without middle etch stop layer | |
| JP2001230317A (ja) | 多層配線構造の形成方法及び半導体装置の多層配線構造 | |
| US6372631B1 (en) | Method of making a via filled dual damascene structure without middle stop layer | |
| US6521524B1 (en) | Via filled dual damascene structure with middle stop layer and method for making the same | |
| US6278147B1 (en) | On-chip decoupling capacitor with bottom hardmask | |
| US6900123B2 (en) | BARC etch comprising a selective etch chemistry and a high polymerizing gas for CD control | |
| US6383919B1 (en) | Method of making a dual damascene structure without middle stop layer | |
| US6660619B1 (en) | Dual damascene metal interconnect structure with dielectric studs | |
| JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| US7232748B2 (en) | BARC/resist via etchback process | |
| US6524947B1 (en) | Slotted trench dual inlaid structure and method of forming thereof | |
| US6465340B1 (en) | Via filled dual damascene structure with middle stop layer and method for making the same | |
| KR20030077455A (ko) | 이중상감법을 사용한 반도체장치 제조방법 | |
| JP2005217371A (ja) | 半導体装置およびその製造方法 | |
| US6444573B1 (en) | Method of making a slot via filled dual damascene structure with a middle stop layer | |
| US7326632B2 (en) | Method for fabricating metal wirings of semiconductor device | |
| KR20050002953A (ko) | 반도체 소자의 금속배선 형성방법 |