JP3346475B2 - 半導体集積回路の製造方法、半導体集積回路 - Google Patents
半導体集積回路の製造方法、半導体集積回路Info
- Publication number
- JP3346475B2 JP3346475B2 JP2000009221A JP2000009221A JP3346475B2 JP 3346475 B2 JP3346475 B2 JP 3346475B2 JP 2000009221 A JP2000009221 A JP 2000009221A JP 2000009221 A JP2000009221 A JP 2000009221A JP 3346475 B2 JP3346475 B2 JP 3346475B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- via hole
- interlayer film
- upper interlayer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000011229 interlayer Substances 0.000 claims description 67
- 238000005530 etching Methods 0.000 claims description 51
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 238000000151 deposition Methods 0.000 claims description 20
- 239000007789 gas Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 19
- 239000011261 inert gas Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 239000006117 anti-reflective coating Substances 0.000 description 34
- 230000008021 deposition Effects 0.000 description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 16
- 239000010949 copper Substances 0.000 description 16
- 238000001020 plasma etching Methods 0.000 description 14
- 230000009977 dual effect Effects 0.000 description 7
- 238000002156 mixing Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 206010040844 Skin exfoliation Diseases 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 150000001412 amines Chemical class 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 230000005653 Brownian motion process Effects 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- -1 as the resist Polymers 0.000 description 1
- 238000005537 brownian motion Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、金属配線まで到達
するヴァイアホールと凹溝とを層間膜に同時に形成する
半導体集積回路の製造方法と、この製造方法により製造
された半導体集積回路と、に関する。
するヴァイアホールと凹溝とを層間膜に同時に形成する
半導体集積回路の製造方法と、この製造方法により製造
された半導体集積回路と、に関する。
【０００２】
【従来の技術】現在、半導体集積回路の高性能化や微細
化が要求されており、各種の製造方法や使用材料が研究
されている。従来、半導体集積回路の配線にはポリシリ
コンやアルミニウムが多用されてきたが、半導体集積回
路の高性能化や微細化を実現するためには更に低抵抗の
材料が必要である。
化が要求されており、各種の製造方法や使用材料が研究
されている。従来、半導体集積回路の配線にはポリシリ
コンやアルミニウムが多用されてきたが、半導体集積回
路の高性能化や微細化を実現するためには更に低抵抗の
材料が必要である。
【０００３】そこで、半導体集積回路の微細な配線を銅
で形成することが創案されたが、銅は物性的にエッチン
グによるパターニングが困難であり、耐食性も良好でな
い。そこで、層間膜の内部と表面とに銅からなる金属配
線を形成し、これらの金属配線を銅からなるコンタクト
で接続した半導体集積回路を製造する製造方法としてデ
ュアルダマシン法が開発された。
で形成することが創案されたが、銅は物性的にエッチン
グによるパターニングが困難であり、耐食性も良好でな
い。そこで、層間膜の内部と表面とに銅からなる金属配
線を形成し、これらの金属配線を銅からなるコンタクト
で接続した半導体集積回路を製造する製造方法としてデ
ュアルダマシン法が開発された。
【０００４】このデュアルダマシン法の製造方法の一従
来例を図２ないし図５を参照して以下に説明する。な
お、図２ないし図５は半導体集積回路の製造工程を順番
に示す縦断正面図である。
来例を図２ないし図５を参照して以下に説明する。な
お、図２ないし図５は半導体集積回路の製造工程を順番
に示す縦断正面図である。
【０００５】まず、ここで製造する半導体集積回路１０
０では、図５(ｃ)に示すように、ＳiＯ2からなる下部層
間膜１０１と上部層間膜１０２とが積層されており、下
部層間膜１０１の上部に銅からなる下部金属配線１０３
が埋め込まれている。上部層間膜１０２の上部にも銅か
らなる上部金属配線１０４が埋め込まれており、この上
部金属配線１０４と一体に形成された接続配線１０５が
下部金属配線１０３に接続されている。
０では、図５(ｃ)に示すように、ＳiＯ2からなる下部層
間膜１０１と上部層間膜１０２とが積層されており、下
部層間膜１０１の上部に銅からなる下部金属配線１０３
が埋め込まれている。上部層間膜１０２の上部にも銅か
らなる上部金属配線１０４が埋め込まれており、この上
部金属配線１０４と一体に形成された接続配線１０５が
下部金属配線１０３に接続されている。
【０００６】なお、下部／上部金属配線１０３，１０４
は、例えば、図面を貫通する前後方向に連通するパター
ンに形成されているが、接続配線１０５は、例えば、前
後幅が左右幅と同一の形状に形成されており、この前後
方向に連通しない接続配線１０５により前後方向に連通
する下部／上部金属配線１０３，１０４が一点で接続さ
れている。
は、例えば、図面を貫通する前後方向に連通するパター
ンに形成されているが、接続配線１０５は、例えば、前
後幅が左右幅と同一の形状に形成されており、この前後
方向に連通しない接続配線１０５により前後方向に連通
する下部／上部金属配線１０３，１０４が一点で接続さ
れている。
【０００７】上述のような構造の半導体集積回路１００
を製造する一般的な製造方法としては、図２(ａ)に示す
ように、シリコン基板１１０の表面にＳiＯ2からなる所
定膜厚の下部層間膜１０１を形成し、その表面にフォト
レジストを塗布してからパターニングしてレジストマス
ク(図示せず)を形成する。このレジストマスクの開口孔
から下部層間膜１０１をドライエッチングすることによ
り、同図(ｂ)に示すように、この下部層間膜１０１の表
面に所定深度まで凹部１１１を形成する。
を製造する一般的な製造方法としては、図２(ａ)に示す
ように、シリコン基板１１０の表面にＳiＯ2からなる所
定膜厚の下部層間膜１０１を形成し、その表面にフォト
レジストを塗布してからパターニングしてレジストマス
ク(図示せず)を形成する。このレジストマスクの開口孔
から下部層間膜１０１をドライエッチングすることによ
り、同図(ｂ)に示すように、この下部層間膜１０１の表
面に所定深度まで凹部１１１を形成する。
【０００８】この凹部１１１が完成したら、Ｏ2雰囲気
中でのプラズマ処理と有機剥離によりレジストマスクを
除去し、同図(ｃ)に示すように、これで露出した下部層
間膜１０１の表面に、タンタル膜１１２と銅膜１１３と
をスパッタリングで順番に成膜する。
中でのプラズマ処理と有機剥離によりレジストマスクを
除去し、同図(ｃ)に示すように、これで露出した下部層
間膜１０１の表面に、タンタル膜１１２と銅膜１１３と
をスパッタリングで順番に成膜する。
【０００９】つぎに、同図(ｄ)に示すように、この銅膜
１１３の表面に銅からなるメッキ膜１１４を形成して凹
部１１１を充填してから、同図(ｅ)に示すように、この
メッキ膜１１４をＣＭＰ(Chemical Mechanical Polishi
ng)により下部層間膜１０１の表面まで平坦に研磨す
る。
１１３の表面に銅からなるメッキ膜１１４を形成して凹
部１１１を充填してから、同図(ｅ)に示すように、この
メッキ膜１１４をＣＭＰ(Chemical Mechanical Polishi
ng)により下部層間膜１０１の表面まで平坦に研磨す
る。
【００１０】つぎに、図３(ａ)に示すように、この平坦
に研磨された表面にプラズマＣＶＤ(Chemical Vapor De
position)法によりＳiＮからなるストッパ膜１１５を値
例えば、膜厚500(Å)まで成長させてから、やはりプラ
ズマＣＶＤ法によりＳiＯ2からなる上部層間膜１０２
を、例えば、膜厚12000(Å)まで成長させる。
に研磨された表面にプラズマＣＶＤ(Chemical Vapor De
position)法によりＳiＮからなるストッパ膜１１５を値
例えば、膜厚500(Å)まで成長させてから、やはりプラ
ズマＣＶＤ法によりＳiＯ2からなる上部層間膜１０２
を、例えば、膜厚12000(Å)まで成長させる。
【００１１】つぎに、下部金属配線１０３の上方が開口
したレジストマスク１１６を上部層間膜１０２の表面に
形成し、このレジストマスク１１６の開口部から上部層
間膜１０２をエッチングすることにより、同図(ｂ)に示
すように、上部層間膜１０２の表面からストッパ膜１１
５の表面で下部金属配線１０３に対向する位置までヴァ
イアホール１１７を形成する。
したレジストマスク１１６を上部層間膜１０２の表面に
形成し、このレジストマスク１１６の開口部から上部層
間膜１０２をエッチングすることにより、同図(ｂ)に示
すように、上部層間膜１０２の表面からストッパ膜１１
５の表面で下部金属配線１０３に対向する位置までヴァ
イアホール１１７を形成する。
【００１２】このヴァイアホール１１７が形成できたら
レジストマスク１１６を除去し、同図(ｃ)に示すよう
に、有機膜としてＡＲＣ(Anti Reflective Coating)膜
１１８を上部層間膜１０２の表面に膜厚2000(Å)まで成
膜するとともにヴァイアホール１１７の内部に充填す
る。
レジストマスク１１６を除去し、同図(ｃ)に示すよう
に、有機膜としてＡＲＣ(Anti Reflective Coating)膜
１１８を上部層間膜１０２の表面に膜厚2000(Å)まで成
膜するとともにヴァイアホール１１７の内部に充填す
る。
【００１３】このＡＲＣ膜１１８の表面にヴァイアホー
ル１１７より幅広に開口したレジストマスク１１９を、
例えば、膜厚8000(Å)に形成し、同図(ｄ)に示すよう
に、“Ｃ4Ｆ8”と“Ｏ2”とを混合したエッチングガス
と“Ａr”の不活性ガスとの“30(mToll)”程度の圧力の
雰囲気中で、レジストマスク１１９の開口からＡＲＣ膜
１１８をプラズマエッチングする。なお、“Ｃ4Ｆ8”と
“Ｏ2”と“Ａr”との混合比は、例えば、“20／10／20
0”などとされる。
ル１１７より幅広に開口したレジストマスク１１９を、
例えば、膜厚8000(Å)に形成し、同図(ｄ)に示すよう
に、“Ｃ4Ｆ8”と“Ｏ2”とを混合したエッチングガス
と“Ａr”の不活性ガスとの“30(mToll)”程度の圧力の
雰囲気中で、レジストマスク１１９の開口からＡＲＣ膜
１１８をプラズマエッチングする。なお、“Ｃ4Ｆ8”と
“Ｏ2”と“Ａr”との混合比は、例えば、“20／10／20
0”などとされる。
【００１４】このＡＲＣ膜１１８のプラズマエッチング
が完了したらエッチングガスを“Ｃ 4Ｆ8”に変更し、図
４(ａ)に示すように、レジストマスク１１９の開口から
上部層間膜１０２とＡＲＣ膜１１８とを同時にプラズマ
エッチングし、ストッパ膜１１５まで到達しない深度40
00(Å)の幅広の凹溝１２０を形成する。
が完了したらエッチングガスを“Ｃ 4Ｆ8”に変更し、図
４(ａ)に示すように、レジストマスク１１９の開口から
上部層間膜１０２とＡＲＣ膜１１８とを同時にプラズマ
エッチングし、ストッパ膜１１５まで到達しない深度40
00(Å)の幅広の凹溝１２０を形成する。
【００１５】このとき、“Ｃ4Ｆ8”のエッチングガスに
よる上部層間膜１０２とＡＲＣ膜１１８とのプラズマエ
ッチングのエッチングレートは約“4000(Å)／min”な
ので、エッチング時間を一分に規制することにより凹溝
１２０の深度を4000(Å)に調節する。
よる上部層間膜１０２とＡＲＣ膜１１８とのプラズマエ
ッチングのエッチングレートは約“4000(Å)／min”な
ので、エッチング時間を一分に規制することにより凹溝
１２０の深度を4000(Å)に調節する。
【００１６】つぎに、“Ｏ2”でのプラズマ処理とアミ
ン系の有機剥離液による剥離処理により、同図(ｂ)に示
すように、レジストマスク１１９とＡＲＣ膜１１８とを
除去することにより、ヴァイアホール１１７の底部にス
トッパ膜１１５を露出させる。なお、銅からなる下部金
属配線１０３は耐食性が低いが、上述のようにレジスト
マスク１１９とＡＲＣ膜１１８とを除去する時点ではス
トッパ膜１１５で雰囲気から遮断されているので腐食す
ることはない。
ン系の有機剥離液による剥離処理により、同図(ｂ)に示
すように、レジストマスク１１９とＡＲＣ膜１１８とを
除去することにより、ヴァイアホール１１７の底部にス
トッパ膜１１５を露出させる。なお、銅からなる下部金
属配線１０３は耐食性が低いが、上述のようにレジスト
マスク１１９とＡＲＣ膜１１８とを除去する時点ではス
トッパ膜１１５で雰囲気から遮断されているので腐食す
ることはない。
【００１７】同図(ｃ)に示すように、“ＣＨＦ3”と
“Ｏ2”とを混合したエッチングガスと“Ａr”の不活性
ガスとの雰囲気中で上部層間膜１０２をマスクとしてヴ
ァイアホール１１７の底部に位置するストッパ膜１１５
をプラズマエッチングし、ヴァイアホール１１７の底部
に下部金属配線１０３を露出させる。なお、“ＣＨ
Ｆ3”と“Ｏ2”と“Ａr”との混合比も、例えば、“20
／10／200”などとされる。
“Ｏ2”とを混合したエッチングガスと“Ａr”の不活性
ガスとの雰囲気中で上部層間膜１０２をマスクとしてヴ
ァイアホール１１７の底部に位置するストッパ膜１１５
をプラズマエッチングし、ヴァイアホール１１７の底部
に下部金属配線１０３を露出させる。なお、“ＣＨ
Ｆ3”と“Ｏ2”と“Ａr”との混合比も、例えば、“20
／10／200”などとされる。
【００１８】この状態で上部層間膜１０２と下部金属配
線１０３との露出している表面をアミン系の有機剥離液
により清浄化してから、図５(ａ)に示すように、この清
浄化された表面に窒化タンタル膜１２１と銅膜１２２と
をスパッタリングにより順番に成膜する。
線１０３との露出している表面をアミン系の有機剥離液
により清浄化してから、図５(ａ)に示すように、この清
浄化された表面に窒化タンタル膜１２１と銅膜１２２と
をスパッタリングにより順番に成膜する。
【００１９】これで上部層間膜１０２の表面から凹溝１
２０とヴァイアホール１１７との内面まで窒化タンタル
膜１２１と銅膜１２２とが成膜されるので、同図(ｂ)に
示すように、この銅膜１２２の表面に銅からなるメッキ
膜１２３を形成して凹溝１２０とヴァイアホール１１７
とを充填する。
２０とヴァイアホール１１７との内面まで窒化タンタル
膜１２１と銅膜１２２とが成膜されるので、同図(ｂ)に
示すように、この銅膜１２２の表面に銅からなるメッキ
膜１２３を形成して凹溝１２０とヴァイアホール１１７
とを充填する。
【００２０】そして、このメッキ膜１２３をＣＭＰによ
り上部層間膜１０２の表面まで平坦に研磨することによ
り、同図(ｃ)に示すように、凹溝１２０の内部に位置す
る上部金属配線１０４とヴァイアホール１１７の内部に
位置する接続配線１０５とが形成されるので、これで半
導体集積回路１００が完成することになる。
り上部層間膜１０２の表面まで平坦に研磨することによ
り、同図(ｃ)に示すように、凹溝１２０の内部に位置す
る上部金属配線１０４とヴァイアホール１１７の内部に
位置する接続配線１０５とが形成されるので、これで半
導体集積回路１００が完成することになる。
【００２１】なお、上述のように幅狭のヴァイアホール
１１７と幅広の凹溝１２０とを同時に形成する手法は、
一般的にデュアルダマシン法と呼称されている。また、
上述の層間膜１０１，１０２としては、ＳiＯ2の他に低
誘電率膜も利用することができ、この低誘電率膜として
は、水素含有シリコン酸化膜や有機含有シリコン酸化膜
などを利用することができる。
１１７と幅広の凹溝１２０とを同時に形成する手法は、
一般的にデュアルダマシン法と呼称されている。また、
上述の層間膜１０１，１０２としては、ＳiＯ2の他に低
誘電率膜も利用することができ、この低誘電率膜として
は、水素含有シリコン酸化膜や有機含有シリコン酸化膜
などを利用することができる。
【００２２】また、ＡＲＣ膜１１８としては、ポリイミ
ドやノボラックからなるベース樹脂にポリビニルフェノ
ールやポリメチルメタクリレートを添加したものなどを
利用することができ、レジストとしては、ノボラック樹
脂やポリイミド樹脂などを利用することができる。
ドやノボラックからなるベース樹脂にポリビニルフェノ
ールやポリメチルメタクリレートを添加したものなどを
利用することができ、レジストとしては、ノボラック樹
脂やポリイミド樹脂などを利用することができる。
【００２３】
【発明が解決しようとする課題】上述のような方法で半
導体集積回路１００を製造することにより、幅狭のヴァ
イアホール１１７上に幅広の凹溝１２０を形成できるの
で、下部層間膜１０１に埋め込まれた銅からなる下部金
属配線１０３と上部層間膜１０２に埋め込まれた銅から
なる上部金属配線１０４とがヴァイアホール１１７内の
接続配線１０５で接続された構造を形成することができ
る。
導体集積回路１００を製造することにより、幅狭のヴァ
イアホール１１７上に幅広の凹溝１２０を形成できるの
で、下部層間膜１０１に埋め込まれた銅からなる下部金
属配線１０３と上部層間膜１０２に埋め込まれた銅から
なる上部金属配線１０４とがヴァイアホール１１７内の
接続配線１０５で接続された構造を形成することができ
る。
【００２４】しかし、図４(ａ)に示すように、“Ｃ
4Ｆ8”のエッチングガスで上部層間膜１０２とＡＲＣ膜
１１８とを同時にプラズマエッチングするとき、実際に
はＡＲＣ膜１１８のエッチングレートが上部層間膜１０
２より低いため、プラズマエッチングは上部層間膜１０
２からＡＲＣ膜１１８が突出した状態で進行することに
なる。
4Ｆ8”のエッチングガスで上部層間膜１０２とＡＲＣ膜
１１８とを同時にプラズマエッチングするとき、実際に
はＡＲＣ膜１１８のエッチングレートが上部層間膜１０
２より低いため、プラズマエッチングは上部層間膜１０
２からＡＲＣ膜１１８が突出した状態で進行することに
なる。
【００２５】また、“Ｃ4Ｆ8”のエッチングガスは、プ
ラズマ中で分解されたものや反応生成物からフロロカー
ボン系のデポジションを発生しやすいので、上部層間膜
１０２からＡＲＣ膜１１８が突出した状態でプラズマエ
ッチングが進行すると、図６に示すように、上部層間膜
１０２から突出したＡＲＣ膜１１８の側面にデポジショ
ン１２４が堆積しやすい。
ラズマ中で分解されたものや反応生成物からフロロカー
ボン系のデポジションを発生しやすいので、上部層間膜
１０２からＡＲＣ膜１１８が突出した状態でプラズマエ
ッチングが進行すると、図６に示すように、上部層間膜
１０２から突出したＡＲＣ膜１１８の側面にデポジショ
ン１２４が堆積しやすい。
【００２６】このようにデポジション１２４が堆積する
と、これがマスクとなって下方のプラズマエッチングが
阻害される。このため、上部層間膜１０２とＡＲＣ膜１
１８との同時エッチングが完了してから、ヴァイアホー
ル１１７の内部のＡＲＣ膜１１８を除去すると、図７に
示すように、ヴァイアホール１１７の開口の周囲にデポ
ジション１２４が残存した不良が発生する。
と、これがマスクとなって下方のプラズマエッチングが
阻害される。このため、上部層間膜１０２とＡＲＣ膜１
１８との同時エッチングが完了してから、ヴァイアホー
ル１１７の内部のＡＲＣ膜１１８を除去すると、図７に
示すように、ヴァイアホール１１７の開口の周囲にデポ
ジション１２４が残存した不良が発生する。
【００２７】このようにヴァイアホール１１７の開口の
周囲にデポジション１２４が残存すると、上部金属配線
１０４を良好な形状に形成できないので断線などの不良
の原因となる。
周囲にデポジション１２４が残存すると、上部金属配線
１０４を良好な形状に形成できないので断線などの不良
の原因となる。
【００２８】本発明は上述のような課題に鑑みてなされ
たものであり、ヴァイアホール上に凹溝を形成するため
にデュアルダマシン法により上部層間膜と有機膜とを同
時にプラズマエッチングしても、ヴァイアホールの開口
の周囲にデポジションが残存しない半導体集積回路の製
造方法を提供することを目的とする。
たものであり、ヴァイアホール上に凹溝を形成するため
にデュアルダマシン法により上部層間膜と有機膜とを同
時にプラズマエッチングしても、ヴァイアホールの開口
の周囲にデポジションが残存しない半導体集積回路の製
造方法を提供することを目的とする。
【００２９】
【課題を解決するための手段】本発明の半導体集積回路
の製造方法は、下部金属配線が埋め込まれた下部層間膜
上に上部層間膜を堆積する工程と、その後前記上部層間
膜の前記下部金属配線の位置に対向する位置にヴァイア
ホールを形成する工程と、その後前記ヴァイアホールを
充填するように全面に有機膜を成膜する工程と、その後
前記ヴァイアホールの位置に対応して前記ヴィアホール
より幅広に開口したレジストマスクを形成する工程と、
その後前記上部層間膜の表面が露出するまで前記有機膜
をエッチングする第１のエッチング工程と、その後前記
有機膜の方が前記上部層間膜よりエッチングレートが高
い雰囲気中で前記有機膜と前記上部層間膜とを途中まで
エッチングする第２のエッチング工程と、その後前記ヴ
ィアホールに残存している前記有機膜を除去する第３の
エッチング工程と、その後全面に金属膜を成膜する工程
と、を備えている。
の製造方法は、下部金属配線が埋め込まれた下部層間膜
上に上部層間膜を堆積する工程と、その後前記上部層間
膜の前記下部金属配線の位置に対向する位置にヴァイア
ホールを形成する工程と、その後前記ヴァイアホールを
充填するように全面に有機膜を成膜する工程と、その後
前記ヴァイアホールの位置に対応して前記ヴィアホール
より幅広に開口したレジストマスクを形成する工程と、
その後前記上部層間膜の表面が露出するまで前記有機膜
をエッチングする第１のエッチング工程と、その後前記
有機膜の方が前記上部層間膜よりエッチングレートが高
い雰囲気中で前記有機膜と前記上部層間膜とを途中まで
エッチングする第２のエッチング工程と、その後前記ヴ
ィアホールに残存している前記有機膜を除去する第３の
エッチング工程と、その後全面に金属膜を成膜する工程
と、を備えている。
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】
【発明の実施の形態】本発明の実施の一形態を図１を参
照して以下に説明する。ただし、本実施の形態に関して
前述した一従来例と同一の部分は、同一の名称および符
号を使用して詳細な説明は省略する。なお、同図は本実
施の形態の半導体集積回路の製造方法の要部の工程を示
す縦断正面図である。
照して以下に説明する。ただし、本実施の形態に関して
前述した一従来例と同一の部分は、同一の名称および符
号を使用して詳細な説明は省略する。なお、同図は本実
施の形態の半導体集積回路の製造方法の要部の工程を示
す縦断正面図である。
【００３５】本実施の形態の半導体集積回路１００も、
完成した構造は一従来例の場合と同一である。この半導
体集積回路１００を製造する本実施の形態の方法でも、
一従来例の製造方法と同様に、下部金属配線１０３が埋
め込まれた下部層間膜１０１の表面にストッパ膜１１５
を介して上部層間膜１０２を積層し、この上部層間膜１
０２の表面からストッパ膜１１５の表面で下部金属配線
１０３に対向する位置までヴァイアホール１１７を形成
する。
完成した構造は一従来例の場合と同一である。この半導
体集積回路１００を製造する本実施の形態の方法でも、
一従来例の製造方法と同様に、下部金属配線１０３が埋
め込まれた下部層間膜１０１の表面にストッパ膜１１５
を介して上部層間膜１０２を積層し、この上部層間膜１
０２の表面からストッパ膜１１５の表面で下部金属配線
１０３に対向する位置までヴァイアホール１１７を形成
する。
【００３６】このヴァイアホール１１７と上部層間膜１
０２の表面とにＡＲＣ膜１１８を埋め込み、このＡＲＣ
膜１１８の表面にヴァイアホール１１７より幅広に開口
したレジストマスク１１９を形成し、同図(ａ)に示すよ
うに、このレジストマスク１１９の開口からＡＲＣ膜１
１８をプラズマエッチングする。
０２の表面とにＡＲＣ膜１１８を埋め込み、このＡＲＣ
膜１１８の表面にヴァイアホール１１７より幅広に開口
したレジストマスク１１９を形成し、同図(ａ)に示すよ
うに、このレジストマスク１１９の開口からＡＲＣ膜１
１８をプラズマエッチングする。
【００３７】このＡＲＣ膜１１８のプラズマエッチング
が完了したらエッチングガスを変更し、同図(ｂ)に示す
ように、レジストマスク１１９の開口からストッパ膜１
１５まで到達しない所定深度まで上部層間膜１０２とＡ
ＲＣ膜１１８とを同時にプラズマエッチングして幅広の
凹溝１２０を形成する。
が完了したらエッチングガスを変更し、同図(ｂ)に示す
ように、レジストマスク１１９の開口からストッパ膜１
１５まで到達しない所定深度まで上部層間膜１０２とＡ
ＲＣ膜１１８とを同時にプラズマエッチングして幅広の
凹溝１２０を形成する。
【００３８】このプラズマエッチングされた幅広の凹溝
１２０の底部に位置する幅狭のヴァイアホール１１７に
残存しているＡＲＣ膜１１８を除去し、同図(ｃ)に示す
ように、このＡＲＣ膜１１８を除去したヴァイアホール
１１７の底部に位置するストッパ膜１１５をエッチング
して下部金属配線１０３を露出させる。
１２０の底部に位置する幅狭のヴァイアホール１１７に
残存しているＡＲＣ膜１１８を除去し、同図(ｃ)に示す
ように、このＡＲＣ膜１１８を除去したヴァイアホール
１１７の底部に位置するストッパ膜１１５をエッチング
して下部金属配線１０３を露出させる。
【００３９】ただし、本実施の形態の製造方法では、一
従来例の製造方法とは相違して、上述のようにデュアル
ダマシン法により上部層間膜１０２とＡＲＣ膜１１８と
を同時にプラズマエッチングするとき、エッチングガス
として“ＣＦ4”を使用する。
従来例の製造方法とは相違して、上述のようにデュアル
ダマシン法により上部層間膜１０２とＡＲＣ膜１１８と
を同時にプラズマエッチングするとき、エッチングガス
として“ＣＦ4”を使用する。
【００４０】より詳細には、同図(ａ)に示すように、
“ＣＦ4”と“Ｏ2”とを混合したエッチングガスと“Ａ
r”の不活性ガスとの圧力“300〜400(mToll)”の雰囲気
中で、レジストマスク１１９の開口からＡＲＣ膜１１８
をプラズマエッチングし、このプラズマエッチングが完
了したらエッチングガスを“ＣＦ4”に変更し、同図
(ｂ)に示すように、レジストマスク１１９の開口から上
部層間膜１０２とＡＲＣ膜１１８とを同時にプラズマエ
ッチングする。
“ＣＦ4”と“Ｏ2”とを混合したエッチングガスと“Ａ
r”の不活性ガスとの圧力“300〜400(mToll)”の雰囲気
中で、レジストマスク１１９の開口からＡＲＣ膜１１８
をプラズマエッチングし、このプラズマエッチングが完
了したらエッチングガスを“ＣＦ4”に変更し、同図
(ｂ)に示すように、レジストマスク１１９の開口から上
部層間膜１０２とＡＲＣ膜１１８とを同時にプラズマエ
ッチングする。
【００４１】なお、ＡＲＣ膜１１８をプラズマエッチン
グするときの“ＣＦ4”と“Ｏ2”と“Ａr”との混合比
は、例えば、“100／10／500”などとされ、上部層間膜
１０２とＡＲＣ膜１１８とを同時にプラズマエッチング
するときの“ＣＦ4”と“Ａr”との混合比は、例えば、
“100／500”などとされる。
グするときの“ＣＦ4”と“Ｏ2”と“Ａr”との混合比
は、例えば、“100／10／500”などとされ、上部層間膜
１０２とＡＲＣ膜１１８とを同時にプラズマエッチング
するときの“ＣＦ4”と“Ａr”との混合比は、例えば、
“100／500”などとされる。
【００４２】本実施の形態の製造方法では、上述のよう
にデュアルダマシン法によりレジストマスク１１９の開
口からＡＲＣ膜１１８と上部層間膜１０２とを同時にプ
ラズマエッチングするとき、従来とは相違してエッチン
グガスとして“ＣＦ4”を使用する。
にデュアルダマシン法によりレジストマスク１１９の開
口からＡＲＣ膜１１８と上部層間膜１０２とを同時にプ
ラズマエッチングするとき、従来とは相違してエッチン
グガスとして“ＣＦ4”を使用する。
【００４３】この“ＣＦ4”のエッチングガスによるプ
ラズマエッチングでは、物性的にＡＲＣ膜１１８のエッ
チングレートが上部層間膜１０２のエッチングレートよ
り高いので、同図(ｂ)に示すように、上部層間膜１０２
からＡＲＣ膜１１８が突出した状態でプラズマエッチン
グが進行することがなく、物性的にデポジションが堆積
しやすいＡＲＣ膜１１８の側面が形成されない。
ラズマエッチングでは、物性的にＡＲＣ膜１１８のエッ
チングレートが上部層間膜１０２のエッチングレートよ
り高いので、同図(ｂ)に示すように、上部層間膜１０２
からＡＲＣ膜１１８が突出した状態でプラズマエッチン
グが進行することがなく、物性的にデポジションが堆積
しやすいＡＲＣ膜１１８の側面が形成されない。
【００４４】しかも、“ＣＦ4”からなるエッチングガ
スは、分子構造の弗素の原子数が炭素の原子数の三倍以
上であり、炭素が少数で弗素が多数なので、物性的にフ
ロロカーボン系のデポジションを発生しにくい。さら
に、本実施の形態の製造方法では、エッチングガスの圧
力を“300〜400(mToll)”もの高圧とするので分子のブ
ラウン運動が活発となってプラズマエッチングの方向性
が等方的となり、上方に順次堆積されるデポジションが
各種方向から逐次除去されることになる。
スは、分子構造の弗素の原子数が炭素の原子数の三倍以
上であり、炭素が少数で弗素が多数なので、物性的にフ
ロロカーボン系のデポジションを発生しにくい。さら
に、本実施の形態の製造方法では、エッチングガスの圧
力を“300〜400(mToll)”もの高圧とするので分子のブ
ラウン運動が活発となってプラズマエッチングの方向性
が等方的となり、上方に順次堆積されるデポジションが
各種方向から逐次除去されることになる。
【００４５】このため、本実施の形態の製造方法では、
デュアルダマシン法によりレジストマスク１１９の開口
からＡＲＣ膜１１８と上部層間膜１０２とを同時にプラ
ズマエッチングするとき、同図(ｃ)に示すように、ヴァ
イアホール１１７の開口の周囲にフロロカーボン系のデ
ポジションが堆積する不良が発生しない。
デュアルダマシン法によりレジストマスク１１９の開口
からＡＲＣ膜１１８と上部層間膜１０２とを同時にプラ
ズマエッチングするとき、同図(ｃ)に示すように、ヴァ
イアホール１１７の開口の周囲にフロロカーボン系のデ
ポジションが堆積する不良が発生しない。
【００４６】なお、本発明は上記形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態ではエッチングガスが“ＣＦ
4”からなることを例示したが、このエッチングガスが
“Ｃ2Ｆ6”からなることも可能である。また、エッチン
グガスの圧力が“300〜400(mToll)”であることを例示
したが、これは“100(mToll)”以上であれば良い。
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態ではエッチングガスが“ＣＦ
4”からなることを例示したが、このエッチングガスが
“Ｃ2Ｆ6”からなることも可能である。また、エッチン
グガスの圧力が“300〜400(mToll)”であることを例示
したが、これは“100(mToll)”以上であれば良い。
【００４７】また、上記形態では幅広の凹溝１２０の底
部に幅狭のヴァイアホール１１７が位置する構造で、こ
のヴァイアホール１１７の開口の周囲に発生するデポジ
ションを防止することを例示したが、前述のように凹溝
１２０は前後方向に連通する形状であり、ヴァイアホー
ル１１７は前後方向には連通しない形状である。
部に幅狭のヴァイアホール１１７が位置する構造で、こ
のヴァイアホール１１７の開口の周囲に発生するデポジ
ションを防止することを例示したが、前述のように凹溝
１２０は前後方向に連通する形状であり、ヴァイアホー
ル１１７は前後方向には連通しない形状である。
【００４８】このため、凹溝１２０とヴァイアホール１
１７とが同幅の場合や凹溝１２０よりヴァイアホール１
１７が幅広の場合でも、ヴァイアホール１１７の開口の
前後にはデポジションが発生する段差が存在するので、
本発明を適用することが可能である。
１７とが同幅の場合や凹溝１２０よりヴァイアホール１
１７が幅広の場合でも、ヴァイアホール１１７の開口の
前後にはデポジションが発生する段差が存在するので、
本発明を適用することが可能である。
【００４９】
【発明の効果】本発明の一の半導体集積回路の製造方法
では、レジストマスクの開口から有機膜と上部層間膜と
を同時にプラズマエッチングするとき、エッチングガス
による有機膜のエッチングレートが上部層間膜のエッチ
ングレートより高いことにより、上部層間膜から有機膜
が突出した状態でプラズマエッチングが進行することが
ないので、デポジションが発生して有機膜の側面に堆積
することがなく、ヴァイアホールの開口の周囲にデポジ
ションが残存する不良の発生を防止することができる。
では、レジストマスクの開口から有機膜と上部層間膜と
を同時にプラズマエッチングするとき、エッチングガス
による有機膜のエッチングレートが上部層間膜のエッチ
ングレートより高いことにより、上部層間膜から有機膜
が突出した状態でプラズマエッチングが進行することが
ないので、デポジションが発生して有機膜の側面に堆積
することがなく、ヴァイアホールの開口の周囲にデポジ
ションが残存する不良の発生を防止することができる。
【００５０】
【００５１】
【００５２】
【図１】本発明の実施の一形態の半導体集積回路の製造
方法の要部の工程を示す縦断正面図である。
方法の要部の工程を示す縦断正面図である。
【図２】一従来例の製造方法の第一から第五の工程を示
す縦断正面図である。
す縦断正面図である。
【図３】第六から第九の工程を示す縦断正面図である。
【図４】第十から第十一の工程を示す縦断正面図であ
る。
る。
【図５】第十二から第十四の工程を示す縦断正面図であ
る。
る。
【図６】デポジションが発生した状態を示す縦断正面図
である。
である。
【図７】デポジションが残存した状態を示す縦断正面図
である。
である。
１００ 半導体集積回路 １１１ 凹部 １０３ 下部金属配線 １０１ 下部層間膜 １１５ ストッパ膜 １０２ 上部層間膜 １１７ ヴァイアホール １１８ 有機膜であるＡＲＣ膜 １１９ レジストマスク １２０ 凹溝
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768
Claims (5)
- 【請求項１】 下部金属配線が埋め込まれた下部層間膜
上に上部層間膜を堆積する工程と、 その後前記上部層間膜の前記下部金属配線の位置に対向
する位置にヴァイアホールを形成する工程と、 その後前記ヴァイアホールを充填するように全面に有機
膜を成膜する工程と、 その後前記ヴァイアホールの位置に対応して前記ヴィア
ホールにり幅広に開口したレジストマスクを形成する工
程と、 その後前記上部層間膜の表面が露出するまで前記有機膜
をエッチングする第１のエッチング工程と、 その後前記有機膜の方が前記上部層間膜よりエッチング
レートが高い雰囲気中で前記有機膜と前記上部層間膜と
を途中までエッチングする第２のエッチング工程と、 その後前記ヴィアホールに残存している前記有機膜を除
去する第３のエッチング工程と、 その後全面に金属膜を成膜する工程と、 を備えており、 前記有機膜はＡＲＣ膜であり、 前記上部層間膜はシリコン酸化膜であり、 前記第１のエッチング工程は“ＣＦ 4 ”と“Ｏ 2 ”と不活
性ガスとの混合雰囲気で行い、 前記第２のエッチング工程は“ＣＦ 4 ”と不活性ガスと
の混合雰囲気で行う ことを特徴とする半導体集積回路の
製造方法。 - 【請求項２】 下部金属配線が埋め込まれた下部層間膜
上に上部層間膜を堆積する工程と、 その後前記上部層間膜の前記下部金属配線の位置に対向
する位置にヴァイアホールを形成する工程と、 その後前記ヴァイアホールを充填するように全面に有機
膜を成膜する工程と、 その後前記ヴァイアホールの位置に対応して前記ヴィア
ホールにり幅広に開口したレジストマスクを形成する工
程と、 その後前記上部層間膜の表面が露出するまで前記有機膜
をエッチングする第１のエッチング工程と、 その後前記有機膜の方が前記上部層間膜よりエッチング
レートが高い雰囲気中で前記有機膜と前記上部層間膜と
を途中までエッチングする第２のエッチング工程と、 その後前記ヴィアホールに残存している前記有機膜を除
去する第３のエッチング工程と、 その後全面に金属膜を成膜する工程と、 を備えており、 前記有機膜はＡＲＣ膜であり、 前記上部層間膜はシリコン酸化膜であり、 前記第１のエッチング工程は“Ｃ 2 Ｆ 6 ”と“Ｏ 2 ”と不
活性ガスとの混合雰囲気で行い、 前記第２のエッチング工程は“Ｃ 2 Ｆ 6 ”と不活性ガスと
の混合雰囲気で行う ことを特徴とする半導体集積回路の
製造方法。 - 【請求項３】 前記下部層間膜上にストッパ膜を介して
前記上部層間膜を堆積させ、 前記上部層間膜に前記ヴィアホールを前記ストッパ膜の
表面まで形成し、 前記第３のエッチング工程で前記ヴィアホールに残存し
ている前記有機膜を除去して前記ストッパ膜を露出さ
せ、 前記ヴァイアホールの底部に位置する前記ストッパ膜を
エッチングしてから金属膜を成膜することを特徴とする
請求項１または２に記載の半導体集積回路の製造方法。 - 【請求項４】 前記雰囲気の圧力が“100(mToll)”以上
である請求項１ないし３の何れか一項に記載の半導体集
積回路の製造方法。 - 【請求項５】 下部金属配線が埋め込まれている層間膜
の表面から所定深度まで凹溝が形成されており、この凹
溝の底部にヴァイアホールが形成されており、このヴァ
イアホールの底部に前記下部金属配線が露出している半
導体集積回路であって、請求項１ないし４ の何れか一項に記載の製造方法により
製造されている半導体集積回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000009221A JP3346475B2 (ja) | 2000-01-18 | 2000-01-18 | 半導体集積回路の製造方法、半導体集積回路 |
| TW089127535A TW567530B (en) | 2000-01-18 | 2000-12-21 | Manufacturing method semiconductor integrated circuit including simultaneous formation of via hole reaching metal wiring and concave groove in interlayer film and semiconductor integrated circuit manufactured with the manufacturing method |
| US09/751,979 US6809037B2 (en) | 2000-01-18 | 2000-12-29 | Manufacturing method of semiconductor integrated circuit including simultaneous formation of via-hole reaching metal wiring and concave groove in interlayer film and semiconductor integrated circuit manufactured with the manufacturing method |
| KR10-2001-0001760A KR100382089B1 (ko) | 2000-01-18 | 2001-01-12 | 금속 배선에 도달하는 비아홀 및 층간막 내의 오목그루브를 동시에 형성하는 것을 포함하는 반도체집적회로의 제조 방법 및 그 제조 방법에 의해 제조된반도체 집적회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000009221A JP3346475B2 (ja) | 2000-01-18 | 2000-01-18 | 半導体集積回路の製造方法、半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001203207A JP2001203207A (ja) | 2001-07-27 |
| JP3346475B2 true JP3346475B2 (ja) | 2002-11-18 |
Family
ID=18537393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000009221A Expired - Lifetime JP3346475B2 (ja) | 2000-01-18 | 2000-01-18 | 半導体集積回路の製造方法、半導体集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6809037B2 (ja) |
| JP (1) | JP3346475B2 (ja) |
| KR (1) | KR100382089B1 (ja) |
| TW (1) | TW567530B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6180525B1 (en) * | 1998-08-19 | 2001-01-30 | Micron Technology, Inc. | Method of minimizing repetitive chemical-mechanical polishing scratch marks and of processing a semiconductor wafer outer surface |
| US6391757B1 (en) * | 2001-06-06 | 2002-05-21 | United Microelectronics Corp. | Dual damascene process |
| KR100434511B1 (ko) * | 2002-08-12 | 2004-06-05 | 삼성전자주식회사 | 다마신 배선을 이용한 반도체 소자의 제조방법 |
| KR100462884B1 (ko) * | 2002-08-21 | 2004-12-17 | 삼성전자주식회사 | 희생충진물질을 이용한 반도체 장치의 듀얼다마신배선형성방법 |
| KR100441685B1 (ko) * | 2002-09-19 | 2004-07-27 | 삼성전자주식회사 | 듀얼 다마신 공정 |
| JP4487489B2 (ja) | 2002-09-20 | 2010-06-23 | 三菱電機株式会社 | 埋込材およびこの埋込材を用いた半導体集積回路の製造方法 |
| KR100583957B1 (ko) * | 2003-12-03 | 2006-05-26 | 삼성전자주식회사 | 희생금속산화막을 채택하여 이중다마신 금속배선을형성하는 방법 |
| KR101016340B1 (ko) | 2003-12-15 | 2011-02-22 | 매그나칩 반도체 유한회사 | 고주파 반도체 장치의 인덕터 제조방법 |
| US20080138927A1 (en) * | 2004-03-11 | 2008-06-12 | The University Of Vermont And State Agricultural College | Systems and Methods for Fabricating Crystalline Thin Structures Using Meniscal Growth Techniques |
| WO2005086962A2 (en) * | 2004-03-11 | 2005-09-22 | The University Of Vermont And State Agricultural College | System and method for fabricating a crystalline thin structure |
| KR100704471B1 (ko) * | 2004-10-30 | 2007-04-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US20080020584A1 (en) * | 2006-03-24 | 2008-01-24 | Shin Hirotsu | Method of manufacturing semiconductor device and plasma processing apparatus |
| JP2008085005A (ja) * | 2006-09-27 | 2008-04-10 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP5293145B2 (ja) * | 2008-12-17 | 2013-09-18 | 大日本印刷株式会社 | 半導体装置 |
| JP5218214B2 (ja) * | 2009-03-31 | 2013-06-26 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP6869875B2 (ja) * | 2017-11-24 | 2021-05-12 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5635423A (en) * | 1994-10-11 | 1997-06-03 | Advanced Micro Devices, Inc. | Simplified dual damascene process for multi-level metallization and interconnection structure |
| JP3281260B2 (ja) | 1996-05-21 | 2002-05-13 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH10209273A (ja) * | 1997-01-16 | 1998-08-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5883006A (en) | 1997-12-12 | 1999-03-16 | Kabushiki Kaisha Toshiba | Method for making a semiconductor device using a flowable oxide film |
| US6057239A (en) * | 1997-12-17 | 2000-05-02 | Advanced Micro Devices, Inc. | Dual damascene process using sacrificial spin-on materials |
| TW410455B (en) * | 1998-02-16 | 2000-11-01 | United Microelectronics Corp | Forming method for dual damascene structure |
| JP3403058B2 (ja) | 1998-03-26 | 2003-05-06 | 株式会社東芝 | 配線形成方法 |
| US6042999A (en) * | 1998-05-07 | 2000-03-28 | Taiwan Semiconductor Manufacturing Company | Robust dual damascene process |
| US6380096B2 (en) * | 1998-07-09 | 2002-04-30 | Applied Materials, Inc. | In-situ integrated oxide etch process particularly useful for copper dual damascene |
| JP3214475B2 (ja) * | 1998-12-21 | 2001-10-02 | 日本電気株式会社 | デュアルダマシン配線の形成方法 |
| US6262484B1 (en) * | 1999-04-20 | 2001-07-17 | Advanced Micro Devices, Inc. | Dual damascene method for backened metallization using poly stop layers |
| US6362093B1 (en) * | 1999-08-20 | 2002-03-26 | Taiwan Semiconductor Manufacturing Company | Dual damascene method employing sacrificial via fill layer |
| US6323123B1 (en) * | 2000-09-06 | 2001-11-27 | United Microelectronics Corp. | Low-K dual damascene integration process |
-
2000
- 2000-01-18 JP JP2000009221A patent/JP3346475B2/ja not_active Expired - Lifetime
- 2000-12-21 TW TW089127535A patent/TW567530B/zh not_active IP Right Cessation
- 2000-12-29 US US09/751,979 patent/US6809037B2/en not_active Expired - Lifetime
-
2001
- 2001-01-12 KR KR10-2001-0001760A patent/KR100382089B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW567530B (en) | 2003-12-21 |
| KR20010086322A (ko) | 2001-09-10 |
| US20010008802A1 (en) | 2001-07-19 |
| KR100382089B1 (ko) | 2003-05-09 |
| US6809037B2 (en) | 2004-10-26 |
| JP2001203207A (ja) | 2001-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6514852B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6337519B1 (en) | Semiconductor device having a multilayered interconnection structure | |
| JP3346475B2 (ja) | 半導体集積回路の製造方法、半導体集積回路 | |
| US5990015A (en) | Dual damascence process | |
| US6323118B1 (en) | Borderless dual damascene contact | |
| US5899738A (en) | Method for making metal plugs in stacked vias for multilevel interconnections and contact openings while retaining the alignment marks without requiring extra masking steps | |
| EP1282165A2 (en) | Semiconductor device and manufacturing method thereof | |
| US7378340B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JP3700460B2 (ja) | 半導体装置およびその製造方法 | |
| KR20010098774A (ko) | 반도체 장치와 그 제조 방법 | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| JP3448025B2 (ja) | 半導体装置の製造方法 | |
| JP3183238B2 (ja) | 半導体装置の製造方法 | |
| US6399424B1 (en) | Method of manufacturing contact structure | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| US20080174019A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20040048203A1 (en) | Method of manufacturing a semiconductor device for high speed operation and low power consumption | |
| US6764957B2 (en) | Method for forming contact or via plug | |
| JP2003086679A (ja) | 集積回路装置およびその製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| KR100737701B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| US6642139B1 (en) | Method for forming interconnection structure in an integration circuit | |
| US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
| JP3432216B2 (ja) | 半導体装置の製造方法 | |
| JP2000183166A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3346475 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130906 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |