TW567530B - Manufacturing method semiconductor integrated circuit including simultaneous formation of via hole reaching metal wiring and concave groove in interlayer film and semiconductor integrated circuit manufactured with the manufacturing method - Google Patents
Manufacturing method semiconductor integrated circuit including simultaneous formation of via hole reaching metal wiring and concave groove in interlayer film and semiconductor integrated circuit manufactured with the manufacturing method Download PDFInfo
- Publication number
- TW567530B TW567530B TW089127535A TW89127535A TW567530B TW 567530 B TW567530 B TW 567530B TW 089127535 A TW089127535 A TW 089127535A TW 89127535 A TW89127535 A TW 89127535A TW 567530 B TW567530 B TW 567530B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- integrated circuit
- semiconductor integrated
- manufacturing
- contact hole
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 36
- 239000002184 metal Substances 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000011229 interlayer Substances 0.000 title claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000005530 etching Methods 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims abstract description 21
- 238000001020 plasma etching Methods 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 75
- 239000007789 gas Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 24
- 239000011261 inert gas Substances 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- 241001674048 Phthiraptera Species 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims 2
- 125000001153 fluoro group Chemical group F* 0.000 claims 2
- 241000238876 Acari Species 0.000 claims 1
- 230000004888 barrier function Effects 0.000 claims 1
- 229910052742 iron Inorganic materials 0.000 claims 1
- 229910052704 radon Inorganic materials 0.000 claims 1
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 claims 1
- 239000002002 slurry Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 5
- 230000008021 deposition Effects 0.000 abstract description 4
- 239000006117 anti-reflective coating Substances 0.000 description 36
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 15
- 239000010949 copper Substances 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 6
- 125000004432 carbon atom Chemical group C* 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229910000831 Steel Inorganic materials 0.000 description 3
- 239000013049 sediment Substances 0.000 description 3
- 239000010959 steel Substances 0.000 description 3
- 239000004575 stone Substances 0.000 description 3
- 150000001412 amines Chemical class 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 239000008267 milk Substances 0.000 description 2
- 210000004080 milk Anatomy 0.000 description 2
- 235000013336 milk Nutrition 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229940058905 antimony compound for treatment of leishmaniasis and trypanosomiasis Drugs 0.000 description 1
- 150000001463 antimony compounds Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000005596 ionic collisions Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
567530
發明領域： 本發明係有關於一種具有同時形 觸孔和中間層膜上的凹槽之半導觸及金屬線的接 立丨 干令體積體電路的制、生丄 ^ J用此製造方法製造之半導體積體 衣化方法及 才目關技術說明： 平父儆小的 尺寸，究了 較微 晶矽及鋁常用於半導體積體電路專統上，複 阻材料以獲得高=線然而，需要低電 路中需要，曾建議使用鋼以在半導體積體電 抗，性差。因此，發展出一種製造；：=體=性； 鑲嵌（dual damascene )法，其中鋼製的金厲接綠 '的又 積體電路内及中間層膜的表面上，且屬$線、二Z成= 觸孔相互連連接。 且金屬接線與鋼製的接 以下配合第1 A圖到第4C圖說明以雙鑲嵌法製造半導體 積體電路的習知技術。第1A圖到第4C圖相繼繪示出導體 積體電路製造步驟的剖面圖。 首先，製造所述之半導體積體電路10〇 Γ請夂昭第4(： 圖’半導體積體電路100包括二氧化矽（Si〇2)所製的下 層中間層膜1〇1及上層中間層膜102。上層中間層膜102設 置於下層中間層膜101表面上方的終止膜115上。銅製的下 層金屬接線103嵌入於下層中間層膜1〇1的上方部位。銅製
2138-3662-?F-pid
第 頁 567530
的上層金屬接線104同樣嵌入於上層中間層膜i〇2的上方部 位’且形成上層金屬接線1〇4所需的連接接線丨〇5並連接至 下層金屬接線103。 延伸下層金屬接線103及上層金屬接線1〇4，舉例，朝 穿過圖示的方向（以下稱作前後（front-t〇 —back )方向 )。舉例，形成的連接接線1 05其前後長度與左右 (left-to-right )寬度相同。沒有朝前後方向延伸的連 接接線105連接下層金屬接線1〇3至上層金屬接線1〇4於一
配置如上所述之典型的製造半導體積體電路1〇〇方 法，請參照第1 A圖，具有一既定厚度之s i 〇2所製的下層中 間層膜101形成於一石夕基底表面，且一光阻（未緣示） 形成於其表面並接著圖案化以形成阻罩幕（未繪示）。經 由阻罩幕中的一開口乾蝕刻下層中間層膜1 0 1，藉以在下 層中間層膜101的表面形成一既定深度的凹槽丨^，如第 圖所示。 凹槽111完成之後，在氧氣氛圍中以電漿製程及有機 剝離去除阻罩幕。接著，請參照第J c圖，利用濺鍍，在露 出下層中間層膜101的表面上依序形成鈕膜112與銅膜 113。 二 接下來’請參照第i D圖，銅製的電鍍膜丨丨4形成於銅 膜11 3的表面以充填凹槽丨丨J。請參照第丨E圖，利用化學機 械研磨（CMP)平坦化電鍍膜114、銅膜113及钽膜112直至 露出下層中間層膜101的表面。
567530 五、發明說明（3) ，下來，請參照第以圖，由SiN所製的終止膜ιΐ5成 )。舉例，利用電装化學氣相沉積（CVI) 的上層中1声二1平坦化的表面上。接著’由Si02所製成 制^ 2成長厚度為1 20 00埃。舉例，利用電t 衣長形成於終止膜11 5的表面上。 來成=Γ層金屬接線103上方具有一開口的阻罩幕116接著 y '層中間層膜102的表面上，並經由阻罩幕 口餘刻上層中間層膜1〇2,以形成接觸孔117，：幕 =〇。2表面延伸至位於面向下層金屬接線丨〇3位置的終止 請參照第2C 作為有機膜的 ARC )膜118， 在形成接觸孔之後，去除阻罩幕11 6 圖’在上層中間層膜102形成厚度2〇〇〇埃 抗反射塗佈（Anti Refiective c〇ating， 且將ARC膜11 8的材料充填於接觸孔丨丨7。 舉例，在ARC膜118的表面上形成具有一開口 =，厚度為8_埃的阻罩幕119。在一藉由混合'、觸 i H形成的㈣氣體及包含”Ar”的惰性氣體氛圍中， £力、准持在近似30 mToli，經由阻罩幕119的開口，電漿 ” ARC膜118，如第2D圖所示。” 、”〇2"及”紅"的混 合比，舉例，為 ” 2 0:1 0 : 2 0 〇，，。 —
電漿蝕刻ARC膜118後，蝕刻氣體換成只有”C4F8”， 且請參照第3 A圖，經由阻| 11 1 q μ 0S ADr R^110 丄由阻卓幕119的開口 ，同時電漿蝕刻 ARC膜11 8及上層+間層膜1〇2以形成寬於接觸孔ιΐ7的凹槽 120。凹槽12〇的深度為4000埃’其並未深達終止媒⑴。 567530
此處，利用包含f’ C4 F/的蝕刻氣體之電漿蝕刻上層中 間層膜102及ARC膜118的蝕刻速率近似，，4〇〇〇 A/min，π凹槽 1 2 0深度可藉由實施蝕刻一分鐘來調整至4 〇 〇 〇埃。 接下來，藉由’’ 〇2"電漿製程及胺類剝離液之剝離製 程’去除阻罩幕11 9及ARC膜118以露出接觸孔117底部的終 止膜1 1 5，如第3B所示。需留意到雖然銅製的下層金屬接 線1 〇 3具低抗腐蝕性，但是由於如上述去除阻罩幕丨丨9及 ARC膜118時，下層金屬接線1〇3四周被終止膜丨15保護而不 易受到腐蝕。 ·
人”卩逍彳交’在藉由混合n CHFS π及’’ 〇2 π形成的餘刻氣體與包 含的惰性氣體的氛圍中，利周上層中間層膜丨〇2作為 罩幕以電漿餘刻露出於接觸孔丨丨7底部的終止膜丨丨5而露出 位於接觸孔117底部的下層金屬接線1〇3，如第3C圖所^。 CHF3"、” Ο/及” Arn的混合比，舉例，同樣是 ’ 2 0 : 1 0 : 2 0 0 丨丨。 在此情形中，利用胺類有機剝離液來潔淨露出的上層 中間層獏1 0 2表面及下層金屬接線1 〇 3表面，並請參照第4 A 圖，氮化鈕膜121及銅膜122利用濺鍍依序形成於潔淨的表 面亡。因此’形成氮化组膜121及銅膜122以.覆蓋上層中間 層膜102上表面及凹槽12〇與接觸孔117的内ϋ。 私著’請參照第4Β圖，銅製的電鍍膜丨23形成於銅膜 122的表面上。此處，電鍍膜123材料充填於凹槽丨2〇盥 觸孔1丨7。 八 利用CMP平坦化電鍍膜丨23、銅膜122及氮化鈕膜121直 567530 五、發明說明（5) 主綠出上層中間層膜102表面，藉以形成嵌入於凹槽12〇的 上層金屬接線1 0 4及嵌入於接觸孔丨丨7的連接接線丨〇 5，如 第4C圖所示。利用上述之步驟，完成半導體積體電路 100 ° 同時形成寬度較小的接觸孔丨1 7與寬度較大的的凹槽 120的方法通常稱作雙鑲鼓（duai damascene)法。對於 上述的中間層膜1 0 1及1 〇 2，除了 s i 〇2膜之外，可使用一低 介電常數膜。對於低介電常數膜，可使用含氫的氧化矽膜 或是含有機物的氧化石夕膜。
對於ARC膜118，可使用聚醯亞胺（p〇iyimide )或酚 酿清漆（no vo lac )所製的基底樹脂加入聚乙烯酚 (polyvinylphenol)或聚甲基丙烯酸甲酯 (polymethylmetacrylate)。對於光阻的材料，可使用 紛終清漆樹脂或聚醯亞胺樹脂。 利用上述方法製造的半導體積體電路丨00可使具有較 大寬度的凹槽120形成於寬度較小的接觸孔117上。因此， 可形成一結構，其中嵌入下層中間層膜1〇1之銅製的下層 金屬接線1 0 3經由接觸孔11 7内的連接接線1 〇 5連接至後入 上層中間層膜102之銅製的上層金屬接線1〇4.。
然而，如第3 A圖所示，當利用包含” C4 F8T的蝕刻氣體 以同時電漿蝕刻ARC膜118及上層中間層膜1〇2時，對ARC膜 Π8的蝕刻速率而言，實際上低於對上層中間層膜1〇2的餘 刻速率。因此，電漿蝕刻係在ARC膜118突起於位於凹槽 1 2 0底部的上層中間層膜1 〇 2表面的情況中進行。
2 1 38-3662-??.Pid
567530 五、發明說明（6) 另外，包含” C4F8 ”的蝕刻氣體有可能從電漿或是反應 物的分解而產生碳氟化合物的沉積。因此，若電聚餘刻係 在ARC膜118突起於位於凹槽120底部的上層中間層膜1〇2表 面的情況中進行，如上所述，則沉積物1 24會朝向突起於 上層中Faj層膜1〇2表面的ARC膜118側邊聚積，如第5圖所 示 〇 ^ 沉積物124若以此方式聚積，則使其抑制以下電漿蝕 =的發展。因此，同時蝕刻ARC膜i 18及上層中間層膜102 完成之後，當接觸孔i 17内的ARC膜丨18去除時，會發生接 觸孔117開口周圍餘留沉積物124缺點，如第6圖ς ^。
屬接ϋ 孔117開口周圍制的沉積物12 4阻止上層名 屬接線104形成適合的形狀，並造成如斷裂的缺陷。 發明概述： 本發明的目的在於提供 至告刹田撼β山 一…〜Κ 裡干导體積體電路，其中其 i二义：法同時電漿钱刻上層中間層膜及有機2 任接觸孔上形成凹槽時， _ 勺风朕以 周。 /又有、/儿積物餘留於接觸孔開口四 在本發明之半導體積體電路的芻$ t+ 由一阻罩幕的開口來 =製&方法$態中，當經 成於上層中間層膜的接觸上層中間層膜及嵌入形 有機膜材料的蝕刻速率高 有機膜材料時，蝕刻氣體對 因此，由於電漿蝕刻不会谁二士層中間層膜的蝕刻速率。 中間層膜的凹槽底部突^ 有機膜材料從形成於上層 叼佾况，防止沉積物產生。
567530 五、發明說明（7) 因為上述钱刻速率的關 =成於上層中間層膜的凹槽㈡刻進行至有機膜材 就-性向言，沉積物會朝 ；二凹的情況。然而， 積。曰中間層膜中下凹的側邊聚 本發明之半導體積體電 蝕刻氣體包括一不產生沉積物的：：法的另一形態中， 雙鑲嵌法同時電漿蝕刻上層中:％構。因此，當利用 不會浓積在形成高度差異的部八 '及有機膜時，沉積物 本發明的另一形態中，蝕刻氣 多於碳原子量三倍以上的分子結構二含内含氟原子量 氣體的分子結構中含有氟原 J形中，由於，刻 對有機膜的蝕刻速率合古於蚪l β =1又大’就特性而吕’ 由於蝕刻氣體的八；^ Ζ 士 a層中間層膜的蝕刻速率。 乳體的刀子結構中含有碳原子的數量較小，沉積 物不太可此產生。舉例，上述姓刻氣體可包括成 »t ρ ρ Μ 4 〇 本發明的另一形態中，氛圍中的壓力可以是100 mToll以上’甚至是3q〇到4q〇 mToll。此情形中，由於高 壓的敍刻氣體會增加離子碰撞的機率，所以產生各祿方向 的移動離子而導致等向性電漿蝕刻，因而相·繼去除毖許聚 積的沉積物。 ~ 為讓本發明之上述目的、特徵和優點能更明顯易懂， 下文特舉一較佳實施例，並配合所附圖式，作詳細説明如 下：
567530 五、發明說明（8) 圖式之簡單說明： 第1 A到1 E圖係繪示出利用雙鑲嵌法製造半導體積體電 路之習知方法第一到第五步驟的前視剖面圖； 第2 A到2D圖係繪示出製造方法的第六步驟到第九步驟 的前視剖面圖； 第3 A到3C圖係繪示出製造方法的第十步驟到第十一步 驟的前視剖面圖； 第4 A到4C圖係繪示出製造方法的第十二步驟到第十四 步驟的前視剖面圖； 第5圖係繪示出製造方法中沉積物聚積於從上層中間 層膜表面突起的ARC膜側邊之情況的前視剖面圖； 第6圖係繪示出製造方法中沉積物餘留於接觸孔開口 四周之情況的前視剖面圖； 第7 A到7C圖係繪示出本發明實施例之半導體積體電路 製造方法主要步驟的前視剖面圖； [符號說明] 101〜下層中間層膜 103〜下層金屬接線 I 0 5〜連接接灰； II 1、1 2 0〜凹槽； I 1 3、122〜銅膜； II 5〜終止膜； 11 7〜接觸孔； _ 100〜半導體積體電路； 1 0 2〜上層中間層膜； 1 0 4〜上層金屬接線； I 1 0〜>5夕基底； II 2〜鈕膜； 114、123〜電鍍膜； 11 6、11 9〜阻罩幕；
2138-3662-PF-ptd 第12頁 567530 五、發明說明（9) ----- Π8〜抗反射塗佈（ARC )膜； 1 21〜氮化鈕膜；1 2 4〜沉積物c 較佳實施例之詳細說明： 以下參照第7 A到7 C圖說明本發明之實施例。然而本實 ^例中相同於上述習知技術的部分，則標示相同的名稱及 標號並省略其說明。 在完成本實施例之半導體積體電路丨〇〇之後，其具有 與上迷習知技術相同的結構。本實施例之半導體積體電路 1 00之製造方法中，類似於習知技術之製造方法，上層中 間層膜102 ό又置於下層中間層膜1Q1的表面上方，下層中間 層膜101包含經由終止膜115傲入其中的下層金屬接線 1 0 3，且形成接觸孔11 7，從上層中間層膜1 0 2表面延伸至 面向下層金屬接線103的終止膜115表面的位置（繪示於第 2 Β 圖）。 ARC膜118形成於上層中間層膜丨02表面上，且將ARC膜 118材料嵌入接觸孔117内（繪示於第2C圖）。具有一開口 寬於接觸孔11 7的阻罩幕11 9形成於ARC膜11 8表面。接著， 請參照第7A圖，經由阻罩幕119的開口以電漿蝕刻arc膜 118。 二 在完成電漿餘刻ARC膜11 8之後，改變蝕刻氣體。請參 照第7B圖，經由阻罩幕11 9的開口以同時電漿蝕刻上層中 間層膜102及ARC膜118來形成寬於接觸孔117的凹槽120。 凹槽120的深度為一未觸及終止膜115的既定深度。
2 1 38-3662-??.Ptd
567530 五、發明說明（ίο) B --- 隨後，去除以電漿蝕刻凹槽丨2 〇而餘留於接觸孔1 1 7底 部的ARC膜1 1 8材料。在材料去除之後，蝕刻位於接觸孔 117底部的終止膜115以露出下層金屬接線丨〇3，如第7c圖 所示。 然而在本實施例中，當利用雙鑲嵌法以同時電漿蝕刻 上層中間層膜102及ARC膜1 18時，使用” CF4n作為蝕刻氣 體，不同於上述之習知技術。 更特別的是，如第7 A圖所示，當經由阻罩幕丨丨9的開 =以電漿蝕刻ARC膜118時，周圍環境處於一情況，其中有 藉由此合CF,!及π ο/所形成的蝕刻氣體與包含"Ar，，的惰性 氣體，且壓力維持在"300到400 ffiT〇n”。另一方面，當完 成上述電漿蝕刻之後，經由阻罩幕丨丨9的開口以同時電曰紫& 蝕刻ARC膜118及上層中間層膜1〇2，如第7β圖所示，將蝕 刻氣體改變成n CF4n。 在電漿蝕刻ARC膜118時的"CF4n、"〇2”及”Ar，，混合 比，舉例，為” 1 00 : 1 0: 500,，。在同時電漿蝕刻ARC膜ιι8及 上層中間層膜102時的” CV及” Ar”混合比，舉例， ，· 100:500 ”。 本實施例中，當利用雙鑲嵌法經由阻罩幕丨丨9的開口 以同時電漿蝕刻ARC膜118及上層中間層膜1〇2-時，使用 CF〗作為餘刻氣體，和習知技術不同。 在使用"CF/作為蝕刻氣體的電漿蝕刻中，就特性而 言，ARC膜118的蝕刻速率高於上層中間層膜1〇2的蝕刻速 率。因此’请參照第7 B圖’電漿姓刻不會進行至a r ◦膜11 8
2138-3662-FF-ptd 第14頁 567530 發明說明（11) 突起於凹槽120底部的上層中門a ARC膜118材料不會形戍突起且間層膜102的情況。所以， 起的側邊。且不會有沉積物聚積於上述突 子吾：二含"CF/的餘刻氣體分子結構中銳的原 亍里大於石反原子量二倍以卜 子的數量較大，就丄碳原：的、數量較小，敦原 的沉積物。同樣地二U太撕生碳氟化合物基 到400 niToll ,活躍的分子布’，蝕刻虱體的壓力為300 η > Ιέ ,v Λ, χ 子布朗運動造成等向性電漿蝕 :二：ΐί逐漸聚積於所有方向上方的沉積物。 果在本貫施例中，當利用雙鑲嵌法 11 9的開口以同時電漿蝕刻上 早香 日车，π合吝斗Λ J層中間層膜1 02及ARC膜11 8 日ί反齓化合物的沉積物於接觸孔開口四周 的缺點，如第7C圖所示。 阀四周 係以包含”cv'的崎體作為範例， 佴疋傲刻乳體亦可Θ ” r F "。空U L r丄/ 2 6 另外，上述說明中蝕刻t妒 的壓力係以300到4〇〇 mTol 1作為節制，作曰 + 1〇〇 mT〇n以上。 乍為轭例，但疋其壓力亦可是 較小ί ί :::防止位於具較大寬度的凹槽12〇底部之具 ==17結構中接觸孔117開口.四周沉積物的 翻思到凹槽120朝前後方向延伸而奚觸孔11 7並未 Λ相延以上所述。因此，#凹槽120與接觸 孔117見度相同或甚至是接觸孔117寬度大於凹 $明都可適用，因為出現高度差異，其中接^n7fj 則後方向的四周會發生沉積物。
567530
2 1 38-3662-??.ptd 第16頁
Claims (1)
- 567530蝕刻氣 上述有 子L的上 ’上述 中間層 除位在 的上述 底部蝕 2· —種半 在一包含 止膜上設置一 形成一接 金屬接線位置 在 漿蝕刻 述接觸 定深度 述上層 去 中餘留 接觸孔 體及惰性 機膜而露 述有機膜 蝕刻氣體 膜的餘刻 以上述電 有機膜材 刻上述終 導體積體 金屬接線 上層中間 觸孔，從 的上述終 虱體的氛圍 出的上述上 材料至一並 對上述有機 速率；以及 漿餘刻而形 料並從去除 止膜以露出 電路的製造 嵌入其中的 層膜； 上述上層中 止膜表面； 中’同時電漿蝕刻因電 層中間層膜以及嵌入上 未觸及上述終止膜的既 膜的蝕刻速率高於對上 成的凹槽的底部接觸孔 上述有機膜材料之上述 上述金屬.接線。 方法，包下列步驟： 下層中間層膜表面的終 間層膜延伸至面向上述567530 ^—·_ 六、申請專利範圍 - 在上述上層中間層膜表面形成一有機瞑並在上述接觸 孔散入上述有機膜椅料，且形成一具有開口的阻罩幕以 通上述有機膜表面的上述接觸孔開口； 产在$含不會產生沉積物的分子結構的蝕刻氣體及惰性 氣體的氛圍中經由上述阻罩幕的開口來電漿蝕刻形成於 迤上層中間層膜表面的上述有機膜； 在蝕刻氣體及惰性氣體的氛圍中，同時電漿蝕刻因雷 漿蝕刻上述有機膜而露出的上述上層中間層膜以及嵌入上 述接觸孔的上述有機膜材料至一旅未觸及上述铁 定深度；以及 、、聘的既 去除位在以上述電漿蝕刻而形成的凹槽的底部接觸 中餘留的上述有機膜材料並從去除上述有機膜材料之 接觸孔底部餘刻上述終止膜以露出上述金屬接線。 )L 、3二如申請專利範圍第1項所述之半導體積體電路的制 造方π，其中上述蝕刻氣體包含一内含氟原子及碳原衣 分子結構，氟的原子量是碳的原子量三倍以上。八〜' 、 4·如申請專利範圍第3項所述之半導體積體電路的制 造方法，其中上述蝕刻氣體包括"CF/。 衣 5·如申請專利範圍第3項所述之半導體積體電路 造方法，其中上述蝕刻氣體包括，，C2F6 ”。〜 1 、6·如申請專利範圍第2項所述之半導體積體電路 ，方法’其中其中上述蝕刻氣體包含一内含氟原子及： 子的分子結構，氟的原子量是碳的原子量三倍以上。反，、 7·如申請專利範圍第6項所述之半導體積體電路的製 567530 六、申請專利範圍 、 __— 丨造方法，上述蝕刻氣體包 8 ·如，凊專利範圍苐6 4 造方法，其令上述韻刻所述之半導體積體電路的製 、挪剔虱體包括” c2F6”。 、9·如明專利範圍第1項所述之半導體積體電路的製 造方法’其中上述氛圍中的壓力為，，100 mT01 i，，以上。 1 0 ·如申請專利範圍第2項所述之半導體積體電路的製 造方法，其中上述氛圍中的壓力為nl〇〇 mTol 1ff以上。 11· 一種半導體積體電路，包括：形成一凹槽，從一 包含嵌入其中的金屬接線的中間層膜表面延伸至一既定深 度；在上述凹槽形成一接觸孔；上述金屬接線露出於上述 接觸孔底部，上述半導體積體電路藉由申請專利範圍第1 項所述之製造方法製造。 12· —種半導體積體電路，包括··形成一凹槽，從一 包含嵌入其中的金屬接線的中間層膜表面延伸至一既定深 度；在上述凹槽形成一接觸孔；上述金屬接線露出於上述 接觸孔底部，上述半導體積體電路藉由申請專利範圍第2 項所述之製造方法製造。2 1 38-3662-??.ptd 第19頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000009221A JP3346475B2 (ja) | 2000-01-18 | 2000-01-18 | 半導体集積回路の製造方法、半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW567530B true TW567530B (en) | 2003-12-21 |
Family
ID=18537393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089127535A TW567530B (en) | 2000-01-18 | 2000-12-21 | Manufacturing method semiconductor integrated circuit including simultaneous formation of via hole reaching metal wiring and concave groove in interlayer film and semiconductor integrated circuit manufactured with the manufacturing method |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6809037B2 (zh) |
| JP (1) | JP3346475B2 (zh) |
| KR (1) | KR100382089B1 (zh) |
| TW (1) | TW567530B (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6180525B1 (en) * | 1998-08-19 | 2001-01-30 | Micron Technology, Inc. | Method of minimizing repetitive chemical-mechanical polishing scratch marks and of processing a semiconductor wafer outer surface |
| US6391757B1 (en) * | 2001-06-06 | 2002-05-21 | United Microelectronics Corp. | Dual damascene process |
| KR100434511B1 (ko) * | 2002-08-12 | 2004-06-05 | 삼성전자주식회사 | 다마신 배선을 이용한 반도체 소자의 제조방법 |
| KR100462884B1 (ko) * | 2002-08-21 | 2004-12-17 | 삼성전자주식회사 | 희생충진물질을 이용한 반도체 장치의 듀얼다마신배선형성방법 |
| KR100441685B1 (ko) * | 2002-09-19 | 2004-07-27 | 삼성전자주식회사 | 듀얼 다마신 공정 |
| JP4487489B2 (ja) | 2002-09-20 | 2010-06-23 | 三菱電機株式会社 | 埋込材およびこの埋込材を用いた半導体集積回路の製造方法 |
| KR100583957B1 (ko) * | 2003-12-03 | 2006-05-26 | 삼성전자주식회사 | 희생금속산화막을 채택하여 이중다마신 금속배선을형성하는 방법 |
| KR101016340B1 (ko) | 2003-12-15 | 2011-02-22 | 매그나칩 반도체 유한회사 | 고주파 반도체 장치의 인덕터 제조방법 |
| US7351283B2 (en) * | 2004-03-11 | 2008-04-01 | The University Of Vermont And State Agricultural College | System and method for fabricating a crystalline thin structure |
| US20080138927A1 (en) * | 2004-03-11 | 2008-06-12 | The University Of Vermont And State Agricultural College | Systems and Methods for Fabricating Crystalline Thin Structures Using Meniscal Growth Techniques |
| KR100704471B1 (ko) * | 2004-10-30 | 2007-04-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US20080020584A1 (en) * | 2006-03-24 | 2008-01-24 | Shin Hirotsu | Method of manufacturing semiconductor device and plasma processing apparatus |
| JP2008085005A (ja) * | 2006-09-27 | 2008-04-10 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP5293145B2 (ja) * | 2008-12-17 | 2013-09-18 | 大日本印刷株式会社 | 半導体装置 |
| JP5218214B2 (ja) * | 2009-03-31 | 2013-06-26 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP6869875B2 (ja) * | 2017-11-24 | 2021-05-12 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5635423A (en) * | 1994-10-11 | 1997-06-03 | Advanced Micro Devices, Inc. | Simplified dual damascene process for multi-level metallization and interconnection structure |
| JP3281260B2 (ja) | 1996-05-21 | 2002-05-13 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH10209273A (ja) * | 1997-01-16 | 1998-08-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5883006A (en) * | 1997-12-12 | 1999-03-16 | Kabushiki Kaisha Toshiba | Method for making a semiconductor device using a flowable oxide film |
| US6057239A (en) * | 1997-12-17 | 2000-05-02 | Advanced Micro Devices, Inc. | Dual damascene process using sacrificial spin-on materials |
| TW410455B (en) * | 1998-02-16 | 2000-11-01 | United Microelectronics Corp | Forming method for dual damascene structure |
| JP3403058B2 (ja) | 1998-03-26 | 2003-05-06 | 株式会社東芝 | 配線形成方法 |
| US6042999A (en) * | 1998-05-07 | 2000-03-28 | Taiwan Semiconductor Manufacturing Company | Robust dual damascene process |
| US6380096B2 (en) * | 1998-07-09 | 2002-04-30 | Applied Materials, Inc. | In-situ integrated oxide etch process particularly useful for copper dual damascene |
| JP3214475B2 (ja) * | 1998-12-21 | 2001-10-02 | 日本電気株式会社 | デュアルダマシン配線の形成方法 |
| US6262484B1 (en) * | 1999-04-20 | 2001-07-17 | Advanced Micro Devices, Inc. | Dual damascene method for backened metallization using poly stop layers |
| US6362093B1 (en) * | 1999-08-20 | 2002-03-26 | Taiwan Semiconductor Manufacturing Company | Dual damascene method employing sacrificial via fill layer |
| US6323123B1 (en) * | 2000-09-06 | 2001-11-27 | United Microelectronics Corp. | Low-K dual damascene integration process |
-
2000
- 2000-01-18 JP JP2000009221A patent/JP3346475B2/ja not_active Expired - Lifetime
- 2000-12-21 TW TW089127535A patent/TW567530B/zh not_active IP Right Cessation
- 2000-12-29 US US09/751,979 patent/US6809037B2/en not_active Expired - Lifetime
-
2001
- 2001-01-12 KR KR10-2001-0001760A patent/KR100382089B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6809037B2 (en) | 2004-10-26 |
| JP3346475B2 (ja) | 2002-11-18 |
| KR20010086322A (ko) | 2001-09-10 |
| KR100382089B1 (ko) | 2003-05-09 |
| US20010008802A1 (en) | 2001-07-19 |
| JP2001203207A (ja) | 2001-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100768363B1 (ko) | 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치 | |
| TW441015B (en) | Dual-damascene interconnect structures and methods for fabricating same | |
| CN108615703B (zh) | 具有全包覆线的互连体 | |
| TW567530B (en) | Manufacturing method semiconductor integrated circuit including simultaneous formation of via hole reaching metal wiring and concave groove in interlayer film and semiconductor integrated circuit manufactured with the manufacturing method | |
| US6291334B1 (en) | Etch stop layer for dual damascene process | |
| KR101231019B1 (ko) | 집적회로장치 제조방법 | |
| TWI302336B (en) | Semiconductor structure | |
| US6297149B1 (en) | Methods for forming metal interconnects | |
| US7323408B2 (en) | Metal barrier cap fabrication by polymer lift-off | |
| TW200809923A (en) | Dual-damascene process to fabricate thick wire structure | |
| US6503827B1 (en) | Method of reducing planarization defects | |
| TW201322334A (zh) | 空氣隙互聯結構之形成方法 | |
| JP4492949B2 (ja) | 電子デバイスの製造方法 | |
| WO2013040751A1 (en) | Method for forming air gap interconnect structure | |
| US6573176B2 (en) | Method for forming dual damascene line structure | |
| JP2004289155A (ja) | 選択性エッチング化学薬品及びｃｄ制御のための高重合性ガスを含むｂａｒｃエッチング | |
| US20070128553A1 (en) | Method for forming feature definitions | |
| TW200945491A (en) | Method for fabricating a semiconductor device | |
| US7015149B2 (en) | Simplified dual damascene process | |
| JP2005005697A (ja) | 半導体装置の製造方法 | |
| CN103000568A (zh) | 一种金属互连层制作方法 | |
| JP2003086679A (ja) | 集積回路装置およびその製造方法 | |
| CN102044471A (zh) | 互连结构及其形成方法 | |
| TW567581B (en) | A method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper | |
| JP2001313336A (ja) | 銅構造の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |