JP5218214B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5218214B2 JP5218214B2 JP2009085351A JP2009085351A JP5218214B2 JP 5218214 B2 JP5218214 B2 JP 5218214B2 JP 2009085351 A JP2009085351 A JP 2009085351A JP 2009085351 A JP2009085351 A JP 2009085351A JP 5218214 B2 JP5218214 B2 JP 5218214B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- chamber
- etching
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
ダマシン構造の銅配線を多層構造で形成する方法は、まず、銅配線を形成した後に、配線を覆う絶縁膜を形成し、さらに、配線に達するコンタクトホールを絶縁膜に形成する工程を含んでいる。
例えば、エッチングチャンバの内壁に付着した銅化合物を含む複数種類の物質を除去する方法として、処理室の内壁を第一温度まで加熱し、ついでクリーニング用薬剤を処理室に注入することが知られている。
図1、図2A〜図2N及び図3は、本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
次に、図1に示す構造を形成するまでの工程を説明する。
性領域にnウェルを形成する。
続いて、絶縁膜として例えばシリコン酸化膜をCVD法によりシリコン基板1及びゲート電極5上に形成した後に、絶縁膜をエッチバックしてゲート電極5の側面に残し、これを絶縁性サイドウォール6とする。
続いて、N型MOSトランジスタを覆うカバー膜9、例えばシリコン窒化膜をCVD法によりシリコン基板1上に形成する。さらに、カバー膜9の上に、第1層間絶縁膜10としてシリコン酸化膜をCVD法により形成する。
ド膜(不図示)をスパッタ法により順に形成する。その後に、バリアメタル膜14a及び銅シード膜を電極としてその上にCu膜14bを電解メッキ法により形成する。これにより、第1配線用溝13a、13b内にCu膜14bを埋め込む。なお、本実施形態における銅膜は、銅合金膜を含む概念である。
例えば、第1のバリア絶縁膜17としてSiCH膜をプラズマCVD法により例えば約30nmの厚さに形成し、第2のLow−k絶縁膜18としてSiOC膜をプラズマCVD法により例えば約250nmの厚さに形成する。また、第1のハードマスク膜19として例えばSiCH膜をプラズマCVD法により約30nmの厚さに形成する。なお、第2のLow−k絶縁膜18は、SiOCに限られるものではなく、SiO2よりも誘電率の低い低誘電率材料から形成してもよい。
まず、図2Aに示すように、第3のハードマスク膜21上に第1の反射防止(BARC)膜22を形成する。第1のBARC膜22として本実施形態では有機系絶縁膜を形成するが、無機系絶縁膜を形成してもよい。
続いて、レジストパターン23の開口部23aを通して第1のBARC膜22をエッチングし、これにより開口部23aを通して第3のハードマスク膜21を露出する。
次に、図2Cの構造を形成するまでの工程を説明する。
まず、レジストパターン23及び第1のBARC膜22を除去し、その後、第3のハードマスク膜21の上に新たなフォトレジスト膜24を回転塗布する。この場合、フォトレジスト膜24は、ビアホール18a及び開口部19a、20a、21aに充填され、その上面は平坦となる。
次に、図2Dに示すように、第2のBARC膜26上にフォトレジストを塗布し、これを露光、現像することにより、ビアホール18aの上方を含む領域に配線形状の開口部27aを有するレジストパターン27を形成する。
図4において、チャンバ51内の上面には、外部からガスを導入するためのシャワーヘッド52が取り付けられている。シャワーヘッド52は、例えばシリコンからなり、その上部にガス導入管53が接続されている。シャワーヘッド52の内部にはガスを横方向に拡散する拡散室52aが形成され、その下部にはガスを下方に向けて放出する複数のガス放出口52bが形成されている。
また、下部電極56には、支持部59を介して周波数の異なる複数の高周波電源63a、63bが接続されている。また、支持部59と高周波電源63a、63bの間にはマッチングボックス61a、61b、ブロッキングキャパシタ62a、62bが接続されている。
なお、チャンバ59の底部と支持部59の間には絶縁性枠体68が接続されている。また、チャンバ59には、真空搬送室(不図示)を介して2つのロードロックチャンバ(不図示)が接続されている。
これにより、図2Fに示すように、第3のハードマスク膜21の上面を露出する深さを有する配線形状の開口部24aをフォトレジスト膜24に形成する。
そのエッチング条件によれば、ジストパターン27及び第2のBARC膜26もエッチングされる。
シングする。
第1のアッシングは、図2Hに示すように、第2のLow−k絶縁膜18のビアホール18aを露出させない条件で行われる。
そこで、ビアホール18aが露出する前に、第1のアッシング条件から第2のアッシング条件に変更し、図2Iに示すように、残りのフォトレジスト膜24を除去する。これにより、第3のハードマスク膜21の上面とビアホール18a及びその下のバリア絶縁膜17が露出する。
第2ステップでは、アッシング雰囲気の圧力を第1ステップよりも低くすることにより、アッシングの垂直異方性を高めてビアホール18a内でのアッシングレートを上げている。
第1、第2のハードマスク膜19、20のエッチングは、図2Jに示すように、ビアホール18aの下のバリア絶縁膜17であるSiCH膜が残る条件に設定される。
以上の処理を終えた後に、シリコン基板1をチャンバ51から真空搬送室に搬送し、さらにロードロックチャンバに入れ、その後に外部に取り出す。取り出されたシリコン基板1は、その後に洗浄される。
をCVD法により約30nmの厚さに形成する。
その後に、第2層目の銅配線30に接続されるビア、配線、絶縁膜等の形成を繰り返すことにより、シリコン基板1の上方に多層配線構造を形成する。
まず、チャンバ51内に酸素ラジカルを発生させるために、ハイドフロロカーボンガス、フロロカーボンガスの一方とO2ガスを有する混合ガスをシャワーヘッド52からチャンバ51内に導入する。さらに、チャンバ51内の圧力を30mTorr(4Pa)以上、200mTorr(26.7Pa)以下の範囲に調整する。
これは、銅膜のエッチング時にプラズマ雰囲気中に放出された銅がチャンバ内壁に付着するので、銅の触媒効果がレジストのエッチング時に作用するからである。銅の触媒効果によれば、次式(1)、(2)の順に反応が進み、チャンバ内に残留した水素原子が酸素原子と結合してH2Oが生成される。さらに、銅の触媒効果により、式(3)の反応が生じて酸素原子同士が結合し、O2が生成される。
Cu−O*+2H* → H2O+Cu (2)
O*+O* →O2 (3)
を低減するために上記したようなエッチング条件を採用する。即ち、第1に、チャンバ51内の雰囲気の圧力を通常よりも高い30mTorr以上に設定し、第2に、ハイドロフロロカーボンガス、例えばCHF3、CH2F2、CH3FのガスをO2ガスに添加する、という条件を含む。
これに対し、第1の条件と第2の条件の双方を採用すると、サイドエッチングを防止しつつエッチングレート、アッシングレートを高くすることができる。
その試験では、シャワーヘッド52表面にCuが付着した状態で、チャンバ51内の圧力とエッチングガスを異ならせて開口部24aを形成し、それらのサイドエッチング量を調べた。
エッチングガスは3つの混合ガスを使用し、それらのうち、第1のガスは、O2にN2とCOを添加した混合ガスであり、第2のガスは、O2とN2とCOの混合ガスにさらにCHF3を添加したガスであり、また、第3のガスは、O2とN2とCOの混合ガスにさらにCH2F2を添加したガスである。
しかし、開口部24aのサイドエッチングが生じない圧力では酸素プラズマが不足し、エッチングレートが低くなる。
そこで、O2に添加するハイドロフロロカーボンの添加量を変え、SOG膜のエッチングレートについて調べたところ、図8に示す試験結果が得られた。なお、図8の試験におけるエッチング雰囲気の圧力は30mTorrである。
3の流量が20流量%以下の状態ではSOG膜のエッチングレートが極めて小さいことがわかる。一方、開口部24aのサイドエッチングを抑制するためには、CHF3を10流量%以上で添加することが必要となる。
その試験では、シリコン膜、銅膜、アルミニウム膜を個別にエッチングした3つのチャンバのそれぞれにおいて、CF4のプラズマを発生させてSiOC膜をエッチングし、エッチングレートを調べた。
これは、チャンバ内壁に付着した銅の触媒効果により例えば式(4)の分解が進んでフッ素ラジカルが増加することによるものと考えられる。
そこで、図11A〜図11Dを参照し、プラズマ処理装置のチャンバ内の銅の除去方法を以下に説明する。
チャンバ51内でシリコン基板1のプラズマ処理を終えた後に、真空搬送室(不図示)を通してシリコン基板1をロードロックチャンバ(不図示)に搬出し、さらに、次に処理される半導体ウエハ、例えばシリコン基板41を真空搬送室内に待機させる。
次に、クリーニングガスを使用してチャンバ51内をクリーニングする実施例を説明する。
ガス供給管54a〜54bからO2ガスを約200sccmの流量、フロロカーボンとしてCF4ガスを約15sccmの流量で導入する。CF4のガス流量は、O2とCF4の総ガス流量に対して7流量%〜10流量%程度にすることが好ましい。この場合、チャンバ51内の圧力が約200mTorrとなるように排気量を調整する。さらに、チャンバ51の下部電極56には約150Wの高周波パワーを印加する。そして、クリーニング時間を20秒とする。これにより、チャンバ51内壁に付着したCuを含む層70を除去する。
ガス供給管54a〜54bからO2ガスを約200sccmの流量、ハイドロフロロカーボンとしてCHF3ガスを約20sccmの流量で導入する。CHF3のガス流量は、O2とCHF3の総ガス流量に対して7流量%〜10流量%程度にすることが好ましい。この場合、チャンバ51内の圧力が約200mTorrとなるように排気量を調整する。さらに、チャンバ51の下部電極56には約150Wの高周波パワーを印加する。そして、クリーニング時間を20秒とする。これにより、チャンバ51内壁に付着したCuを含む層70を除去する。
まず、第1ステップとして、ガス供給管54a〜54bの1つからO2ガスを約200sccmの流量で導入する。この場合、チャンバ51内の圧力が約200mTorrとなるように排気量を調整する。さらに、チャンバ51の下部電極56には約150Wの高周波パワーを印加する。第1ステップでのクリーニング時間を20秒とする。これにより、チャンバ51内壁に付着した層70内の主にポリマーを除去する。
まず、第1ステップとして、ガス供給管54a〜54bの1つからO2ガスを約200
sccmで導入する。この場合、チャンバ51内の圧力が約200mTorrとなるように排気量を調整する。さらに、チャンバ51の下部電極56には約150Wの高周波パワーを印加する。第1ステップでのクリーニング時間を20秒とする。これにより、チャンバ51内壁に付着した層70内のCuを主に除去する。
なお、ウエハ交換の際のクリーニング時間は、1分以内、例えば20秒〜40秒が好ましい。
なお、上述したエッチング、アッシング、クリーニングの各処理におけるガスの流量、圧力、パワー、時間の値は一例に過ぎず、それらに限定されない。
(付記1) 半導体基板の上方に銅配線を形成する工程と、前記銅配線上にバリア絶縁膜を形成する工程と、前記バリア絶縁膜上に絶縁膜を形成する工程と、前記絶縁膜の上にハードマスク膜を形成する工程と、前記ハードマスク膜と前記絶縁膜に、前記銅配線上の前記バリア絶縁膜を露出するホールを形成する工程と、前記ハードマスク膜上および前記ホール内にレジスト膜を形成する工程と、前記レジスト膜の上方にマスク膜を形成する工程と、前記マスク膜の上方に、前記ホールを含む領域に開口部を有するレジストパターンを形成する工程と、前記レジストパターンをマスクにして前記マスク膜をエッチングし、開口部を形成する工程と、酸素ガスとハイドロフロロカーボンガスの混合ガスを導入し、前記ハイドロフロロカーボンガスの流量を、前記酸素ガスと前記ハイドロフロロカーボンガスの総流量に対して10流量%〜20流量%とし、30mTorr以上の圧力の雰囲気内で、前記マスク膜をマスクとして前記レジスト膜を、途中までエッチングする第1エッチング工程と、更に前記ホール内の前記レジスト膜を、酸素ガスを使用してエッチングする第2エッチング工程と、を有し、前記第1エッチング工程は、前記ホール内で前記絶縁膜が露出する前に終了することを特徴とする半導体装置の製造方法。
(付記2) 前記第1エッチング工程及び前記第2エッチング工程は、内面に銅が付着しているチャンバ内で行われることを特徴とする付記1に記載の半導体装置の製造方法。
(付記3) 前記絶縁膜は二酸化シリコンよりも低誘電率であることを特徴とする付記1又は付記2に記載の半導体装置の製造方法。
(付記4) 前記酸素ガスにより前記レジスト膜をエッチングして前記バリア絶縁膜を前記ホールを通して露出した後に、前記ハードマスク膜をマスクにして前記ホールの底の前記バリア絶縁膜をエッチングする工程を有することを特徴とする付記1乃至付記3のいずれか1つに記載の半導体装置の製造方法。
(付記5) 前記ハードマスク膜はSiCHから形成されていることを特徴とする付記1乃至付記4のいずれか1項に記載の半導体装置の製造方法。
(付記6) 前記バリア絶縁膜はSiCHから形成されていることを特徴とする付記1乃至付記5のいずれか1つに記載の半導体装置の製造方法。
(付記7) 半導体基板の上方に絶縁膜、第1ハードマスク、第2ハードマスクを順に形成する工程と、前記第2ハードマスク、前記第1ハードマスク及び前記絶縁膜に第1開口部を形成する工程と、前記第2ハードマスクの上と前記第1開口部内にレジスト膜を形成する工程と、前記レジスト膜のうち前記第1開口部の上方を含む領域に第2開口部を形成する工程と、前記レジスト膜をマスクにして前記第2ハードマスクをエッチングする工程と、フロロカーボン、ハイドロフロロカーボンのいずれかのガスと酸素ガスを有する混合ガスを使用して前記レジスト膜の上層部を第1アッシングする工程と、酸素ガスを使用して前記レジスト膜の下層部を第2アッシングする工程と、前記第2ハードマスクをマスクにして第1ハードマスクと前記絶縁膜の上層部をエッチングして配線溝を形成する工程と、前記配線溝及び前記第1開口部内に導電材を形成する工程と、を有することを特徴とする半導体装置の製造方法。
(付記8) 前記第1アッシングは、前記第1開口部から前記絶縁膜が露出する前に終了することを特徴とする付記7に記載の半導体装置の製造方法。
(付記9) 前記第2アッシングは、前記第1アッシングよりも低圧で行うことを特徴とする付記7又は付記8に記載の半導体装置の製造方法。
(付記10) 前記混合ガスはさらに一酸化炭素ガスを含むことを特徴とする付記7乃至付記9のいずれか1つに記載の半導体装置の製造方法。
(付記11) 前記絶縁膜の材料は、二酸化シリコンに比べて低誘電率の材料であり、前記第1ハードマスクの材料は前記第1ハードマスクに比べて研磨耐性の高い材料であることを特徴とする付記7乃至付記10のいずれか1つに記載の半導体装置の製造方法。
(付記12) 第1絶縁膜に覆われた第1銅膜を有する第1ウエハをチャンバ内に搬入する工程と、前記第1絶縁膜をエッチングして前記第1銅膜の少なくとも一部を露出する工程と、前記第1ウエハを前記チャンバから搬出する工程と、前記チャンバ内にハイドロフロロカーボンガス、フロロカーボンガスのいずれかと酸素ガスを有する第1混合ガスを前記チャンバ内に導入して第1プラズマを発生する工程と、第2絶縁膜に覆われた第2銅膜を有する第2ウエハを前記チャンバ内に搬入する工程と、前記第2ウエハ上の前記第2絶縁膜をエッチングする工程と、を有することを特徴とする半導体装置の製造方法。
(付記13) 前記第1混合ガスはさらに一酸化炭素ガスを含むことを特徴とする付記12に記載の半導体装置の製造方法。
(付記14) 前記第1プラズマを発生させた後に、前記チャンバ内に窒素ガス、水素ガス、一酸化炭素ガスを有する第2混合ガスか、アンモニアガスと一酸化炭素ガスを有する第3混合ガスのいずれかを前記チャンバ内に導入して第2プラズマを発生させる工程を有することを特徴とする付記12又は付記13に記載の半導体装置の製造方法。
(付記15) 前記第1プラズマを発生する前に、前記チャンバ内に酸素を導入して酸素プラズマを発生させる工程を有することを特徴とする付記12乃至付記14のいずれか1つに記載の半導体装置の製造方法。
7、8 ソース/ドレイン領域
10 層間絶縁膜
11、12 コンタクトプラグ
13 第1のLow−k絶縁膜
15a、15b 第1層目の配線
16 キャップ絶縁膜
17 バリア絶縁膜
18 第2のLow−k絶縁膜
18a ビアホール
18b 配線用溝
19、20、21 ハードマスク膜
19a、20a、21a、21b 開口部
22 第1のBARC膜
23 レジストパターン
24 フォトレジスト膜
25 ハードマスク膜
26 第2のBARC膜
27 レジストパターン
27a 開口部
30 第2層目の配線
50 プラズマ処理装置
51 チャンバ
52 シャワーヘッド
53 ガス導入管
54a〜54d ガス供給管
56 下部電極
57 静電チャック
64 排気管
Claims (6)
- 半導体基板の上方に銅配線を形成する工程と、
前記銅配線上にバリア絶縁膜を形成する工程と、
前記バリア絶縁膜上に絶縁膜を形成する工程と、
前記絶縁膜の上にハードマスク膜を形成する工程と、
前記ハードマスク膜と前記絶縁膜に、前記銅配線上の前記バリア絶縁膜を露出するホールを形成する工程と、
前記ハードマスク膜上および前記ホール内にレジスト膜を形成する工程と、
前記レジスト膜の上方にマスク膜を形成する工程と、
前記マスク膜の上方に、前記ホールを含む領域に開口部を有するレジストパターンを形成する工程と、
前記レジストパターンをマスクにして前記マスク膜をエッチングし、開口部を形成する工程と、
酸素ガスとハイドロフロロカーボンガスの混合ガスを導入し、前記ハイドロフロロカーボンガスの流量を、前記酸素ガスと前記ハイドロフロロカーボンガスの総流量に対して10流量%〜20流量%とし、30mTorr以上の圧力の雰囲気内で、前記マスク膜をマスクとして前記レジスト膜を、途中までエッチングする第1エッチング工程と、
更に前記ホール内の前記レジスト膜を、酸素ガスを使用してエッチングする第2エッチング工程と、
を有し、
前記第1エッチング工程は、前記ホール内で前記絶縁膜が露出する前に終了する
ことを特徴とする半導体装置の製造方法。 - 前記第1エッチング工程及び前記第2エッチング工程は、内側に銅が付着しているチャンバ内で行われることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記絶縁膜は二酸化シリコンよりも低誘電率であることを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
- 前記酸素ガスにより前記レジスト膜をエッチングして前記バリア絶縁膜を前記ホールを通して露出した後に、前記ハードマスク膜をマスクにして前記ホールの底の前記バリア絶縁膜をエッチングする工程を有することを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体装置の製造方法。
- 前記ハードマスク膜はSiCHから形成されていることを特徴とする請求項1乃至請求項4のいずれか1項に記載の半導体装置の製造方法。
- 前記バリア絶縁膜はSiCHから形成されていることを特徴とする請求項1乃至請求項5のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009085351A JP5218214B2 (ja) | 2009-03-31 | 2009-03-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009085351A JP5218214B2 (ja) | 2009-03-31 | 2009-03-31 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010238915A JP2010238915A (ja) | 2010-10-21 |
JP5218214B2 true JP5218214B2 (ja) | 2013-06-26 |
Family
ID=43092983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009085351A Expired - Fee Related JP5218214B2 (ja) | 2009-03-31 | 2009-03-31 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5218214B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101276258B1 (ko) * | 2011-11-21 | 2013-06-20 | 피에스케이 주식회사 | 반도체 제조 장치 및 반도체 제조 방법 |
JP5956299B2 (ja) * | 2012-10-01 | 2016-07-27 | 日本電信電話株式会社 | 微細構造体の製造方法 |
JP6422262B2 (ja) * | 2013-10-24 | 2018-11-14 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
US10811270B2 (en) * | 2019-03-15 | 2020-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ultra narrow trench patterning using plasma etching |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6380096B2 (en) * | 1998-07-09 | 2002-04-30 | Applied Materials, Inc. | In-situ integrated oxide etch process particularly useful for copper dual damascene |
JP3346475B2 (ja) * | 2000-01-18 | 2002-11-18 | 日本電気株式会社 | 半導体集積回路の製造方法、半導体集積回路 |
JP2002280359A (ja) * | 2001-03-15 | 2002-09-27 | Matsushita Electric Ind Co Ltd | プラズマエッチング装置および半導体装置の製造方法 |
US7140374B2 (en) * | 2003-03-14 | 2006-11-28 | Lam Research Corporation | System, method and apparatus for self-cleaning dry etch |
JP2005191254A (ja) * | 2003-12-25 | 2005-07-14 | Fujitsu Ltd | 半導体装置の製造方法 |
JP4832955B2 (ja) * | 2005-06-07 | 2011-12-07 | 信越化学工業株式会社 | レジスト下層膜材料並びにそれを用いたパターン形成方法 |
JP2008047582A (ja) * | 2006-08-11 | 2008-02-28 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
JP4790649B2 (ja) * | 2007-03-16 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2009
- 2009-03-31 JP JP2009085351A patent/JP5218214B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010238915A (ja) | 2010-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI645506B (zh) | 形成具有氣隙之半導體元件的方法 | |
US7700479B2 (en) | Cleaning processes in the formation of integrated circuit interconnect structures | |
KR101882049B1 (ko) | 직사각형 프로파일을 갖는 스페이서 및 그 형성 방법 | |
US11171040B2 (en) | Removing polymer through treatment | |
US9299603B2 (en) | Air gap formation by damascene process | |
US6849539B2 (en) | Semiconductor device and method of fabricating the same | |
KR20160039525A (ko) | 반도체 디바이스용 상호 접속 구조체를 형성하는 방법 | |
JP5218214B2 (ja) | 半導体装置の製造方法 | |
JP2010186858A (ja) | 半導体装置の製造方法 | |
JP3781729B2 (ja) | 半導体装置の製造方法 | |
JPWO2007043634A1 (ja) | 多層配線の製造方法 | |
US9685374B1 (en) | Contact process flow | |
JP4108310B2 (ja) | シリコン含有絶縁膜を有する半導体装置の製造方法 | |
JP2007508697A (ja) | 一酸化二窒素を使用したエッチバック方法 | |
CN112435983A (zh) | 金属内连线结构及其制作方法 | |
CN115241123A (zh) | 半导体器件及其形成方法 | |
TW202213456A (zh) | 半導體結構的製作方法 | |
JP4948278B2 (ja) | 半導体装置の製造方法 | |
KR100603703B1 (ko) | 포토 레지스트 제거방법 및 이를 이용한 반도체 소자의금속배선 형성방법 | |
US20230154753A1 (en) | Patterned Semiconductor Device and Method | |
KR101103550B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
CN113782486B (zh) | 半导体结构及其形成方法 | |
US20220375759A1 (en) | Cyclic Plasma Etching Of Carbon-Containing Materials | |
JP4436606B2 (ja) | 半導体装置の製造方法 | |
JP5699803B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5218214 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |