JP4436606B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4436606B2 JP4436606B2 JP2003004689A JP2003004689A JP4436606B2 JP 4436606 B2 JP4436606 B2 JP 4436606B2 JP 2003004689 A JP2003004689 A JP 2003004689A JP 2003004689 A JP2003004689 A JP 2003004689A JP 4436606 B2 JP4436606 B2 JP 4436606B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- insulating film
- film
- forming
- wiring groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、デュアルダマシン法を採用した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路の微細化に伴い、配線のＲＣ遅延がデバイス速度を制限する主な要因となっていることが知られている。
このため、近時、配線材料には、主にＣｕが用いられている。しかし、Ｃｕそのものに配線パターンを転写することは困難である。このため、Ｃｕ配線を形成するに当たっては、層間絶縁膜に配線溝（トレンチ）のパターンを転写し、そこへＣｕを埋め込んで配線パターンを形成するダマシン法が有効である。また、ダマシン法は、溝のＣｕとビア（Ｖｉａ）のＣｕを個別に形成するシングルダマシン法と、溝とビアを同時に作るデュアルダマシン法とに分類される。
【０００３】
その一方で、層間絶縁膜の材料についても、ＲＣ遅延の問題を解決するため、従来の酸化膜より誘電率が低い低誘電率膜が使用されている。低誘電率膜の材料は、無機材料と有機材料との２種類に大別される。これらは、一般的には、各デバイス特性の要求を満たすように、使い分けられている。
【０００４】
層間絶縁膜として、有機の低誘電率膜を用いる場合、層間構造は、先溝ハードマスク方式を用いるのが一般的である。ここで、先溝ハードマスク方式とは、予め、配線溝のパターンを形成するためのハードマスクのパターンを層間絶縁膜上に形成しておき、配線溝パターンの段差上に直接、ビアのパターニングを行い、ビアの加工、層間絶縁膜の配線溝の加工を順次行い、デュアルダマシン構造を形成する方式である。
【０００５】
有機の低誘電率膜のエッチングは、Ｎ2ガスとＨ2ガスの混合ガス、ＮＨ3ガス又はこれら３種のガスを組み合わせた混合ガスを用いて行うことが、一般に知られている。また、デュアルダマシン法を採用して単一の有機低誘電率膜に対して配線溝及びビアホールを形成する場合には、配線溝の形成に当たって、有機低誘電率膜にハーフエッチングを行う。具体的には、エッチングにより、有機低誘電率膜の途中までビアホールを形成した後、ビアホールの残り及び配線溝を一括して形成する。
【０００６】
【特許文献１】
特開２００１−１１８８２５号公報
【０００７】
【発明が解決しようとする課題】
上述のようなデュアルダマシン法では、有機低誘電率膜とハードマスクとの間に薄く形成される密着膜中に含まれるＳｉや、ハードマスク中のＳｉが、ハードマスクのスパッタを行った際にＳｉ化合物となって有機低誘電率膜上に付着したり、有機低誘電率膜のエッチング時に、チャンバの内壁に付着していたデポ物（Ｓｉ化合物）が有機低誘電率膜上に飛来したりすることがある。しかしながら、上記の有機低誘電率膜をエッチングするためのガス（Ｎ2ガスとＨ2ガスの混合ガス、ＮＨ3ガス又はこれら３種のガスを組み合わせた混合ガス）では、Ｓｉ化合物を除去することができない。このため、有機低誘電率膜に溝及びビアホールを形成するためのエッチング時に、Ｓｉ化合物がマスクとして機能してしまい、最終的に形成された溝の底部に残渣が発生してしまう。
【０００８】
図１２は、従来の半導体装置の製造方法における途中の状態を示す断面図である。図１２には、先溝ハードマスク方式のデュアルダマシン法によりビアホール及び配線溝を形成した状態を示している。この状態では、Ｃｕ配線１０１上に、ＳｉＣ膜１０２、有機低誘電率膜１０３、ＳｉＣ膜１０４及びＳｉＯ2膜１０５が積層され、ＳｉＣ膜１０２及び有機低誘電率膜１０３の下部にビアホールが形成され、有機低誘電率膜１０３の上部、ＳｉＣ膜１０４及びＳｉＯ2膜１０５に配線溝が形成されている。しかし、従来の製造方法では、図１２に示すように、ビアホール及び配線溝が形成されたときに、配線溝の底部に残渣１１５が生成されてしまう。このような残渣１１５が存在していると、歩留りが低下したり、配線の抵抗率が上昇したり、信頼性が低下したりしてしまう。
【０００９】
本発明は、かかる問題点に鑑みてなされたものであって、デュアルダマシン法において配線溝を形成する際に生じる残渣を低減することができる半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本願発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
【００１１】
本願発明に係る半導体装置の製造方法は、デュアルダマシン法により配線を形成する半導体装置の製造方法を対象とする。本製造方法では、先ず、ビアホール用のマスクを用いて、有機誘電体からなる層間絶縁膜を加工することにより、前記層間絶縁膜に前記層間絶縁膜の厚さよりも浅い孔を形成する。次に、配線溝用のマスクを用いて、前記層間絶縁膜を加工することにより、前記層間絶縁膜に配線溝を形成すると共に、前記孔を下層まで貫通させてビアホールを形成する。次いで、前記配線溝及びビアホール内に配線材料を埋め込む。そして、本製造方法では、前記配線溝を形成するに際して、先ず、前記配線溝用のマスクを用いて、前記層間絶縁膜をフッ素を含有するガスを用いることなく、水素、窒素及びアンモニアからなる群から選択された少なくとも１種のガスのプラズマを用いてエッチングすることにより、前記層間絶縁膜に溝を形成し、前記配線溝用のマスクを用いて、水素、窒素及びアンモニアからなる群から選択されたガスを用いることなく前記溝の底部に向けてフッ素を含有するガスのプラズマを照射して前記溝の底部上のＳｉ化合物を除去する。その後、前記配線溝用のマスクを用いて、前記層間絶縁膜をフッ素を含有するガスを用いることなく、水素、窒素及びアンモニアからなる群から選択された少なくとも１種のガスのプラズマを用いてエッチングすることにより、前記溝の深さを深くして前記配線溝とする。
【００１２】
本発明においては、配線溝の形成に当たって、一回の加工によって層間絶縁膜に配線溝を形成するのではなく、一旦加工を停止して、その時点で形成されている溝の底部に向けてフッ素を含有するガスのプラズマを照射する。これにより、その時点で溝の底部に存在しているＳｉ化合物等からなる残渣が除去される。そして、このようにして残渣を除去した後に、更に加工を行って配線溝を形成している。このとき、更なる加工によって残渣が生じ得るが、一般に、デュアルダマシン法では、層間絶縁膜とその下方に位置する配線層との間に絶縁膜が形成されており、この絶縁膜を加工する際に残渣が除去される。従って、歩留りの低下、配線の抵抗率の上昇、及び信頼性の低下等を回避することが可能である。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態に係る半導体装置の製造方法について添付の図面を参照して具体的に説明する。
【００１４】
（第１の実施形態）
先ず、本発明の第１の実施形態について説明する。図１乃至図３は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。本実施形態では、先溝ハードマスク方式のデュアルダマシン法により半導体装置を製造する。
【００１５】
先ず、図１（ａ）に示すように、Ｃｕ配線１上に、エッチングストッパ膜としてＳｉＣ膜２を形成する。ＳｉＣ膜２の厚さは、例えば５０ｎｍである。次に、ＳｉＣ膜２上に、層間絶縁膜として有機低誘電率膜（有機誘電体膜）３を形成する。有機低誘電率膜３の厚さは、例えば４５０ｎｍである。有機低誘電率膜３の原料としては、例えばダウ・ケミカル社製のＳｉＬＫ（登録商標）、有機ＳＯＧ、アモルファスカーボンフロライド及びポリテトラフルオロエチレン（デュポン社のテフロン（登録商標）等）及びポリアリールエーテル（ハネウェル・エレクトロニク・マテリアルズ・ジャパン社のＦＬＡＲＥ（登録商標）等）を使用することができる。
【００１６】
次いで、有機低誘電率膜３上に、第１のハードマスクとしてＳｉＣ膜４を形成し、更に、第２のハードマスクとしてＳｉＯ2膜５を形成する。ＳｉＣ膜４及びＳｉＯ2膜５の厚さは、夫々、例えば５０ｎｍ、１００ｎｍである。その後、ＳｉＯ2膜５上に、感光性レジストを塗布し、これに露光及び現像を施すことにより、配線溝（トレンチ）のパターンが形成されたレジストマスク８ａを形成する。
【００１７】
続いて、図１（ｂ）に示すように、レジストマスク８ａをマスクとして、ＳｉＯ2膜５をエッチングする。このエッチングは、例えば、Ｃ4Ｆ6：５〜４０ｓｃｃｍ、Ｏ2：２０〜７０ｓｃｃｍ、Ａｒ：５０〜１０００ｓｃｃｍ、圧力：１．３３〜１３．３Ｐａ（１０〜１００ｍＴｏｒｒ）、ＲＦ電源パワー：１００〜１０００Ｗの条件の下で、反応性イオンエッチング装置を用いて行う。
【００１８】
次に、図１（ｃ）に示すように、全面に感光性レジストを塗布し、これに露光及び現像を施すことにより、ビアホールのパターンが形成されたレジストマスク１１ａを形成する。
【００１９】
次いで、図２（ａ）に示すように、レジストマスク１１ａをマスクとして、ＳｉＯ2膜５及びＳｉＣ膜４をエッチングする。このエッチングは、例えば、ＣＦ4：５０〜２００ｓｃｃｍ、Ａｒ：０〜５００ｓｃｃｍ、圧力：２．６６〜２６．６Ｐａ（２０〜２００ｍＴｏｒｒ）、ＲＦ電源パワー：１００〜１０００Ｗの条件の下で、反応性イオンエッチング装置を用いて行う。このエッチングにより、ＳｉＣ膜４がビアホールの平面形状にパターニングされる。
【００２０】
その後、図２（ｂ）に示すように、２層のハードマスクをマスクとして、有機低誘電率膜３を２００ｎｍ程度だけエッチングすると同時に、レジストマスク１１ａを除去する。このエッチングは、例えば、ＮＨ3：５０〜３００ｓｃｃｍ、圧力：２．６６〜２０Ｐａ（２０〜１５０ｍＴｏｒｒ）、ＲＦ電源パワー：１００〜８００Ｗの条件の下で、反応性イオンエッチング装置を用いて行う。このエッチングにより有機低誘電率膜３に形成された孔は、ビアホールの一部となる。
【００２１】
続いて、図２（ｃ）に示すように、ＳｉＯ2膜５をマスクとして、ＳｉＣ膜４をエッチングする。このエッチングは、例えば、ＣＨＦ3：５〜３０ｓｃｃｍ、Ｎ2：０〜５０ｓｃｃｍ、Ｏ2：０〜１００ｓｃｃｍ、圧力：１．３３〜１３．３Ｐａ（１０〜１００ｍＴｏｒｒ）、ＲＦ電源パワー：５０〜２００Ｗの条件の下で、反応性イオンエッチング装置を用いて行う。このエッチングにより、ＳｉＣ膜４が配線溝の平面形状にパターニングされる。また、ＳｉＯ2膜５の膜厚が減少する。
【００２２】
次に、図３（ａ）に示すように、ＳｉＯ2膜５及びＳｉＣ膜４をマスクとして、層間絶縁膜である有機低誘電率膜３のエッチングを行う。このエッチングは、例えば、ＮＨ3：５０〜２００ｓｃｃｍ、Ａｒ：０〜３００ｓｃｃｍ、圧力：２６．６〜１０６Ｐａ（２００〜８００ｍＴｏｒｒ）、ＲＦ電源パワー：５０〜４００Ｗの条件の下で、反応性イオンエッチング装置を用いて行う。
【００２３】
但し、図３（ａ）に示すように、このエッチングは、エッチングにより形成される溝１２ａの深さが、形成しようとする配線の厚さ（設計値）に達する前に、例えば溝１２ａの深さが配線の厚さの約半分に達したときに停止する。例えば、厚さが２００ｎｍの配線を形成しようとする場合には、このエッチングは、溝１２ａの深さが１００ｎｍ程度ととなったときに停止すればよい。また、このエッチングにより、前の工程で有機低誘電率膜３に形成されていた孔が深くなる。この孔は、図３（ａ）に示すように、ＳｉＣ膜２まで到達してビアホール１３が形成されてもよく、ＳｉＣ膜２まで到達しなくてもよい。
【００２４】
このエッチングが行われた後には、図３（ａ）に示すように、Ｓｉ化合物を含む残渣１５が溝１２ａの底部に存在する。
【００２５】
次いで、溝１２ａの底部に、Ｆ（フッ素）を含有するガスのプラズマを照射することにより、残渣１５を除去する。この処理は、例えば、ＣＨ2Ｆ2：５〜５０ｓｃｃｍ、Ｏ2：５〜５０ｓｃｃｍ、圧力：０．６６５〜１３．３Ｐａ（５〜１００ｍＴｏｒｒ）、ＲＦ電源パワー：５０〜２００Ｗの条件の下で、反応性イオンエッチング装置を用いて行う。
【００２６】
その後、図３（ｂ）に示すように、再度、ＳｉＯ2膜５及びＳｉＣ膜４をマスクとして、有機低誘電率膜３のエッチングを行う。このエッチングは、例えば、ＮＨ3：５０〜２００ｓｃｃｍ、Ａｒ：０〜３００ｓｃｃｍ、圧力：２６．６〜１０６Ｐａ（２００〜８００ｍＴｏｒｒ）、ＲＦ電源パワー：５０〜４００Ｗの条件の下で、反応性イオンエッチング装置を用いて行う。このエッチングにより、溝１２ａの深さを深くして配線溝１２を形成する。また、有機低誘電率膜３に形成されていた孔が、残渣１５を除去する前のエッチング後にＳｉＣ膜２まで到達していない場合には、このエッチングにより孔をＳｉＣ膜２まで到達させる。
【００２７】
このエッチングが行われた後には、図示しないが、Ｓｉ化合物を含む残渣が配線溝１２の底部に存在する。
【００２８】
続いて、ＳｉＯ2膜５、ＳｉＣ膜４及び有機低誘電率膜３をマスクとして、ＳｉＣ膜２のエッチングを行う。この結果、デュアルダマシンの形状が完成する。このエッチングは、例えば、ＣＨ2Ｆ2：５〜５０ｓｃｃｍ、Ｏ2：５〜５０ｓｃｃｍ、Ｎ2：１０〜１００ｓｃｃｍ、圧力：０．６６５〜１３．３Ｐａ（５〜１００ｍＴｏｒｒ）、ＲＦ電源パワー：５０〜２０００Ｗの条件の下で、反応性イオンエッチング装置を用いて行う。このエッチングにより、配線溝１２の底部に存在していた残渣が除去される。
【００２９】
そして、図３（ｃ）に示すように、ビアホール１３及び配線溝１２内にＣｕ配線１４を埋め込む。その後、必要に応じて、更に層間絶縁膜及び配線等の形成を行い、半導体装置を完成させる。
【００３０】
図４は、本実施形態を適用して製造した半導体装置の構造を示す断面図である。図４に示す例では、半導体基板２１の表面に、素子分離領域２２が形成され、この素子分離領域２２により区画された素子活性領域内にトランジスタが形成されている。このトランジスタには、半導体基板２１の表面に形成されたソース・ドレイン領域２３、半導体基板２１上に形成されたゲート絶縁膜２４、ゲート絶縁膜２４上に形成されたゲート電極２５、及びゲート電極２５の側方に形成されたサイドウォール２６が設けられている。そして、このトランジスタを覆うようにして層間絶縁膜２７が形成されている。層間絶縁膜２７には、ソース・ドレイン領域２３まで到達するコンタクトプラグ２８が埋め込まれている。このコンタクトプラグ２８が図１乃至図３中のＣｕ配線１に相当する。
【００３１】
更に、全面にＳｉＣ膜２９、層間絶縁膜３０、ＳｉＣ膜３３、層間絶縁膜３４及びＳｉＣ膜３７が順次積層されている。そして、これらの膜にビアプラグ３１、配線３２、ビアプラグ３５及び配線３６が埋め込まれている。ビアプラグ３１及び３５が図３（ｃ）中のＣｕ配線１４のビアホール１３内に存在する部分に相当し、配線３２及び３６が配線溝１２内に存在する部分に相当する。このように、図４に示す例では、上述の実施形態に係る製造方法により、少なくとも２層の多層配線が形成されている。
【００３２】
このように、本実施形態に係る製造方法によれば、デュアルダマシン法により単一の有機低誘電率膜３内にビアホール及び配線溝を形成する際に、配線溝の形成に当たって、エッチングの途中でＦを含有するガスのプラズマを用いた処理によりＳｉ化合物を除去しているため、ビアホール及び配線溝が形成されたときに、残渣１５が存在しない。このため、その後に形成されるＣｕ配線１４の特性が安定するので、歩留りが向上し、抵抗率の上昇を抑制し、高い信頼性を得ることが可能である。
【００３３】
なお、従来の製造方法でも、有機低誘電率膜内にビアホール及び配線溝を形成した後のＳｉＣ膜のエッチングの際に、残渣が若干除去される。しかしながら、ＳｉＣ膜のエッチングを行う直前に存在している残渣が大量であるため、多くの残渣が残ってしまい、信頼性の低下等の不具合を回避することはできない。
【００３４】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。第２の実施形態は、より微細なパターンの形成に好適な方法である。図５乃至図９は、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。本実施形態でも、先溝ハードマスク方式のデュアルダマシン法により半導体装置を製造する。
【００３５】
先ず、図５（ａ）に示すように、Ｃｕ配線１上に、エッチングストッパ膜としてＳｉＣ膜２を形成する。次に、ＳｉＣ膜２上に、層間絶縁膜として有機低誘電率膜３を形成する。
【００３６】
次いで、有機低誘電率膜３上に、第１のハードマスクとしてＳｉＣ膜４を形成し、更に、第２のハードマスクとしてＳｉＯ2膜５を形成する。続いて、ＳｉＯ2膜５上に、第３のハードマスクとしてＳｉ3Ｎ4膜６を形成する。Ｓｉ3Ｎ4膜６は、配線溝のハードマスクパターンを形成する際の被エッチング膜となる。その後、Ｓｉ3Ｎ4膜６上に、パターニング時に必要な反射防止膜として有機ＢＡＲＣ（Bottom anti-reflection coating）７を形成する。そして、有機ＢＡＲＣ７上に、有機系の感光性レジストを塗布し、これに露光及び現像を施すことにより、配線溝のパターンが形成されたレジストマスク８ｂを形成する。
【００３７】
次に、図５（ｂ）に示すように、レジストマスク８ｂをマスクとして、有機ＢＡＲＣ７をエッチングする。
【００３８】
次いで、図５（ｃ）に示すように、レジストマスク８ｂ及び有機ＢＡＲＣ７をマスクとして、Ｓｉ3Ｎ4膜をエッチングする。この結果、Ｓｉ3Ｎ4膜が配線溝のパターンにパターニングされる。
【００３９】
続いて、図６（ａ）に示すように、レジストマスク８ｂ及び有機ＢＡＲＣ７を、アッシングにより除去する。そして、層間絶縁膜である有機低誘電率膜３等に、ビアホールのパターンを形成する。ここでは、Ｓｉ3Ｎ4膜６に形成された配線溝のパターンに対して、トリレベル技術を用いる。
【００４０】
具体的には、先ず、図６（ｂ）に示すように、Ｓｉ3Ｎ4膜６の段差を埋めて平坦化する下層樹脂膜（有機膜）９を形成する。次に、下層樹脂膜９上に、下層樹脂膜９のエッチングの際にマスクとして使用するＳＯＧ（Spin On Glass）膜（無機膜）１０を形成する。続いて、ＳＯＧ膜１０上に、有機系の感光性レジストを塗布し、これに露光及び現像を施すことにより、ビアホールのパターンが形成されたレジストマスク（感光性レジスト膜）１１ｂを形成する。
【００４１】
次に、図６（ｃ）に示すように、レジストマスク１１ｂをマスクとして、ＳＯＧ膜１０をエッチングする。
【００４２】
次いで、図７（ａ）に示すように、ＳＯＧ膜１０をマスクとして、下層樹脂膜９をエッチングすると同時に、レジストマスク１１ｂを除去する。このエッチングでは、下層樹脂膜９が、レジストマスク１１と同様に、有機系であるため、これらのエッチング選択比は１程度である。従って、レジストマスク１１ｂの膜厚が、下層樹脂膜９の膜厚よりも著しく厚い場合は、下層樹脂膜９のエッチングが終了しても、ＳＯＧ膜１０上にレジストマスク１１が残り得る。このため、レジストマスク１１の膜厚は、下層樹脂膜９の膜厚よりも同等以下であることが望ましい。
【００４３】
続いて、図７（ｂ）に示すように、下層樹脂膜９をマスクとして、Ｓｉ3Ｎ4膜６、ＳｉＯ2膜５及びＳｉＣ膜４（３層のハードマスク）をエッチングすることにより、これらの膜にビアホールのパターンを形成すると同時に、ＳＯＧ膜１０を除去する。このエッチングでは、ＳＯＧ膜１０と３層のハードマスクとのエッチング選択比が１程度となる条件を用いることにより、ＳＯＧ膜１１の除去を同時にできるようにしている。従って、ＳＯＧ膜１０の膜厚が、３層のハードマスクの総厚よりも著しく厚い場合は、３層のハードマスクのエッチングが終了しても、ＳＯＧ膜１０が残り得る。このため、ＳＯＧ膜１０の膜厚は、Ｓｉ3Ｎ4膜６、ＳｉＯ2膜５及びＳｉＣ膜４の総厚よりも同等以下であることが望ましい。
【００４４】
その後、図７（ｃ）に示すように、３層のハードマスクをマスクとして、有機低誘電率膜３を２００〜４００ｎｍ程度だけエッチングすると同時に、下層樹脂膜９を除去する。このエッチングにより有機低誘電率膜３に形成された孔は、ビアホールの一部となる。
【００４５】
次に、下層樹脂膜９の除去により露出されたＳｉ3Ｎ4膜６をマスクとして、ＳｉＯ2膜５のエッチングを行う。この結果、図８（ａ）に示すように、ＳｉＯ2膜５にも、配線溝のパターンが形成される。
【００４６】
次いで、Ｓｉ3Ｎ4膜６及びＳｉＯ2膜５をマスクとして、ＳｉＣ膜４のエッチングを行う。この結果、図８（ｂ）に示すように、ＳｉＣ膜４にも、配線溝のパターンが形成されると同時に、Ｓｉ3Ｎ4膜６が除去される。
【００４７】
続いて、ＳｉＯ2膜５及びＳｉＣ膜４をマスクとして、層間絶縁膜である有機低誘電率膜３のエッチングを行う。但し、図８（ｃ）に示すように、図３（ａ）に示す工程と同様に、このエッチングは、エッチングにより形成される溝１２ａの深さが、形成しようとする配線の厚さ（設計値）に達する前に、例えば溝１２ａの深さが配線の厚さの半分に達したときに停止する。例えば、厚さが２００ｎｍの配線を形成しようとする場合には、このエッチングは、溝１２ａの深さが１００ｎｍ程度ととなったときに停止すればよい。また、このエッチングにより、前の工程で有機低誘電率膜３に形成されていた孔が深くなる。この孔は、図８（ｃ）に示すように、ＳｉＣ膜２まで到達してビアホール１３が形成されてもよく、ＳｉＣ膜２まで到達しなくてもよい。
【００４８】
このエッチングが行われた後には、図８（ｃ）に示すように、Ｓｉ化合物を含む残渣１５が溝１２ａの底部に存在する。
【００４９】
次いで、第１の実施形態と同様に、溝１２ａの底部に、Ｆを含有するガスのプラズマを照射することにより、残渣１５を除去する。
【００５０】
その後、図９（ａ）に示すように、再度、ＳｉＯ2膜５及びＳｉＣ膜４をマスクとして、有機低誘電率膜３のエッチングを行う。このエッチングにより、溝１２ａの深さを深くして配線溝１２を形成する。また、有機低誘電率膜３に形成されていた孔が、残渣１５を除去する前のエッチング後にＳｉＣ膜２まで到達していない場合には、このエッチングにより孔をＳｉＣ膜２まで到達させる。
【００５１】
このエッチングが行われた後には、図示しないが、Ｓｉ化合物を含む残渣が配線溝１２の底部に存在する。
【００５２】
続いて、図９（ｂ）に示すように、ＳｉＯ2膜５、ＳｉＣ膜４及び有機低誘電率膜３をマスクとして、ＳｉＣ膜２のエッチングを行う。この結果、デュアルダマシンの形状が完成する。また、このエッチングにより、配線溝１２の底部に存在していた残渣が除去される。
【００５３】
そして、図９（ｃ）に示すように、ビアホール１３及び配線溝１２内にＣｕ配線１４を埋め込む。その後、必要に応じて、更に層間絶縁膜及び配線等の形成を行い、半導体装置を完成させる。
【００５４】
このような第２の実施形態によっても、第１の実施形態と同様の効果が得られる。更に、第２の実施形態によれば、多層レジストを用いてパターニングを行っているため、より一層微細な加工が可能となる。
【００５５】
図１０（ａ）及び（ｂ）は、第２の実施形態に基づいて実際に製造したときに得られた走査型電顕微鏡（ＳＥＭ）写真であり、図１１（ａ）及び（ｂ）は、従来の方法に基づいて実際に製造したときに得られたＳＥＭ写真である。なお、図１０は図２（ｃ）に相当し、図１１は図１２に相当する。
【００５６】
これらの写真を比較すると分かるように、図１１（ａ）及び（ｂ）に示すＳＥＭ写真では、針状の残渣が満遍なく存在しているが、図１０（ａ）及び（ｂ）に示すＳＥＭ写真では、残渣が全く存在しない。
【００５７】
なお、残渣の除去に使用するプラズマは、フッ素を含有するガスのプラズマであればよく、上記のＣＨ2Ｆ2には限定されない。例えば、ＣＦ4、Ｃ4Ｆ6、Ｃ4Ｆ8、Ｃ5Ｆ8、ＣＨＦ3又はＣＨ3Ｆ等のガスのプラズマを用いることができる。
【００５８】
また、フッ素を含有するガスのプラズマの照射は、１回に限定されるものではなく、層間絶縁膜の厚さ及び残渣の発生量に応じて、複数回行ってもよい。
【００５９】
更に、第２の実施形態では、層間絶縁膜上に３層のハードマスクを形成しているが、Ｓｉ3Ｎ4膜６を形成せずに、ＳｉＯ2膜５を配線溝用のマスクとし、ＳｉＣ膜４をビアホール用のマスクとしてもよい。
【００６０】
【発明の効果】
以上詳述したように、本発明によれば、配線溝を形成する際に生じる残渣を低減することができる。このため、歩留りの低下及び配線の抵抗率の上昇を防止することができると共に、初期特性及び信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２】図１に引き続き、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３】図２に引き続き、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図４】本発明の第１の実施形態を適用して製造した半導体装置の構造を示す断面図である。
【図５】本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図６】図５に引き続き、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図７】図６に引き続き、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図８】図７に引き続き、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図９】図８に引き続き、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１０】本発明の第２の実施形態に基づいて半導体装置を製造したときに得られた走査型電顕微鏡写真である。
【図１１】従来の方法に基づいて半導体装置を製造したときに得られた走査型顕微鏡写真である。
【図１２】従来の半導体装置の製造方法における途中の状態を示す断面図である。
【符号の説明】
１；Ｃｕ配線
２；ＳｉＣ膜
３；有機低誘電率膜
４；ＳｉＣ膜
５；ＳｉＯ2膜
６；Ｓｉ3Ｎ4膜
７；有機ＢＡＲＣ
８ａ、８ｂ；レジストマスク
９；下層樹脂膜
１０；ＳＯＧ膜
１１ａ、１１ｂ；レジストマスク
１２；配線溝
１３；ビアホール
１４；Ｃｕ配線
１５；残渣
【発明の属する技術分野】
本発明は、デュアルダマシン法を採用した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路の微細化に伴い、配線のＲＣ遅延がデバイス速度を制限する主な要因となっていることが知られている。
このため、近時、配線材料には、主にＣｕが用いられている。しかし、Ｃｕそのものに配線パターンを転写することは困難である。このため、Ｃｕ配線を形成するに当たっては、層間絶縁膜に配線溝（トレンチ）のパターンを転写し、そこへＣｕを埋め込んで配線パターンを形成するダマシン法が有効である。また、ダマシン法は、溝のＣｕとビア（Ｖｉａ）のＣｕを個別に形成するシングルダマシン法と、溝とビアを同時に作るデュアルダマシン法とに分類される。
【０００３】
その一方で、層間絶縁膜の材料についても、ＲＣ遅延の問題を解決するため、従来の酸化膜より誘電率が低い低誘電率膜が使用されている。低誘電率膜の材料は、無機材料と有機材料との２種類に大別される。これらは、一般的には、各デバイス特性の要求を満たすように、使い分けられている。
【０００４】
層間絶縁膜として、有機の低誘電率膜を用いる場合、層間構造は、先溝ハードマスク方式を用いるのが一般的である。ここで、先溝ハードマスク方式とは、予め、配線溝のパターンを形成するためのハードマスクのパターンを層間絶縁膜上に形成しておき、配線溝パターンの段差上に直接、ビアのパターニングを行い、ビアの加工、層間絶縁膜の配線溝の加工を順次行い、デュアルダマシン構造を形成する方式である。
【０００５】
有機の低誘電率膜のエッチングは、Ｎ2ガスとＨ2ガスの混合ガス、ＮＨ3ガス又はこれら３種のガスを組み合わせた混合ガスを用いて行うことが、一般に知られている。また、デュアルダマシン法を採用して単一の有機低誘電率膜に対して配線溝及びビアホールを形成する場合には、配線溝の形成に当たって、有機低誘電率膜にハーフエッチングを行う。具体的には、エッチングにより、有機低誘電率膜の途中までビアホールを形成した後、ビアホールの残り及び配線溝を一括して形成する。
【０００６】
【特許文献１】
特開２００１−１１８８２５号公報
【０００７】
【発明が解決しようとする課題】
上述のようなデュアルダマシン法では、有機低誘電率膜とハードマスクとの間に薄く形成される密着膜中に含まれるＳｉや、ハードマスク中のＳｉが、ハードマスクのスパッタを行った際にＳｉ化合物となって有機低誘電率膜上に付着したり、有機低誘電率膜のエッチング時に、チャンバの内壁に付着していたデポ物（Ｓｉ化合物）が有機低誘電率膜上に飛来したりすることがある。しかしながら、上記の有機低誘電率膜をエッチングするためのガス（Ｎ2ガスとＨ2ガスの混合ガス、ＮＨ3ガス又はこれら３種のガスを組み合わせた混合ガス）では、Ｓｉ化合物を除去することができない。このため、有機低誘電率膜に溝及びビアホールを形成するためのエッチング時に、Ｓｉ化合物がマスクとして機能してしまい、最終的に形成された溝の底部に残渣が発生してしまう。
【０００８】
図１２は、従来の半導体装置の製造方法における途中の状態を示す断面図である。図１２には、先溝ハードマスク方式のデュアルダマシン法によりビアホール及び配線溝を形成した状態を示している。この状態では、Ｃｕ配線１０１上に、ＳｉＣ膜１０２、有機低誘電率膜１０３、ＳｉＣ膜１０４及びＳｉＯ2膜１０５が積層され、ＳｉＣ膜１０２及び有機低誘電率膜１０３の下部にビアホールが形成され、有機低誘電率膜１０３の上部、ＳｉＣ膜１０４及びＳｉＯ2膜１０５に配線溝が形成されている。しかし、従来の製造方法では、図１２に示すように、ビアホール及び配線溝が形成されたときに、配線溝の底部に残渣１１５が生成されてしまう。このような残渣１１５が存在していると、歩留りが低下したり、配線の抵抗率が上昇したり、信頼性が低下したりしてしまう。
【０００９】
本発明は、かかる問題点に鑑みてなされたものであって、デュアルダマシン法において配線溝を形成する際に生じる残渣を低減することができる半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本願発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
【００１１】
本願発明に係る半導体装置の製造方法は、デュアルダマシン法により配線を形成する半導体装置の製造方法を対象とする。本製造方法では、先ず、ビアホール用のマスクを用いて、有機誘電体からなる層間絶縁膜を加工することにより、前記層間絶縁膜に前記層間絶縁膜の厚さよりも浅い孔を形成する。次に、配線溝用のマスクを用いて、前記層間絶縁膜を加工することにより、前記層間絶縁膜に配線溝を形成すると共に、前記孔を下層まで貫通させてビアホールを形成する。次いで、前記配線溝及びビアホール内に配線材料を埋め込む。そして、本製造方法では、前記配線溝を形成するに際して、先ず、前記配線溝用のマスクを用いて、前記層間絶縁膜をフッ素を含有するガスを用いることなく、水素、窒素及びアンモニアからなる群から選択された少なくとも１種のガスのプラズマを用いてエッチングすることにより、前記層間絶縁膜に溝を形成し、前記配線溝用のマスクを用いて、水素、窒素及びアンモニアからなる群から選択されたガスを用いることなく前記溝の底部に向けてフッ素を含有するガスのプラズマを照射して前記溝の底部上のＳｉ化合物を除去する。その後、前記配線溝用のマスクを用いて、前記層間絶縁膜をフッ素を含有するガスを用いることなく、水素、窒素及びアンモニアからなる群から選択された少なくとも１種のガスのプラズマを用いてエッチングすることにより、前記溝の深さを深くして前記配線溝とする。
【００１２】
本発明においては、配線溝の形成に当たって、一回の加工によって層間絶縁膜に配線溝を形成するのではなく、一旦加工を停止して、その時点で形成されている溝の底部に向けてフッ素を含有するガスのプラズマを照射する。これにより、その時点で溝の底部に存在しているＳｉ化合物等からなる残渣が除去される。そして、このようにして残渣を除去した後に、更に加工を行って配線溝を形成している。このとき、更なる加工によって残渣が生じ得るが、一般に、デュアルダマシン法では、層間絶縁膜とその下方に位置する配線層との間に絶縁膜が形成されており、この絶縁膜を加工する際に残渣が除去される。従って、歩留りの低下、配線の抵抗率の上昇、及び信頼性の低下等を回避することが可能である。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態に係る半導体装置の製造方法について添付の図面を参照して具体的に説明する。
【００１４】
（第１の実施形態）
先ず、本発明の第１の実施形態について説明する。図１乃至図３は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。本実施形態では、先溝ハードマスク方式のデュアルダマシン法により半導体装置を製造する。
【００１５】
先ず、図１（ａ）に示すように、Ｃｕ配線１上に、エッチングストッパ膜としてＳｉＣ膜２を形成する。ＳｉＣ膜２の厚さは、例えば５０ｎｍである。次に、ＳｉＣ膜２上に、層間絶縁膜として有機低誘電率膜（有機誘電体膜）３を形成する。有機低誘電率膜３の厚さは、例えば４５０ｎｍである。有機低誘電率膜３の原料としては、例えばダウ・ケミカル社製のＳｉＬＫ（登録商標）、有機ＳＯＧ、アモルファスカーボンフロライド及びポリテトラフルオロエチレン（デュポン社のテフロン（登録商標）等）及びポリアリールエーテル（ハネウェル・エレクトロニク・マテリアルズ・ジャパン社のＦＬＡＲＥ（登録商標）等）を使用することができる。
【００１６】
次いで、有機低誘電率膜３上に、第１のハードマスクとしてＳｉＣ膜４を形成し、更に、第２のハードマスクとしてＳｉＯ2膜５を形成する。ＳｉＣ膜４及びＳｉＯ2膜５の厚さは、夫々、例えば５０ｎｍ、１００ｎｍである。その後、ＳｉＯ2膜５上に、感光性レジストを塗布し、これに露光及び現像を施すことにより、配線溝（トレンチ）のパターンが形成されたレジストマスク８ａを形成する。
【００１７】
続いて、図１（ｂ）に示すように、レジストマスク８ａをマスクとして、ＳｉＯ2膜５をエッチングする。このエッチングは、例えば、Ｃ4Ｆ6：５〜４０ｓｃｃｍ、Ｏ2：２０〜７０ｓｃｃｍ、Ａｒ：５０〜１０００ｓｃｃｍ、圧力：１．３３〜１３．３Ｐａ（１０〜１００ｍＴｏｒｒ）、ＲＦ電源パワー：１００〜１０００Ｗの条件の下で、反応性イオンエッチング装置を用いて行う。
【００１８】
次に、図１（ｃ）に示すように、全面に感光性レジストを塗布し、これに露光及び現像を施すことにより、ビアホールのパターンが形成されたレジストマスク１１ａを形成する。
【００１９】
次いで、図２（ａ）に示すように、レジストマスク１１ａをマスクとして、ＳｉＯ2膜５及びＳｉＣ膜４をエッチングする。このエッチングは、例えば、ＣＦ4：５０〜２００ｓｃｃｍ、Ａｒ：０〜５００ｓｃｃｍ、圧力：２．６６〜２６．６Ｐａ（２０〜２００ｍＴｏｒｒ）、ＲＦ電源パワー：１００〜１０００Ｗの条件の下で、反応性イオンエッチング装置を用いて行う。このエッチングにより、ＳｉＣ膜４がビアホールの平面形状にパターニングされる。
【００２０】
その後、図２（ｂ）に示すように、２層のハードマスクをマスクとして、有機低誘電率膜３を２００ｎｍ程度だけエッチングすると同時に、レジストマスク１１ａを除去する。このエッチングは、例えば、ＮＨ3：５０〜３００ｓｃｃｍ、圧力：２．６６〜２０Ｐａ（２０〜１５０ｍＴｏｒｒ）、ＲＦ電源パワー：１００〜８００Ｗの条件の下で、反応性イオンエッチング装置を用いて行う。このエッチングにより有機低誘電率膜３に形成された孔は、ビアホールの一部となる。
【００２１】
続いて、図２（ｃ）に示すように、ＳｉＯ2膜５をマスクとして、ＳｉＣ膜４をエッチングする。このエッチングは、例えば、ＣＨＦ3：５〜３０ｓｃｃｍ、Ｎ2：０〜５０ｓｃｃｍ、Ｏ2：０〜１００ｓｃｃｍ、圧力：１．３３〜１３．３Ｐａ（１０〜１００ｍＴｏｒｒ）、ＲＦ電源パワー：５０〜２００Ｗの条件の下で、反応性イオンエッチング装置を用いて行う。このエッチングにより、ＳｉＣ膜４が配線溝の平面形状にパターニングされる。また、ＳｉＯ2膜５の膜厚が減少する。
【００２２】
次に、図３（ａ）に示すように、ＳｉＯ2膜５及びＳｉＣ膜４をマスクとして、層間絶縁膜である有機低誘電率膜３のエッチングを行う。このエッチングは、例えば、ＮＨ3：５０〜２００ｓｃｃｍ、Ａｒ：０〜３００ｓｃｃｍ、圧力：２６．６〜１０６Ｐａ（２００〜８００ｍＴｏｒｒ）、ＲＦ電源パワー：５０〜４００Ｗの条件の下で、反応性イオンエッチング装置を用いて行う。
【００２３】
但し、図３（ａ）に示すように、このエッチングは、エッチングにより形成される溝１２ａの深さが、形成しようとする配線の厚さ（設計値）に達する前に、例えば溝１２ａの深さが配線の厚さの約半分に達したときに停止する。例えば、厚さが２００ｎｍの配線を形成しようとする場合には、このエッチングは、溝１２ａの深さが１００ｎｍ程度ととなったときに停止すればよい。また、このエッチングにより、前の工程で有機低誘電率膜３に形成されていた孔が深くなる。この孔は、図３（ａ）に示すように、ＳｉＣ膜２まで到達してビアホール１３が形成されてもよく、ＳｉＣ膜２まで到達しなくてもよい。
【００２４】
このエッチングが行われた後には、図３（ａ）に示すように、Ｓｉ化合物を含む残渣１５が溝１２ａの底部に存在する。
【００２５】
次いで、溝１２ａの底部に、Ｆ（フッ素）を含有するガスのプラズマを照射することにより、残渣１５を除去する。この処理は、例えば、ＣＨ2Ｆ2：５〜５０ｓｃｃｍ、Ｏ2：５〜５０ｓｃｃｍ、圧力：０．６６５〜１３．３Ｐａ（５〜１００ｍＴｏｒｒ）、ＲＦ電源パワー：５０〜２００Ｗの条件の下で、反応性イオンエッチング装置を用いて行う。
【００２６】
その後、図３（ｂ）に示すように、再度、ＳｉＯ2膜５及びＳｉＣ膜４をマスクとして、有機低誘電率膜３のエッチングを行う。このエッチングは、例えば、ＮＨ3：５０〜２００ｓｃｃｍ、Ａｒ：０〜３００ｓｃｃｍ、圧力：２６．６〜１０６Ｐａ（２００〜８００ｍＴｏｒｒ）、ＲＦ電源パワー：５０〜４００Ｗの条件の下で、反応性イオンエッチング装置を用いて行う。このエッチングにより、溝１２ａの深さを深くして配線溝１２を形成する。また、有機低誘電率膜３に形成されていた孔が、残渣１５を除去する前のエッチング後にＳｉＣ膜２まで到達していない場合には、このエッチングにより孔をＳｉＣ膜２まで到達させる。
【００２７】
このエッチングが行われた後には、図示しないが、Ｓｉ化合物を含む残渣が配線溝１２の底部に存在する。
【００２８】
続いて、ＳｉＯ2膜５、ＳｉＣ膜４及び有機低誘電率膜３をマスクとして、ＳｉＣ膜２のエッチングを行う。この結果、デュアルダマシンの形状が完成する。このエッチングは、例えば、ＣＨ2Ｆ2：５〜５０ｓｃｃｍ、Ｏ2：５〜５０ｓｃｃｍ、Ｎ2：１０〜１００ｓｃｃｍ、圧力：０．６６５〜１３．３Ｐａ（５〜１００ｍＴｏｒｒ）、ＲＦ電源パワー：５０〜２０００Ｗの条件の下で、反応性イオンエッチング装置を用いて行う。このエッチングにより、配線溝１２の底部に存在していた残渣が除去される。
【００２９】
そして、図３（ｃ）に示すように、ビアホール１３及び配線溝１２内にＣｕ配線１４を埋め込む。その後、必要に応じて、更に層間絶縁膜及び配線等の形成を行い、半導体装置を完成させる。
【００３０】
図４は、本実施形態を適用して製造した半導体装置の構造を示す断面図である。図４に示す例では、半導体基板２１の表面に、素子分離領域２２が形成され、この素子分離領域２２により区画された素子活性領域内にトランジスタが形成されている。このトランジスタには、半導体基板２１の表面に形成されたソース・ドレイン領域２３、半導体基板２１上に形成されたゲート絶縁膜２４、ゲート絶縁膜２４上に形成されたゲート電極２５、及びゲート電極２５の側方に形成されたサイドウォール２６が設けられている。そして、このトランジスタを覆うようにして層間絶縁膜２７が形成されている。層間絶縁膜２７には、ソース・ドレイン領域２３まで到達するコンタクトプラグ２８が埋め込まれている。このコンタクトプラグ２８が図１乃至図３中のＣｕ配線１に相当する。
【００３１】
更に、全面にＳｉＣ膜２９、層間絶縁膜３０、ＳｉＣ膜３３、層間絶縁膜３４及びＳｉＣ膜３７が順次積層されている。そして、これらの膜にビアプラグ３１、配線３２、ビアプラグ３５及び配線３６が埋め込まれている。ビアプラグ３１及び３５が図３（ｃ）中のＣｕ配線１４のビアホール１３内に存在する部分に相当し、配線３２及び３６が配線溝１２内に存在する部分に相当する。このように、図４に示す例では、上述の実施形態に係る製造方法により、少なくとも２層の多層配線が形成されている。
【００３２】
このように、本実施形態に係る製造方法によれば、デュアルダマシン法により単一の有機低誘電率膜３内にビアホール及び配線溝を形成する際に、配線溝の形成に当たって、エッチングの途中でＦを含有するガスのプラズマを用いた処理によりＳｉ化合物を除去しているため、ビアホール及び配線溝が形成されたときに、残渣１５が存在しない。このため、その後に形成されるＣｕ配線１４の特性が安定するので、歩留りが向上し、抵抗率の上昇を抑制し、高い信頼性を得ることが可能である。
【００３３】
なお、従来の製造方法でも、有機低誘電率膜内にビアホール及び配線溝を形成した後のＳｉＣ膜のエッチングの際に、残渣が若干除去される。しかしながら、ＳｉＣ膜のエッチングを行う直前に存在している残渣が大量であるため、多くの残渣が残ってしまい、信頼性の低下等の不具合を回避することはできない。
【００３４】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。第２の実施形態は、より微細なパターンの形成に好適な方法である。図５乃至図９は、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。本実施形態でも、先溝ハードマスク方式のデュアルダマシン法により半導体装置を製造する。
【００３５】
先ず、図５（ａ）に示すように、Ｃｕ配線１上に、エッチングストッパ膜としてＳｉＣ膜２を形成する。次に、ＳｉＣ膜２上に、層間絶縁膜として有機低誘電率膜３を形成する。
【００３６】
次いで、有機低誘電率膜３上に、第１のハードマスクとしてＳｉＣ膜４を形成し、更に、第２のハードマスクとしてＳｉＯ2膜５を形成する。続いて、ＳｉＯ2膜５上に、第３のハードマスクとしてＳｉ3Ｎ4膜６を形成する。Ｓｉ3Ｎ4膜６は、配線溝のハードマスクパターンを形成する際の被エッチング膜となる。その後、Ｓｉ3Ｎ4膜６上に、パターニング時に必要な反射防止膜として有機ＢＡＲＣ（Bottom anti-reflection coating）７を形成する。そして、有機ＢＡＲＣ７上に、有機系の感光性レジストを塗布し、これに露光及び現像を施すことにより、配線溝のパターンが形成されたレジストマスク８ｂを形成する。
【００３７】
次に、図５（ｂ）に示すように、レジストマスク８ｂをマスクとして、有機ＢＡＲＣ７をエッチングする。
【００３８】
次いで、図５（ｃ）に示すように、レジストマスク８ｂ及び有機ＢＡＲＣ７をマスクとして、Ｓｉ3Ｎ4膜をエッチングする。この結果、Ｓｉ3Ｎ4膜が配線溝のパターンにパターニングされる。
【００３９】
続いて、図６（ａ）に示すように、レジストマスク８ｂ及び有機ＢＡＲＣ７を、アッシングにより除去する。そして、層間絶縁膜である有機低誘電率膜３等に、ビアホールのパターンを形成する。ここでは、Ｓｉ3Ｎ4膜６に形成された配線溝のパターンに対して、トリレベル技術を用いる。
【００４０】
具体的には、先ず、図６（ｂ）に示すように、Ｓｉ3Ｎ4膜６の段差を埋めて平坦化する下層樹脂膜（有機膜）９を形成する。次に、下層樹脂膜９上に、下層樹脂膜９のエッチングの際にマスクとして使用するＳＯＧ（Spin On Glass）膜（無機膜）１０を形成する。続いて、ＳＯＧ膜１０上に、有機系の感光性レジストを塗布し、これに露光及び現像を施すことにより、ビアホールのパターンが形成されたレジストマスク（感光性レジスト膜）１１ｂを形成する。
【００４１】
次に、図６（ｃ）に示すように、レジストマスク１１ｂをマスクとして、ＳＯＧ膜１０をエッチングする。
【００４２】
次いで、図７（ａ）に示すように、ＳＯＧ膜１０をマスクとして、下層樹脂膜９をエッチングすると同時に、レジストマスク１１ｂを除去する。このエッチングでは、下層樹脂膜９が、レジストマスク１１と同様に、有機系であるため、これらのエッチング選択比は１程度である。従って、レジストマスク１１ｂの膜厚が、下層樹脂膜９の膜厚よりも著しく厚い場合は、下層樹脂膜９のエッチングが終了しても、ＳＯＧ膜１０上にレジストマスク１１が残り得る。このため、レジストマスク１１の膜厚は、下層樹脂膜９の膜厚よりも同等以下であることが望ましい。
【００４３】
続いて、図７（ｂ）に示すように、下層樹脂膜９をマスクとして、Ｓｉ3Ｎ4膜６、ＳｉＯ2膜５及びＳｉＣ膜４（３層のハードマスク）をエッチングすることにより、これらの膜にビアホールのパターンを形成すると同時に、ＳＯＧ膜１０を除去する。このエッチングでは、ＳＯＧ膜１０と３層のハードマスクとのエッチング選択比が１程度となる条件を用いることにより、ＳＯＧ膜１１の除去を同時にできるようにしている。従って、ＳＯＧ膜１０の膜厚が、３層のハードマスクの総厚よりも著しく厚い場合は、３層のハードマスクのエッチングが終了しても、ＳＯＧ膜１０が残り得る。このため、ＳＯＧ膜１０の膜厚は、Ｓｉ3Ｎ4膜６、ＳｉＯ2膜５及びＳｉＣ膜４の総厚よりも同等以下であることが望ましい。
【００４４】
その後、図７（ｃ）に示すように、３層のハードマスクをマスクとして、有機低誘電率膜３を２００〜４００ｎｍ程度だけエッチングすると同時に、下層樹脂膜９を除去する。このエッチングにより有機低誘電率膜３に形成された孔は、ビアホールの一部となる。
【００４５】
次に、下層樹脂膜９の除去により露出されたＳｉ3Ｎ4膜６をマスクとして、ＳｉＯ2膜５のエッチングを行う。この結果、図８（ａ）に示すように、ＳｉＯ2膜５にも、配線溝のパターンが形成される。
【００４６】
次いで、Ｓｉ3Ｎ4膜６及びＳｉＯ2膜５をマスクとして、ＳｉＣ膜４のエッチングを行う。この結果、図８（ｂ）に示すように、ＳｉＣ膜４にも、配線溝のパターンが形成されると同時に、Ｓｉ3Ｎ4膜６が除去される。
【００４７】
続いて、ＳｉＯ2膜５及びＳｉＣ膜４をマスクとして、層間絶縁膜である有機低誘電率膜３のエッチングを行う。但し、図８（ｃ）に示すように、図３（ａ）に示す工程と同様に、このエッチングは、エッチングにより形成される溝１２ａの深さが、形成しようとする配線の厚さ（設計値）に達する前に、例えば溝１２ａの深さが配線の厚さの半分に達したときに停止する。例えば、厚さが２００ｎｍの配線を形成しようとする場合には、このエッチングは、溝１２ａの深さが１００ｎｍ程度ととなったときに停止すればよい。また、このエッチングにより、前の工程で有機低誘電率膜３に形成されていた孔が深くなる。この孔は、図８（ｃ）に示すように、ＳｉＣ膜２まで到達してビアホール１３が形成されてもよく、ＳｉＣ膜２まで到達しなくてもよい。
【００４８】
このエッチングが行われた後には、図８（ｃ）に示すように、Ｓｉ化合物を含む残渣１５が溝１２ａの底部に存在する。
【００４９】
次いで、第１の実施形態と同様に、溝１２ａの底部に、Ｆを含有するガスのプラズマを照射することにより、残渣１５を除去する。
【００５０】
その後、図９（ａ）に示すように、再度、ＳｉＯ2膜５及びＳｉＣ膜４をマスクとして、有機低誘電率膜３のエッチングを行う。このエッチングにより、溝１２ａの深さを深くして配線溝１２を形成する。また、有機低誘電率膜３に形成されていた孔が、残渣１５を除去する前のエッチング後にＳｉＣ膜２まで到達していない場合には、このエッチングにより孔をＳｉＣ膜２まで到達させる。
【００５１】
このエッチングが行われた後には、図示しないが、Ｓｉ化合物を含む残渣が配線溝１２の底部に存在する。
【００５２】
続いて、図９（ｂ）に示すように、ＳｉＯ2膜５、ＳｉＣ膜４及び有機低誘電率膜３をマスクとして、ＳｉＣ膜２のエッチングを行う。この結果、デュアルダマシンの形状が完成する。また、このエッチングにより、配線溝１２の底部に存在していた残渣が除去される。
【００５３】
そして、図９（ｃ）に示すように、ビアホール１３及び配線溝１２内にＣｕ配線１４を埋め込む。その後、必要に応じて、更に層間絶縁膜及び配線等の形成を行い、半導体装置を完成させる。
【００５４】
このような第２の実施形態によっても、第１の実施形態と同様の効果が得られる。更に、第２の実施形態によれば、多層レジストを用いてパターニングを行っているため、より一層微細な加工が可能となる。
【００５５】
図１０（ａ）及び（ｂ）は、第２の実施形態に基づいて実際に製造したときに得られた走査型電顕微鏡（ＳＥＭ）写真であり、図１１（ａ）及び（ｂ）は、従来の方法に基づいて実際に製造したときに得られたＳＥＭ写真である。なお、図１０は図２（ｃ）に相当し、図１１は図１２に相当する。
【００５６】
これらの写真を比較すると分かるように、図１１（ａ）及び（ｂ）に示すＳＥＭ写真では、針状の残渣が満遍なく存在しているが、図１０（ａ）及び（ｂ）に示すＳＥＭ写真では、残渣が全く存在しない。
【００５７】
なお、残渣の除去に使用するプラズマは、フッ素を含有するガスのプラズマであればよく、上記のＣＨ2Ｆ2には限定されない。例えば、ＣＦ4、Ｃ4Ｆ6、Ｃ4Ｆ8、Ｃ5Ｆ8、ＣＨＦ3又はＣＨ3Ｆ等のガスのプラズマを用いることができる。
【００５８】
また、フッ素を含有するガスのプラズマの照射は、１回に限定されるものではなく、層間絶縁膜の厚さ及び残渣の発生量に応じて、複数回行ってもよい。
【００５９】
更に、第２の実施形態では、層間絶縁膜上に３層のハードマスクを形成しているが、Ｓｉ3Ｎ4膜６を形成せずに、ＳｉＯ2膜５を配線溝用のマスクとし、ＳｉＣ膜４をビアホール用のマスクとしてもよい。
【００６０】
【発明の効果】
以上詳述したように、本発明によれば、配線溝を形成する際に生じる残渣を低減することができる。このため、歩留りの低下及び配線の抵抗率の上昇を防止することができると共に、初期特性及び信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２】図１に引き続き、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３】図２に引き続き、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図４】本発明の第１の実施形態を適用して製造した半導体装置の構造を示す断面図である。
【図５】本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図６】図５に引き続き、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図７】図６に引き続き、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図８】図７に引き続き、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図９】図８に引き続き、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１０】本発明の第２の実施形態に基づいて半導体装置を製造したときに得られた走査型電顕微鏡写真である。
【図１１】従来の方法に基づいて半導体装置を製造したときに得られた走査型顕微鏡写真である。
【図１２】従来の半導体装置の製造方法における途中の状態を示す断面図である。
【符号の説明】
１；Ｃｕ配線
２；ＳｉＣ膜
３；有機低誘電率膜
４；ＳｉＣ膜
５；ＳｉＯ2膜
６；Ｓｉ3Ｎ4膜
７；有機ＢＡＲＣ
８ａ、８ｂ；レジストマスク
９；下層樹脂膜
１０；ＳＯＧ膜
１１ａ、１１ｂ；レジストマスク
１２；配線溝
１３；ビアホール
１４；Ｃｕ配線
１５；残渣
Claims (11)
- デュアルダマシン法により配線を形成する半導体装置の製造方法において、
ビアホール用のマスクを用いて、有機誘電体からなる層間絶縁膜を加工することにより、前記層間絶縁膜に前記層間絶縁膜の厚さよりも浅い孔を形成する工程と、
配線溝用のマスクを用いて、前記層間絶縁膜を加工することにより、前記層間絶縁膜に配線溝を形成すると共に、前記孔を下層まで貫通させてビアホールを形成する工程と、
前記配線溝及びビアホール内に配線材料を埋め込む工程と、
を有し、
前記配線溝を形成する工程は、
前記配線溝用のマスクを用いて、前記層間絶縁膜をフッ素を含有するガスを用いることなく、水素、窒素及びアンモニアからなる群から選択された少なくとも１種のガスのプラズマを用いてエッチングすることにより、前記層間絶縁膜に溝を形成する工程と、
前記配線溝用のマスクを用いて、水素、窒素及びアンモニアからなる群から選択されたガスを用いることなく前記溝の底部に向けてフッ素を含有するガスのプラズマを照射して前記溝の底部上のＳｉ化合物を除去する工程と、
前記配線溝用のマスクを用いて、前記層間絶縁膜をフッ素を含有するガスを用いることなく、水素、窒素及びアンモニアからなる群から選択された少なくとも１種のガスのプラズマを用いてエッチングすることにより、前記溝の深さを深くして前記配線溝とする工程と、
を順に行うことを特徴とする半導体装置の製造方法。 - 前記フッ素を含有するガスとして、化学式Ｃx1Ｆy1又はＣＨx2Ｆy2で表されるガスを用いることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記層間絶縁膜を加工する工程は、水素、窒素及びアンモニアからなる群から選択された少なくとも１種のガスのプラズマを用いて前記層間絶縁膜のエッチングを行う工程を有することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
- 前記孔を形成する工程の前に、前記層間絶縁膜上に前記配線溝用のマスク及び前記ビアホール用のマスクを形成する工程を有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
- 前記配線溝用のマスク及び前記ビアホール用のマスクを形成する工程の前に、前記層間絶縁膜上に第１及び第２の絶縁膜を順次形成する工程を有し、
前記配線溝用のマスク及び前記ビアホール用のマスクを形成する工程は、
前記第２の絶縁膜を前記配線溝の平面形状に加工する工程と、
前記第１の絶縁膜を前記ビアホールの平面形状に加工する工程と、
を有することを特徴とする請求項４に記載の半導体装置の製造方法。 - 前記配線溝用のマスク及び前記ビアホール用のマスクを形成する工程は、
前記第２の絶縁膜上に配線溝用のレジストマスクを形成する工程と、
前記配線溝用のレジストマスクを用いて前記第２の絶縁膜をエッチングする工程と、
を有することを特徴とする請求項５に記載の半導体装置の製造方法。 - 前記配線溝用のマスク及び前記ビアホール用のマスクを形成する工程は、
前記第１の絶縁膜及び前記第２の絶縁膜上にビアホール用のレジストマスクを形成する工程と、
前記レジストマスクを用いて前記第１の絶縁膜をエッチングする工程と、
を有することを特徴とする請求項５又は６に記載の半導体装置の製造方法。 - 前記配線溝用のマスク及び前記ビアホール用のマスクを形成する工程は、前記ビアホール用のレジストマスクとして、下地樹脂膜、ＳＯＧ膜及びレジストが順に形成された多層レジストからなるマスクを形成することを特徴とする請求項７に記載の半導体装置の製造方法。
- 前記第１の絶縁膜として、互いに材質の異なる２つの膜からなる積層膜を形成することを特徴とする請求項８に記載の半導体装置の製造方法。
- 前記孔を形成する工程において、同時に前記ビアホール用のレジストの少なくとも一部を除去することを特徴とする請求項７に記載の半導体装置の製造方法。
- 前記孔を形成する工程において、同時に前記ビアホール用の前記下地樹脂膜の少なくとも一部を除去することを特徴とする請求項８又は９に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003004689A JP4436606B2 (ja) | 2003-01-10 | 2003-01-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003004689A JP4436606B2 (ja) | 2003-01-10 | 2003-01-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004221191A JP2004221191A (ja) | 2004-08-05 |
| JP4436606B2 true JP4436606B2 (ja) | 2010-03-24 |
Family
ID=32895598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003004689A Expired - Fee Related JP4436606B2 (ja) | 2003-01-10 | 2003-01-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4436606B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4540504B2 (ja) * | 2005-03-03 | 2010-09-08 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US7422981B2 (en) | 2005-12-07 | 2008-09-09 | Canon Kabushiki Kaisha | Method for manufacturing semiconductor device by using dual damascene process and method for manufacturing article having communicating hole |
-
2003
- 2003-01-10 JP JP2003004689A patent/JP4436606B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004221191A (ja) | 2004-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5123924B2 (ja) | 半導体集積回路装置の製造方法 | |
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| US7939446B1 (en) | Process for reversing tone of patterns on integerated circuit and structural process for nanoscale fabrication | |
| JP4256347B2 (ja) | 半導体装置の製造方法 | |
| JP4104426B2 (ja) | 半導体装置の製造方法 | |
| US20040152328A1 (en) | Bi-level resist structure and fabrication method for contact holes on semiconductor substrates | |
| JP2000058536A (ja) | 半導体装置及びその製造方法 | |
| JP3757213B2 (ja) | 半導体装置の製造方法 | |
| US20040201108A1 (en) | Semiconductor device and method for manufacturing the same | |
| US7163887B2 (en) | Method for fabricating a semiconductor device | |
| JP4108228B2 (ja) | 半導体装置の製造方法 | |
| JP5201326B2 (ja) | 多層配線の製造方法 | |
| JP2004055781A (ja) | 半導体装置の製造方法 | |
| JP3781729B2 (ja) | 半導体装置の製造方法 | |
| US20040150075A1 (en) | Semiconductor device with cupper wiring and method for manufacturing semiconductor device | |
| JP4173454B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP4436606B2 (ja) | 半導体装置の製造方法 | |
| JP2005328060A (ja) | 半導体装置の製造方法 | |
| CN113782486B (zh) | 半导体结构及其形成方法 | |
| KR20220043851A (ko) | 라인 벤딩을 감소시키기 위한 금속 하드 마스크들 | |
| JP2005005697A (ja) | 半導体装置の製造方法 | |
| KR100876532B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3683570B2 (ja) | 半導体装置の製造方法 | |
| JPH1041385A (ja) | 半導体装置及びその製造方法 | |
| JP2005327873A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080131 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091228 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4436606 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |